JPH05129761A - プリント配線板 - Google Patents

プリント配線板

Info

Publication number
JPH05129761A
JPH05129761A JP3313325A JP31332591A JPH05129761A JP H05129761 A JPH05129761 A JP H05129761A JP 3313325 A JP3313325 A JP 3313325A JP 31332591 A JP31332591 A JP 31332591A JP H05129761 A JPH05129761 A JP H05129761A
Authority
JP
Japan
Prior art keywords
plating film
wiring board
printed wiring
palladium
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3313325A
Other languages
English (en)
Inventor
Yasuhiro Okuda
泰啓 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP3313325A priority Critical patent/JPH05129761A/ja
Publication of JPH05129761A publication Critical patent/JPH05129761A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 公害衛生上安全で，ワイヤボンディング特性
に優れ，安価な，プリント配線板を提供すること。 【構成】 プリント配線板７の導体回路７２における実
装端子部分７２１に対し，その最表面にパラジウムメッ
キ膜１を被覆してなる。このパラジウムメッキ膜１は，
無電解メッキにより形成し，メッキ液中にシアン化合物
を含有しない。また，パラジウムメッキ膜１は金メッキ
膜よりも比較的安価で，その形成に当たっては公害衛生
上安全である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は，公害衛生上安全で，ワ
イヤボンディング特性に優れ，安価な，プリント配線板
に関する。
【０００２】
【従来技術】従来，図４に示すごとく，プリント配線板
７においては，一般に電子部品搭載用凹部７１の周縁部
に，ワイヤ８が施されている。そして，その導体回路７
２における実装端子部分７２１に対しては，その最表面
に金メッキ膜９が被覆されている（例えば，特開昭５９
−６７６８６号公報）。上記金メッキ膜９は，一般に導
電性，耐食性等の諸性質が優れている。そのため，プリ
ント配線板７においては，金メッキ膜９が導体回路７２
の最表面に多く用いられている。
【０００３】ところで，該金メッキ膜９が上記最表面に
被覆されるに当たっては，一般に次のような方法が行わ
れている。まず，図４に示すごとく，基板に電子部品搭
載用凹部７１が形成される。次いで，この部分及びその
周縁部である実装端子部分７２１には，無電解メッキに
より，銅メッキ膜６が被覆される。そして，この表面に
は，さらにニッケルメッキ膜５が，例えば約３μｍ程度
の厚みで被覆される。
【０００４】そして，これらの最表面に，金メッキ膜９
が，例えば約０．０５μｍ程度の厚みで被覆される。ま
た，該金メッキ膜９を被覆するに当たっては，例えばシ
アン化金カリウム等のシアン化合物を用いた無電解メッ
キが行われる。また，このようにして形成された電子部
品搭載用凹部７１，導体回路７２，実装端子部分７２１
には，図４に示すごとく，半導体チップ等の電子部品４
が搭載され，ワイヤ８により，これらが電気的に接続さ
れる。
【０００５】
【解決しようとする課題】しかしながら，上記従来技術
には，次の問題点がある。即ち，上記金メッキ膜９は，
諸性質に優れている反面，比較的高価である。そのた
め，プリント配線板７が高価なものとなる。また，該金
メッキ膜９を被覆するに当たっては，シアン化合物等の
劇毒物を使用しなければならない。そのため，該シアン
化合物の使用，保管，排水処理等において，安全衛生上
好ましくない。
【０００６】また，金メッキ膜９は，比較的軟らかい金
属層である。そこで，該金メッキ膜９の下層には，比較
的硬いニッケルメッキ膜５を被覆しなければ，超音波に
よるワイヤ時のワイヤボンディング特性が優れないこと
がある。これにより，ワイヤの接合強度が低下し，ワイ
ヤのボンディング作業が困難となり生産性が悪くなる。
ここで，ワイヤボンディング特性とは，ワイヤの接合強
度が強く，かつワイヤのボンディング作業性が良いこと
をいう。しかしながら，上記ニッケルメッキ膜５は，一
般に還元型の無電解メッキにより行われるため，メッキ
条件が安定せず異常析出等のメッキ不良を生じ易い。そ
のため，歩留まりが低下し高価になる。
【０００７】また，上記金メッキ膜９及びニッケルメッ
キ膜５の被覆は，例えば８５〜９０℃という苛酷な条件
下で行われ，かかる高温下ではソルダーレジスト膜７５
が溶けたり，剥がれ易くなる。それ故，該ソルダーレジ
スト膜７５の被覆に先がけて，上記金メッキ膜及びニッ
ケルメッキ膜を被覆しなければならない。そのため，他
のメッキを必要としない余分な部分に，金メッキ膜９，
ニッケルメッキ膜５を被覆することになり不経済であ
る。本発明は，かかる従来の問題点に鑑みてなされたも
ので，公害衛生上安全で，ワイヤボンディング特性に優
れ，比較的安価な，プリント配線板を提供しようとする
ものである。
【０００８】
【課題の解決手段】本発明は，プリント配線板の導体回
路における実装端子部分に対して，その最表面にパラジ
ウムを被覆してなることを特徴とするプリント配線板に
ある。上記パラジウムとしては，例えば純度が９９重量
％以上の高純度のものを用いる。また，該パラジウムの
被覆方法としては，例えば無電解メッキ，電気メッキ，
蒸着等の方法がある。
【０００９】上記実装端子部分としては，例えば電子部
品搭載用凹部内，電子部品搭載用凹部の周縁部の導体回
路部分等がある。また，実装端子部分の最表面とは，例
えば上記実装端子部分における最も上層のメッキ部分と
いう意味である。この部分には，一般にソルダーレジス
ト膜は被覆されない。そして，上記電子部品搭載用凹部
内には，半導体チップ等の電子部品が搭載される。ま
た，その周縁部の導体回路のいずれかの部分には，金線
又はアルミワイヤー等のワイヤを用いたワイヤボンディ
ングが行われる。なお，ワイヤボンディング特性とは，
ワイヤの接合（密着）強度が強いことをいう。
【００１０】
【作用及び効果】本発明においては，プリント配線板の
導体回路における実装端子部分の最表面にパラジウムを
被覆してある。そのため，従来の金メッキ膜に比して，
安価である。また，金メッキを用いないため，劇毒物で
あるシアン化合物を使用することがない。それ故，シア
ン化合物の使用，保管，排水処理を必要とせず，公害衛
生上安全である。また，パラジウムメッキの下層には，
金メッキ膜の場合のごとく，必ずしも比較的硬いニッケ
ルメッキ膜を必要としない。これは，パラジウムが金メ
ッキ膜に比して硬い金属であることによる。
【００１１】それ故，パラジウムメッキ膜は金メッキ膜
に比して，同等のワイヤボンディング特性を得ることが
できる。なお，パラジウムは，金メッキ膜と同様に，電
気的特性，耐食性等の耐久性に優れている。したがっ
て，本発明によれば，公害衛生上安全で，ワイヤボンデ
ィング特性に優れ，比較的安価な，プリント配線板を提
供することができる。
【００１２】
【実施例】実施例１ 本発明の実施例にかかるプリント配線板につき，図１を
用いて説明する。本例のプリント配線板７は，導体回路
７２における実装端子部分７２１に対して，その最表面
にパラジウムメッキ膜１を被覆してなる。該パラジウム
メッキ膜１は，無電解メッキにより形成し，約０．２５
μｍの厚みを有する。そして，該無電解メッキを行うに
当たっては，約９９重量％以上の高純度のパラジウムを
用いる。上記無電解メッキは，還元剤を含有するメッキ
液中において，パラジウムイオンを触媒還元させて析出
する方法である。この方法は，電気が不要でメッキ膜が
均一に形成される。
【００１３】また，上記パラジウムメッキ膜１を形成す
るためのメッキ液は，シアン化合物等の劇毒物を一切用
いる必要がなく，処理温度が６０〜７０℃と比較的低温
である。該パラジウムメッキ液としては，塩化パラジウ
ムアンモンからなる組成の液を用いた。上記プリント配
線板７は，基板７０と，該基板の略中央に形成した電子
部品搭載用凹部７１と，導体回路７２の表面に被覆した
銅メッキ膜６及び実装端子部分７２１の最表面に被覆し
たパラジウムメッキ膜１とを有する。また，パラジウム
メッキ膜１の実装端子部分７２１を除いて，ソルダーレ
ジスト膜７５が被覆してある。
【００１４】また，上記電子部品搭載用凹部７１の表面
は，上記と同様に，銅メッキ膜６及びその最表面にパラ
ジウムメッキ膜１を有する。そして，該電子部品搭載用
凹部７１内には，半導体チップ等の電子部品４を搭載す
る。そして，ワイヤ８により該電子部品４が上記実装端
子部分７２１と電気的に接続してある。上記銅メッキ膜
６は，無電解メッキにより形成し，約３０μｍの厚みを
有する。そして，該無電解メッキを行うに当たっては，
上記パラジウムメッキ膜１の場合と同様に，一切シアン
化合物を使用する必要がない。
【００１５】また，上記ワイヤボンディングは，超音波
ボンダーを用いて行う。これにより，ワイヤボンディン
グを迅速正確に行うことができる。また，該ワイヤ８に
は，約２５μｍ径のアルミワイヤを用いた。そして，プ
ルテスターを用いて，該ワイヤ８の接合強度を測定した
ところ，その平均値が約１０ｇであった。これは，従来
の金メッキ膜を被覆したプリント配線板よりも若干優れ
た接合強度である。また，上記基板としては，ガラスエ
ポキシ基板を用いるなど，従来のプリント配線板と同様
に構成した。
【００１６】次に，作用効果につき説明する。本例にお
いては，プリント配線板７の導体回路７２における実装
端子部分７２１の最表面にパラジウムメッキ膜１を被覆
してある。そのため，従来の金メッキ膜（図４参照）に
比して，安価である。また，金メッキを用いないため，
劇毒物であるシアン化合物を使用することがない。それ
故，シアン化合物の使用，保管，排水処理を必要とせ
ず，公害衛生上安全である。
【００１７】また，パラジウムメッキ膜１の下層には，
金メッキ膜の場合のごとく，比較的硬いニッケルメッキ
膜を被覆していない。これは，パラジウムメッキ膜１が
金メッキ膜に比して硬い金属であることによる。それ
故，パラジウムメッキ膜１は上記のごとく，ワイヤの接
合強度が強い。そのため，パラジウムメッキ膜１は，金
メッキ膜に比して，同等のワイヤボンディング特性を得
ることができる。なお，パラジウムメッキ膜１は，金メ
ッキ膜と同様に，電気的特性，耐食性等の耐久性に優れ
ている。
【００１８】実施例２ 本例は，図２に示すごとく，上記実施例１における半導
体チップ等の電子部品４に代えて，フラットパック４２
を用いたものである。また，基板７０に代えて，プリン
ト配線板としてのマザーボード７０１上に直接導体回路
７２を形成したものである。上記フラットパック４２
は，フラットな半導体チップからなる電子部品であり，
表面実装等に用いられる。これにより，高密度かつコン
パクトな基板の作成が可能になる。
【００１９】また，上記導体回路７２は，実施例１と同
様に，銅メッキ膜６と，その最表面に被覆したパラジウ
ムメッキ膜１の２層とよりなる。該パラジウムメッキ膜
１は，無電解メッキにより形成し，約０．３μｍの厚み
を有する。また，上記銅メッキ膜６は，無電解メッキに
より形成し，約３０μｍの厚みを有する。また，フラッ
トパック４２は，クリーム半田８２を用いて，実装端子
部分７２１上に電気的に接続する。そして，その接合後
の密着強度を測定した結果，従来のプリント配線板と同
等の性能を得ることができた。以上のごとく，本例によ
れば，フラットな実装マザーボードを得ることができ
る。
【００２０】実施例３ 本例は，図３に示すごとく，上記実施例２における導体
回路７２に代えて，パラジウムメッキ膜１とニッケルメ
ッキ膜５と銅メッキ膜６との３層からなる導体回路７３
を形成したものである。即ち，上記導体回路７３は，無
電解メッキにより，マザーボード７０１上に直接，銅メ
ッキ膜６を被覆する。該銅メッキ膜６は，約２５μｍの
厚みを有する。また，上記ニッケルメッキ膜５は，無電
解メッキにより，上記銅メッキ膜６の表面に被覆する。
該ニッケルメッキ膜５は，約５μｍの厚みを有する。
【００２１】上記パラジウムメッキ膜１は，無電解メッ
キにより，上記ニッケルメッキ膜５の表面に被覆する。
該パラジウムメッキ膜１は，約０．２μｍの厚みを有す
る。そして，以上のごとく被覆された，上記銅メッキ膜
６とニッケルメッキ膜５とパラジウムメッキ膜１との３
層からなる導体回路７３の実装端子部分７３１に対し，
図３に示すごとく，ワイヤ８を超音波又は熱圧着により
接合する。この接合強度をプルテスターにより測定した
ところ，その平均値は約１０ｇであった。以上のごと
く，本例によれば，銅メッキ膜とニッケルメッキ膜とパ
ラジウムメッキ膜との３層からなる導体回路７３を有す
る，プリント配線板を得ることができる。その他実施例
１と同様の効果が得られる。
【図面の簡単な説明】
【図１】実施例１にかかるプリント配線板の断面図。
【図２】実施例２にかかるプリント配線板の要部を示す
断面図。
【図３】実施例３にかかるプリント配線板の要部を示す
断面図。
【図４】従来のプリント配線板の断面図。
【符号の説明】
１．．．パラジウムメッキ膜， ５．．．ニッケルメッキ膜， ６．．．銅メッキ膜， ７．．．プリント配線板， ７２，７３．．．導体回路， ７２１，７３１．．．実装端子部分，

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 プリント配線板の導体回路における実装
    端子部分に対して，その最表面にパラジウムを被覆して
    なることを特徴とするプリント配線板。
JP3313325A 1991-10-31 1991-10-31 プリント配線板 Pending JPH05129761A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3313325A JPH05129761A (ja) 1991-10-31 1991-10-31 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3313325A JPH05129761A (ja) 1991-10-31 1991-10-31 プリント配線板

Publications (1)

Publication Number Publication Date
JPH05129761A true JPH05129761A (ja) 1993-05-25

Family

ID=18039877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3313325A Pending JPH05129761A (ja) 1991-10-31 1991-10-31 プリント配線板

Country Status (1)

Country Link
JP (1) JPH05129761A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0686339U (ja) * 1993-05-28 1994-12-13 日本無線株式会社 混成集積回路基板
EP0697805A1 (en) * 1994-08-05 1996-02-21 LeaRonal, Inc. Printed circuit board manufacture utilizing electroless palladium
JPH0878472A (ja) * 1994-09-05 1996-03-22 Hitachi Cable Ltd 半導体装置用基体および半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0686339U (ja) * 1993-05-28 1994-12-13 日本無線株式会社 混成集積回路基板
EP0697805A1 (en) * 1994-08-05 1996-02-21 LeaRonal, Inc. Printed circuit board manufacture utilizing electroless palladium
JPH0878472A (ja) * 1994-09-05 1996-03-22 Hitachi Cable Ltd 半導体装置用基体および半導体装置

Similar Documents

Publication Publication Date Title
KR100295286B1 (ko) 칩직접부착,표면실장기술및패드온패드상호접속용공통표면처리기술
US3729820A (en) Method for manufacturing a package of a semiconductor element
KR100373085B1 (ko) 플립-칩-어셈블리용땜납펌프및그제조방법
CN1739014B (zh) 半导体压力传感器及其制造方法
US6519845B1 (en) Wire bonding to dual metal covered pad surfaces
TW200404344A (en) Connection terminals and manufacturing method of the same, semiconductor device and manufacturing method of the same
JP2001185670A (ja) リードフレームとその製法
JP2004047510A (ja) 電極構造体およびその形成方法
JP3297177B2 (ja) 半導体装置の製造方法
JP2005051084A (ja) 半導体チップおよびこれを用いた半導体装置
TWI663703B (zh) 電子機器及電路基板
JPH05129761A (ja) プリント配線板
JPS62266842A (ja) 半導体装置及びその製造方法
JP3244102B2 (ja) Ｉｃパッケージ
KR20030019070A (ko) 반도체 장치
JP2974840B2 (ja) 半導体素子の実装方法
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
TWI299886B (en) Method for Producing the Wiring Board
KR20050019664A (ko) 솔더볼을 갖는 반도체 패키지
JPS62199022A (ja) 半導体装置の実装具
JPH11345896A (ja) 回路基板
JP2000208548A (ja) 半導体装置
JPH04318935A (ja) 電極およびその製造方法およびその接続方法
JPH1131754A (ja) 配線基板
JPH04218919A (ja) 電極及びその製造方法