JPH05122205A - Ｓインタフエーストランシーバの受信タイミング切替方式 - Google Patents
Ｓインタフエーストランシーバの受信タイミング切替方式Info
- Publication number
- JPH05122205A JPH05122205A JP3282500A JP28250091A JPH05122205A JP H05122205 A JPH05122205 A JP H05122205A JP 3282500 A JP3282500 A JP 3282500A JP 28250091 A JP28250091 A JP 28250091A JP H05122205 A JPH05122205 A JP H05122205A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- retiming
- reception
- signal
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】Ｓインタフェーストランシーバの受信リタイミ
ングの切替を伝送形態に合わせて自動的に行う。 【構成】デジタルＰＬＬ回路４で生成されたクロック信
号５のジッタ量を検出しこの検出されたジッタ量が予め
定められたしきい値以上の場合にはセレクタ切替信号６
を出力するジッタ量検出器１０をトランシーバに設け
る。トランシーバのリタイミングクロック選択用セレク
タ７は、セレクタ切替信号６を受信した場合には受信デ
ータ１の位相に依存しない送信クロック信号８を選択
し、セレクタ切替信号６を受信しない場合にはクロック
信号５を選択しリタイミングクロック信号９として受信
リタイミング回路３へ入力する。
ングの切替を伝送形態に合わせて自動的に行う。 【構成】デジタルＰＬＬ回路４で生成されたクロック信
号５のジッタ量を検出しこの検出されたジッタ量が予め
定められたしきい値以上の場合にはセレクタ切替信号６
を出力するジッタ量検出器１０をトランシーバに設け
る。トランシーバのリタイミングクロック選択用セレク
タ７は、セレクタ切替信号６を受信した場合には受信デ
ータ１の位相に依存しない送信クロック信号８を選択
し、セレクタ切替信号６を受信しない場合にはクロック
信号５を選択しリタイミングクロック信号９として受信
リタイミング回路３へ入力する。
Description
【０００１】
【産業上の利用分野】本発明はＩＳＤＮにおけるＳイン
タフェーストランシーバの受信タイミング切替方式に関
する。
タフェーストランシーバの受信タイミング切替方式に関
する。
【０００２】
【従来の技術】従来のＳインタフェーストランシーバの
受信タイミング切替方式では、図２に示すように、デジ
タルＰＬＬ回路４から出力されるクロック信号５と受信
データに依存しない送信クロック信号８とをリタイミン
グクロック選択用セレクタ７に入力し、前もって線路形
態を調べておき手動スイッチ又は上位装置からの制御信
号などでその線路形態に合う受信リタイミングに切替え
ていた。
受信タイミング切替方式では、図２に示すように、デジ
タルＰＬＬ回路４から出力されるクロック信号５と受信
データに依存しない送信クロック信号８とをリタイミン
グクロック選択用セレクタ７に入力し、前もって線路形
態を調べておき手動スイッチ又は上位装置からの制御信
号などでその線路形態に合う受信リタイミングに切替え
ていた。
【０００３】
【発明が解決しようとする課題】上述したようにこの従
来のＳインタフェーストランシーバの受信リタイミング
切替方式では、伝送路の線路形態を前もって調べてお
き、手動もしくは上位装置からの制御で適正受信リタイ
ミングに切替える方法となっているので、トランシーバ
を設置するたびに線路形態の事前調査，現場等での切替
が必要であるという問題点があった。
来のＳインタフェーストランシーバの受信リタイミング
切替方式では、伝送路の線路形態を前もって調べてお
き、手動もしくは上位装置からの制御で適正受信リタイ
ミングに切替える方法となっているので、トランシーバ
を設置するたびに線路形態の事前調査，現場等での切替
が必要であるという問題点があった。
【０００４】
【課題を解決するための手段】本発明のＳインタフェー
ストランシーバの受信タイミング切替方式は、受信デー
タからクロック信号を生成するデジタルＰＬＬ回路と、
前記クロック信号及び前記受信データの位相に依存しな
い送信系クロック信号のいずれか一方を選択する切替セ
レクタとを備えるＩＳＤＮのＳインタフェースのトラン
シーバにおいて、前記デジタルＰＬＬ回路で生成された
クロック信号のジッタ量を検出しこの検出されたジッタ
量が予め定められたしきい値以上の場合には切替信号を
出力するジッタ量検出器を設け、前記切替セレクタは、
前記ジッタ量検出器から切替信号を受信した場合には前
記送信系クロック信号を選択し、前記切替信号を受信し
ない場合には前記クロック信号を選択しリタイミングク
ロック信号として受信リタイミング回路へ入力する構成
である。
ストランシーバの受信タイミング切替方式は、受信デー
タからクロック信号を生成するデジタルＰＬＬ回路と、
前記クロック信号及び前記受信データの位相に依存しな
い送信系クロック信号のいずれか一方を選択する切替セ
レクタとを備えるＩＳＤＮのＳインタフェースのトラン
シーバにおいて、前記デジタルＰＬＬ回路で生成された
クロック信号のジッタ量を検出しこの検出されたジッタ
量が予め定められたしきい値以上の場合には切替信号を
出力するジッタ量検出器を設け、前記切替セレクタは、
前記ジッタ量検出器から切替信号を受信した場合には前
記送信系クロック信号を選択し、前記切替信号を受信し
ない場合には前記クロック信号を選択しリタイミングク
ロック信号として受信リタイミング回路へ入力する構成
である。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例のＳインタフェー
ストランシーバの構成を示すブロック図である。本発明
のトランシーバは、受信信号をある一定のしきい値で受
け直す受信コンパレータ２と、受信データ１からクロッ
ク信号５を生成するデジタルＰＬＬ回路４と、クロック
信号５のジッタ量を検出するジッタ量検出器１０と、ク
ロック信号５及び送信クロック信号８のいずれか一方を
選択するリタイミングクロック選択用セレクタ７と、受
信信号をリタイミングする受信リタイミング回路３と、
送信データを符号化する符号化回路１１と、符号化され
た信号を送信する送信ドライバ１２とを含んで構成され
る。
ストランシーバの構成を示すブロック図である。本発明
のトランシーバは、受信信号をある一定のしきい値で受
け直す受信コンパレータ２と、受信データ１からクロッ
ク信号５を生成するデジタルＰＬＬ回路４と、クロック
信号５のジッタ量を検出するジッタ量検出器１０と、ク
ロック信号５及び送信クロック信号８のいずれか一方を
選択するリタイミングクロック選択用セレクタ７と、受
信信号をリタイミングする受信リタイミング回路３と、
送信データを符号化する符号化回路１１と、符号化され
た信号を送信する送信ドライバ１２とを含んで構成され
る。
【０００７】スレーブ装置から受信したデータは受信コ
ンパレータ２で波形成形されて受信データ１として受信
リタイミング回路３に入力されると同時にデジタルＰＬ
Ｌ回路４に入力される。デジタルＰＬＬ回路４は受信デ
ータ１から同期したクロック信号５を生成し、ジッタ量
検出器６は一定量以上のジッタがクロック信号５に含ま
れる場合セレクタ切替信号６を出力する。
ンパレータ２で波形成形されて受信データ１として受信
リタイミング回路３に入力されると同時にデジタルＰＬ
Ｌ回路４に入力される。デジタルＰＬＬ回路４は受信デ
ータ１から同期したクロック信号５を生成し、ジッタ量
検出器６は一定量以上のジッタがクロック信号５に含ま
れる場合セレクタ切替信号６を出力する。
【０００８】リタイミングクロック選択用セレクタ７
は、セレクタ切替信号６が出力されている時には受信デ
ータの位相に依存しない送信クロック信号８を選択し、
それ以外の時にはクロック信号５を選択し、受信リタイ
ミング回路３のリタイミングクロック信号９として使用
する。
は、セレクタ切替信号６が出力されている時には受信デ
ータの位相に依存しない送信クロック信号８を選択し、
それ以外の時にはクロック信号５を選択し、受信リタイ
ミング回路３のリタイミングクロック信号９として使用
する。
【０００９】Ｓインタフェーストランシーバの伝送形態
で、スレーブ側に複数の端末が接続された場合、遠端の
端末と近端の端末でデータ上に位相のズレを生じる為、
デジタルＰＬＬ回路４で生成するクロックにもこのデー
タの位相ズレがジッタとして表われる。
で、スレーブ側に複数の端末が接続された場合、遠端の
端末と近端の端末でデータ上に位相のズレを生じる為、
デジタルＰＬＬ回路４で生成するクロックにもこのデー
タの位相ズレがジッタとして表われる。
【００１０】このデジタルＰＬＬ回路４のクロック信号
５でスレーブ側よりの受信データ１を受信リタイミング
回路３で読込む為、クロック信号５が一定以上のジッタ
すなわち遠端と近端の端末がある一定以上の距離になる
と正常に読込む事が出来なくなる。
５でスレーブ側よりの受信データ１を受信リタイミング
回路３で読込む為、クロック信号５が一定以上のジッタ
すなわち遠端と近端の端末がある一定以上の距離になる
と正常に読込む事が出来なくなる。
【００１１】この為ジッタ量検出器６にてジッタ検出を
行い、ジッタ量が一定以上の場合Ｓインタフェーストラ
ンシーバ内で送信側の符号化回路１１にも使用している
送信クロック信号８で受信リタイミング回路３を動作さ
せるように、リタイミングクロック選択用セレクタ７で
受信リタイミングクロックを切替える。
行い、ジッタ量が一定以上の場合Ｓインタフェーストラ
ンシーバ内で送信側の符号化回路１１にも使用している
送信クロック信号８で受信リタイミング回路３を動作さ
せるように、リタイミングクロック選択用セレクタ７で
受信リタイミングクロックを切替える。
【００１２】ここで、スレーブ側のＳインタフェースト
ランシーバ端末はマスタ側からのデータよりクロックを
再生し送信するので、遠端と近端の端末が送信クロック
信号８の１クロック分以上の距離が離れていなければ受
信する事が出来る。
ランシーバ端末はマスタ側からのデータよりクロックを
再生し送信するので、遠端と近端の端末が送信クロック
信号８の１クロック分以上の距離が離れていなければ受
信する事が出来る。
【００１３】
【発明の効果】以上説明したように本発明は、スレーブ
側よりの受信データからクロック信号をデジタルＰＬＬ
回路で生成し、この生成したクロック信号のジッタ量を
検出し、この検出値が所定の値以上の場合には受信デー
タの位相に依存しない送信系クロック信号を選択し、所
定の値未満の場合にはＰＬＬ回路で生成されたクロック
信号を選択しリタイミング用クロック信号として用いる
ように構成したので、Ｓインタフェーストランシーバの
伝送距離形態に合わせたリタイミングクロック信号を自
動的に選択することができるという効果を有する。
側よりの受信データからクロック信号をデジタルＰＬＬ
回路で生成し、この生成したクロック信号のジッタ量を
検出し、この検出値が所定の値以上の場合には受信デー
タの位相に依存しない送信系クロック信号を選択し、所
定の値未満の場合にはＰＬＬ回路で生成されたクロック
信号を選択しリタイミング用クロック信号として用いる
ように構成したので、Ｓインタフェーストランシーバの
伝送距離形態に合わせたリタイミングクロック信号を自
動的に選択することができるという効果を有する。
【図１】本発明の一実施例のＳインタフェーストランシ
ーバの構成を示すブロック図である。
ーバの構成を示すブロック図である。
【図２】従来のＳインタフェーストランシーバの構成を
示すブロック図である。
示すブロック図である。
１ 受信データ ２ 受信コンパレータ ３ 受信リタイミング回路 ４ デジタルＰＬＬ回路 ５ クロック信号 ６ セレクタ切替信号 ７ リタイミングクロック選択用セレクタ ８ 送信クロック信号 ９ リタイミングクロック信号 １０ ジッタ量検出器 １１ 符号化回路 １２ 送信ドライバ
Claims (1)
- 【請求項１】 受信データからクロック信号を生成する
デジタルＰＬＬ回路と、前記クロック信号及び前記受信
データの位相に依存しない送信系クロック信号のいずれ
か一方を選択する切替セレクタとを備えるＩＳＤＮのＳ
インタフェースのトランシーバにおいて、前記デジタル
ＰＬＬ回路で生成されたクロック信号のジッタ量を検出
しこの検出されたジッタ量が予め定められたしきい値以
上の場合には切替信号を出力するジッタ量検出器を設
け、前記切替セレクタは、前記ジッタ量検出器から切替
信号を受信した場合には前記送信系クロック信号を選択
し、前記切替信号を受信しない場合には前記クロック信
号を選択しリタイミングクロック信号として受信リタイ
ミング回路へ入力することを特徴とするＳインタフェー
ストランシーバの受信タイミング切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3282500A JPH05122205A (ja) | 1991-10-29 | 1991-10-29 | Ｓインタフエーストランシーバの受信タイミング切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3282500A JPH05122205A (ja) | 1991-10-29 | 1991-10-29 | Ｓインタフエーストランシーバの受信タイミング切替方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05122205A true JPH05122205A (ja) | 1993-05-18 |
Family
ID=17653251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3282500A Pending JPH05122205A (ja) | 1991-10-29 | 1991-10-29 | Ｓインタフエーストランシーバの受信タイミング切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05122205A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253808A (ja) * | 2005-03-08 | 2006-09-21 | Mitsubishi Electric Corp | 最適位相識別回路 |
-
1991
- 1991-10-29 JP JP3282500A patent/JPH05122205A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253808A (ja) * | 2005-03-08 | 2006-09-21 | Mitsubishi Electric Corp | 最適位相識別回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2334003A2 (en) | Asymmetrical IO method and system | |
| GB2109206A (en) | Data transmission system utilising power line of 3-phase alternating current | |
| US4654851A (en) | Multiple data path simulator | |
| EP0167565A1 (en) | CRYPTOGRAPHIC TRANSMISSION SYSTEM. | |
| KR930001630A (ko) | 에코캔슬러를 구비한 쌍방향 데이타 전송 단말 장치 | |
| JP3455621B2 (ja) | 通信装置 | |
| JPH05122205A (ja) | Ｓインタフエーストランシーバの受信タイミング切替方式 | |
| US5117425A (en) | Communication interface | |
| US20050046744A1 (en) | Method for transmitting video signals | |
| JP2970836B2 (ja) | データ信号送受信システム | |
| KR100290133B1 (ko) | 자동 rs232/rs485통신컨버터 | |
| JP2512004B2 (ja) | 符号誤り率測定装置 | |
| JPH06152580A (ja) | Ｓインタフェーストランシーバの受信タイミング切替方式 | |
| US7292667B1 (en) | Method and system for transmitting synchronization information with data | |
| JPH0342757B2 (ja) | ||
| JP3338197B2 (ja) | インタフェース変換装置 | |
| JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
| JP2551666B2 (ja) | クロック供給切替回路 | |
| JP2697628B2 (ja) | 伝送路同期検出システム | |
| JPH11177638A (ja) | マンチェスタ符号受信回路 | |
| KR880001024B1 (ko) | 데이터 전송방법 | |
| JP3047046B2 (ja) | 識別クロック位相形成方式 | |
| JPH0724832Y2 (ja) | 送受信自動切換回路 | |
| JP2710495B2 (ja) | Ａｉｓ信号出力方式 | |
| JPS61227440A (ja) | 網終端装置のクロツク選択制御装置 |