JPH05121360A - Semiconductor processor - Google Patents
Semiconductor processorInfo
- Publication number
- JPH05121360A JPH05121360A JP9040391A JP9040391A JPH05121360A JP H05121360 A JPH05121360 A JP H05121360A JP 9040391 A JP9040391 A JP 9040391A JP 9040391 A JP9040391 A JP 9040391A JP H05121360 A JPH05121360 A JP H05121360A
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- ring member
- lower electrode
- lower ring
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】［発明の目的］[Object of the Invention]
【０００２】[0002]
【産業上の利用分野】本発明は、半導体処理装置に関す
る。FIELD OF THE INVENTION The present invention relates to semiconductor processing equipment.
【０００３】[0003]
【従来の技術】従来から、半導体デバイスの製造工程で
は、チャンバ内に被処理物例えば半導体ウエハを収容
し、このチャンバ内に所定の処理ガスを供給して半導体
ウエハに処理を施す半導体処理装置、例えばドライエッ
チング装置、ＣＶＤ装置、スパッタ装置等が用いられて
いる。2. Description of the Related Art Conventionally, in a semiconductor device manufacturing process, a semiconductor processing apparatus for accommodating an object to be processed such as a semiconductor wafer in a chamber and supplying a predetermined processing gas into the chamber to process the semiconductor wafer, For example, a dry etching device, a CVD device, a sputtering device, etc. are used.
【０００４】このような半導体処理装置、例えばドライ
エッチング装置では、チャンバ内に、平行平板電極、例
えば上部電極と下部電極が設けられており、例えばこの
下部電極上に半導体ウエハを載置するよう構成されてい
る。そして、チャンバ内を所定の処理ガス雰囲気とする
とともに、上部電極と下部電極との間に所定の高周波電
力を供給し、プラズマを発生させて半導体ウエハの表面
に形成された薄膜をドライエッチングにより除去する。In such a semiconductor processing apparatus, for example, a dry etching apparatus, parallel plate electrodes, for example, an upper electrode and a lower electrode are provided in a chamber, and a semiconductor wafer is mounted on the lower electrode, for example. Has been done. Then, a predetermined processing gas atmosphere is set in the chamber, and a predetermined high frequency power is supplied between the upper electrode and the lower electrode to generate plasma to remove the thin film formed on the surface of the semiconductor wafer by dry etching. To do.
【０００５】[0005]
【発明が解決しようとする課題】上述した半導体処理装
置、例えばドライエッチング装置では、プラズマの作用
等により、チャンバ内の各部にデポジションが生じて一
旦堆積物が付着し、この堆積物が剥れて半導体ウエハに
付着して不良発生の原因となるため、頻繁にチャンバ内
をクリーニングする必要がある。特に、可動部、例えば
蛇腹状の可動部等に付着した堆積物は、その動きに応じ
て剥れ易いため、頻繁にクリーニングする必要がある。
しかしながら、このようなクリーニングには多大な労力
と時間とを必要とするため、装置稼動率の低下を招き、
生産性低下の一因となっている。In the above-mentioned semiconductor processing apparatus, for example, a dry etching apparatus, deposition is caused at each portion in the chamber due to the action of plasma, and a deposit is once attached and the deposit is peeled off. Since it adheres to the semiconductor wafer and causes defects, it is necessary to frequently clean the inside of the chamber. In particular, a deposit attached to a movable part, such as a bellows-shaped movable part, is likely to be peeled off according to its movement, and therefore needs to be cleaned frequently.
However, such cleaning requires a great deal of labor and time, which causes a decrease in the operating rate of the device,
This is one of the causes of productivity decline.
【０００６】本発明は、かかる従来の事情に対処してな
されたもので、従来に較べてクリーニング頻度を低減す
ることができるとともに、クリーニング時間を短縮をす
ることができ、装置稼動率を向上させて生産性の向上を
図ることのできる半導体処理装置を提供しようとするも
のである。The present invention has been made in consideration of such a conventional situation. The cleaning frequency can be reduced and the cleaning time can be shortened as compared with the conventional case, and the operation rate of the apparatus can be improved. Therefore, it is intended to provide a semiconductor processing device capable of improving productivity.
【０００７】［発明の構成］[Constitution of Invention]
【０００８】[0008]
【課題を解決するための手段】すなわち、本発明の半導
体処理装置は、チャンバ内に被処理物を収容し、このチ
ャンバ内に所定の処理ガスを供給して前記被処理物に処
理を施す半導体処理装置において、前記チャンバ内側の
構造物の少なくとも一部の表面に近接して着脱可能な遮
蔽体を設け、この遮蔽体と前記構造物表面との間に不活
性ガスをパージ可能に構成したことを特徴とする。That is, a semiconductor processing apparatus according to the present invention is a semiconductor processing apparatus in which an object to be processed is housed in a chamber and a predetermined processing gas is supplied into the chamber to process the object to be processed. In the processing apparatus, a removable shield is provided in the vicinity of at least a part of the surface of the structure inside the chamber, and an inert gas can be purged between the shield and the surface of the structure. Is characterized by.
【０００９】[0009]
【作用】上記構成の本発明の半導体処理装置では、チャ
ンバ内側の構造物、例えば蛇腹状の可動部の表面に近接
して着脱可能な遮蔽体を設け、この遮蔽体と構造物表面
との間に不活性ガスをパージ可能に構成されている。こ
のため、蛇腹状の可動部等に堆積物が付着することを防
止することができ、従来に較べてクリーニング頻度を低
減することができる。また、上記遮蔽体を取り外して交
換したり、取り外してクリーニングを実施したりするこ
とができるので、従来に較べてクリーニング時間を短縮
をすることができる。In the semiconductor processing apparatus of the present invention having the above-mentioned structure, a detachable shield is provided in the vicinity of the surface of the structure inside the chamber, for example, the bellows-like movable part, and the space between the shield and the structure surface. The inert gas can be purged. For this reason, it is possible to prevent deposits from adhering to the bellows-shaped movable part and the like, and it is possible to reduce the frequency of cleaning as compared with the conventional case. Further, since the shield can be removed and replaced, or the shield can be removed and cleaned, the cleaning time can be shortened as compared with the conventional case.
【００１０】したがって、従来に較べて装置稼動率を向
上させて生産性の向上を図ることができる。Therefore, it is possible to improve the productivity by improving the operation rate of the device as compared with the conventional case.
【００１１】[0011]
【実施例】以下、本発明を半導体ウエハのドライエッチ
ングを行うドライエッチング装置に適用した一実施例を
図面を参照して説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is applied to a dry etching apparatus for dry etching a semiconductor wafer will be described below with reference to the drawings.
【００１２】図１に示すように、本実施例のドライエッ
チング装置は、内部を気密に閉塞可能に構成された円筒
状のチャンバ１を備えている。このチャンバ１は、導電
性材料、例えばアルミニウム（表面にアルマイト処理を
施してある）等からその主要部が構成されており、チャ
ンバ１内には、円板状に形成された上部電極２と、下部
電極３が対向する如くほぼ平行に設けられている。As shown in FIG. 1, the dry etching apparatus of the present embodiment is provided with a cylindrical chamber 1 whose inside can be airtightly closed. The chamber 1 is mainly composed of a conductive material such as aluminum (the surface of which is anodized) and has a disc-shaped upper electrode 2 in the chamber 1. The lower electrodes 3 are provided substantially in parallel so as to face each other.
【００１３】この下部電極３の下部には、伸縮自在に構
成された気密封止機構として例えば蛇腹機構４が設けら
れており、図示しない上下動機構により昇降自在とさ
れ、上部電極２との間隔を変更可能に構成されている。
この下部電極３の上面には、被処理物である半導体ウエ
ハ５が載置される。なお、この下部電極３には、図示し
ない冷却機構、例えば、冷却媒体を循環するための冷媒
循環機構が設けられており、半導体ウエハ５を冷却する
ことができるよう構成されている。Below the lower electrode 3, there is provided a bellows mechanism 4 as an airtight sealing mechanism which is expandable and contractible, and can be raised and lowered by an up-and-down moving mechanism (not shown) and spaced from the upper electrode 2. Is configured to be changeable.
A semiconductor wafer 5, which is an object to be processed, is placed on the upper surface of the lower electrode 3. The lower electrode 3 is provided with a cooling mechanism (not shown), for example, a coolant circulation mechanism for circulating a cooling medium, so that the semiconductor wafer 5 can be cooled.
【００１４】一方、上部電極２は、絶縁性材料、例えば
アルミナ等から円筒状に形成された絶縁性部材６によっ
て、チャンバ１の構成部材と電気的に絶縁された状態で
支持されている。また、この上部電極２には複数の処理
ガス流出孔７が形成されており、処理ガス供給配管８か
ら供給された処理ガス（エッチングガス）を、これらの
処理ガス流出孔７から、下部電極３上に載置された半導
体ウエハ５に向けて流出させ、チャンバ１の下部に接続
された排気配管９から排出するよう構成されている。On the other hand, the upper electrode 2 is supported by a cylindrical insulating member 6 made of an insulating material, such as alumina, in a state of being electrically insulated from the constituent members of the chamber 1. Further, a plurality of processing gas outflow holes 7 are formed in the upper electrode 2, and the processing gas (etching gas) supplied from the processing gas supply pipe 8 is supplied from these processing gas outflow holes 7 to the lower electrode 3. It is configured to flow out toward the semiconductor wafer 5 placed on it and to be discharged through the exhaust pipe 9 connected to the lower portion of the chamber 1.
【００１５】また、上記上部電極２および下部電極３に
は、電力供給機構１０が接続されており、上部電極２と
下部電極３との間に所定周波数、例えば13.56MHzの高周
波電力を供給可能に構成されている。A power supply mechanism 10 is connected to the upper electrode 2 and the lower electrode 3 so that high frequency power of a predetermined frequency, for example 13.56 MHz, can be supplied between the upper electrode 2 and the lower electrode 3. It is configured.
【００１６】さらに、本実施例のドライエッチング装置
では、図２にも示すように、チャンバ１の底部には、遮
蔽体として蛇腹機構４の周囲を囲む如く円筒状に形成さ
れた下部リング部材１１が設けられている。また、下部
電極３の周囲から下方に延在し上記下部リング部材１１
の周囲を囲む如く上部リング部材１２が設けられてい
る。これらの下部リング部材１１および上部リング部材
１２は、絶縁性材料例えばセラミックス、テフロン等か
らなり、着脱自在に構成されている。また、蛇腹機構４
と下部リング部材１１との間のチャンバ１の底部には、
気体パージ配管１３が接続されており、図２に矢印で示
すように、蛇腹機構４と下部リング部材１１との間に不
活性ガス例えば窒素、ヘリウム、アルゴン等のガスをパ
ージすることができるよう構成されている。Further, in the dry etching apparatus of this embodiment, as shown in FIG. 2, the lower ring member 11 is formed in a cylindrical shape on the bottom of the chamber 1 so as to surround the bellows mechanism 4 as a shield. Is provided. The lower ring member 11 extends downward from the periphery of the lower electrode 3 and
An upper ring member 12 is provided so as to surround the periphery of the. The lower ring member 11 and the upper ring member 12 are made of an insulating material such as ceramics or Teflon, and are detachably configured. In addition, the bellows mechanism 4
At the bottom of the chamber 1 between the lower ring member 11 and
A gas purge pipe 13 is connected so that an inert gas such as nitrogen, helium, or argon can be purged between the bellows mechanism 4 and the lower ring member 11 as shown by an arrow in FIG. It is configured.
【００１７】また、チャンバ１の側壁部内側を覆う如
く、上記下部リング部材１１および上部リング部材１２
と同様な絶縁性材料によって構成された円筒状部材１４
が、着脱自在に設けられている。Further, the lower ring member 11 and the upper ring member 12 are arranged so as to cover the inside of the side wall of the chamber 1.
Cylindrical member 14 made of an insulating material similar to
However, it is provided detachably.
【００１８】上記構成のこの実施例のドライエッチング
装置では、図示しない上下動機構により、下部電極３を
下降させた状態で図示しない搬入口から半導体ウエハ５
をチャンバ１内に搬入し、下部電極３上に載置する。In the dry etching apparatus of this embodiment having the above structure, the semiconductor wafer 5 is introduced from the carry-in port (not shown) with the lower electrode 3 being lowered by the vertically moving mechanism (not shown).
Are loaded into the chamber 1 and placed on the lower electrode 3.
【００１９】この後、下部電極３を上昇させ、上部電極
２と下部電極３との間隔を所定間隔に設定する。After that, the lower electrode 3 is raised to set the distance between the upper electrode 2 and the lower electrode 3 to a predetermined distance.
【００２０】しかる後、処理ガス供給配管８から所定の
処理ガス（エッチングガス）を供給し、処理ガス流出孔
７から半導体ウエハ５に向けて流出させるとともに、排
気配管９から排気を実施してチャンバ１内を所定圧力の
処理ガス雰囲気とし、これとともに、電力供給機構１０
から上部電極２と下部電極３との間に所定周波数、例え
ば13.56MHzの高周波電力を供給する。すると、上部電極
２と下部電極３との間に放電が生じ、処理ガスがプラズ
マ化されて半導体ウエハ５の表面に形成された薄膜のド
ライエッチングが行われる。この時、同時に気体パージ
配管１３から、蛇腹機構４と下部リング部材１１との間
に不活性ガスをパージする。Thereafter, a predetermined processing gas (etching gas) is supplied from the processing gas supply pipe 8 to flow out from the processing gas outflow hole 7 toward the semiconductor wafer 5, and the exhaust gas is exhausted from the exhaust gas pipe 9 to carry out the chamber. A processing gas atmosphere having a predetermined pressure is provided in the interior of the chamber 1, and the power supply mechanism 10
Is supplied with a high frequency power of a predetermined frequency, for example 13.56 MHz, between the upper electrode 2 and the lower electrode 3. Then, discharge is generated between the upper electrode 2 and the lower electrode 3, the processing gas is turned into plasma, and the thin film formed on the surface of the semiconductor wafer 5 is dry-etched. At this time, at the same time, the inert gas is purged from the gas purging pipe 13 between the bellows mechanism 4 and the lower ring member 11.
【００２１】したがって、チャンバ１内では、半導体ウ
エハ５のドライエッチングとともに、デポジションが生
じ、各構造物に堆積物が付着するが、不活性ガスがパー
ジされているため少なくとも蛇腹機構４の部位には堆積
物が付着することを防止することができる。ここで、も
し、この蛇腹機構４に堆積物が付着すると、蛇腹機構４
の伸縮に伴って堆積物が剥離して飛散し易く、このため
頻繁にクリーニングする必要があるが、本実施例では、
蛇腹機構４に対する堆積物の付着を防止することができ
るので、必要なクリーニングの頻度を低減することがで
きる。なお、チャンバ１内壁の露出部分（アルマイト
製）については、例えば粗面状に形成することにより、
堆積物の剥離を起こりにくくすることができる。Therefore, in the chamber 1, deposition occurs along with dry etching of the semiconductor wafer 5 and deposits adhere to each structure. However, since the inert gas is purged, at least the portion of the bellows mechanism 4 is covered. Can prevent deposits from adhering. Here, if a deposit adheres to the bellows mechanism 4, the bellows mechanism 4
With the expansion and contraction of the deposit, the deposits are likely to peel off and scatter. Therefore, frequent cleaning is required.
Since it is possible to prevent deposits from adhering to the bellows mechanism 4, it is possible to reduce the frequency of required cleaning. The exposed portion of the inner wall of the chamber 1 (made of anodized aluminum) may be formed into a rough surface, for example.
It is possible to make the peeling of the deposit less likely to occur.
【００２２】また、下部リング部材１１、上部リング部
材１２、円筒状部材１４等には堆積物が付着するが、こ
れらはチャンバ１から取り外すことができるため、交換
したり容易に洗浄することができるので、従来に較べて
クリーニング時間を短縮することができる。Further, although deposits adhere to the lower ring member 11, the upper ring member 12, the cylindrical member 14, etc., these deposits can be removed from the chamber 1 and can be replaced or easily cleaned. Therefore, the cleaning time can be shortened as compared with the conventional case.
【００２３】さらに、上部リング部材１２および円筒状
部材１４等の絶縁性部材が下部電極３とチャンバ１壁と
の間に介在するため、異常放電等が生じることを防止す
ることができる。このため、デポジションによる堆積物
の量も低減することができ、また、金属汚染の発生も低
減することができるなお、上記実施例では、本発明を半
導体ウエハ５のドライエッチング装置に適用した実施例
について説明したが、本発明はかかる実施例に限定され
るものではなく、例えばＣＶＤ装置等、チャンバ内にデ
ポジションによる堆積物が生じる半導体処理装置であれ
ば、どのような装置にも適用することができる。Further, since the insulating members such as the upper ring member 12 and the cylindrical member 14 are interposed between the lower electrode 3 and the wall of the chamber 1, it is possible to prevent abnormal discharge or the like from occurring. Therefore, the amount of deposits due to deposition can be reduced, and the occurrence of metal contamination can also be reduced. In the above embodiment, the present invention is applied to the dry etching apparatus for the semiconductor wafer 5. Although an example has been described, the present invention is not limited to such an example, and may be applied to any apparatus such as a CVD apparatus as long as it is a semiconductor processing apparatus in which deposits due to deposition occur in a chamber. be able to.
【００２４】[0024]
【発明の効果】以上説明したように、本発明の半導体処
理装置によれば、従来に較べてクリーニング頻度を低減
することができるとともに、クリーニング時間を短縮を
することができ、装置稼動率を向上させて生産性の向上
を図ることができる。As described above, according to the semiconductor processing apparatus of the present invention, the frequency of cleaning can be reduced and the cleaning time can be shortened as compared with the conventional method, and the operation rate of the apparatus can be improved. Therefore, productivity can be improved.
【図１】本発明の一実施例のドライエッチング装置の構
成を示す図である。FIG. 1 is a diagram showing a configuration of a dry etching apparatus according to an embodiment of the present invention.
【図２】図１のドライエッチング装置の要部構成を示す
図である。FIG. 2 is a diagram showing a main configuration of the dry etching apparatus of FIG.
１ チャンバ ２ 上部電極 ３ 下部電極 ４ 蛇腹機構 ５ 半導体ウエハ ６ 絶縁性部材 ７ 処理ガス流出孔 ８ 処理ガス供給配管 ９ 排気配管 １０ 電力供給機構 １１ 下部リング部材 １２ 上部リング部材 １３ 気体パージ配管 １４ 円筒状部材 1 Chamber 2 Upper Electrode 3 Lower Electrode 4 Bellows Mechanism 5 Semiconductor Wafer 6 Insulating Member 7 Processing Gas Outflow Hole 8 Processing Gas Supply Pipe 9 Exhaust Pipe 10 Power Supply Mechanism 11 Lower Ring Member 12 Upper Ring Member 13 Gas Purge Pipe 14 Cylindrical Element
Claims (1)
ャンバ内に所定の処理ガスを供給して前記被処理物に処
理を施す半導体処理装置において、 前記チャンバ内側の構造物の少なくとも一部の表面に近
接して着脱可能な遮蔽体を設け、この遮蔽体と前記構造
物表面との間に不活性ガスをパージ可能に構成したこと
を特徴とする半導体処理装置。1. A semiconductor processing apparatus in which an object to be processed is housed in a chamber and a predetermined processing gas is supplied into the chamber to process the object to be processed, wherein at least a part of a structure inside the chamber. A semiconductor processing apparatus, wherein a detachable shield is provided near the surface of the structure, and an inert gas can be purged between the shield and the surface of the structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9040391A JPH05121360A (en) | 1991-04-22 | 1991-04-22 | Semiconductor processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9040391A JPH05121360A (en) | 1991-04-22 | 1991-04-22 | Semiconductor processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121360A true JPH05121360A (en) | 1993-05-18 |
Family
ID=13997622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9040391A Pending JPH05121360A (en) | 1991-04-22 | 1991-04-22 | Semiconductor processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121360A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6544380B2 (en) | 1994-04-20 | 2003-04-08 | Tokyo Electron Limited | Plasma treatment method and apparatus |
| US7204912B2 (en) * | 2002-09-30 | 2007-04-17 | Tokyo Electron Limited | Method and apparatus for an improved bellows shield in a plasma processing system |
| US8877002B2 (en) | 2002-11-28 | 2014-11-04 | Tokyo Electron Limited | Internal member of a plasma processing vessel |
-
1991
- 1991-04-22 JP JP9040391A patent/JPH05121360A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6544380B2 (en) | 1994-04-20 | 2003-04-08 | Tokyo Electron Limited | Plasma treatment method and apparatus |
| US6991701B2 (en) * | 1994-04-20 | 2006-01-31 | Tokyo Electron Limited | Plasma treatment method and apparatus |
| US7204912B2 (en) * | 2002-09-30 | 2007-04-17 | Tokyo Electron Limited | Method and apparatus for an improved bellows shield in a plasma processing system |
| US8877002B2 (en) | 2002-11-28 | 2014-11-04 | Tokyo Electron Limited | Internal member of a plasma processing vessel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100624273B1 (en) | Plasma processing apparatus | |
| JP3122617B2 (en) | Plasma processing equipment | |
| US20210130955A1 (en) | Film forming apparatus and film forming method | |
| KR100198862B1 (en) | Plasma processing apparatus | |
| JPH05121333A (en) | Plasma processing system | |
| JPH10321605A (en) | Plasma treatment device | |
| JPH07273095A (en) | Depressurized chamber | |
| JPH0774231A (en) | Treatment apparatus and its usage method | |
| JPH08339984A (en) | Plasma processor | |
| TW201729649A (en) | Plasma processing method | |
| US6030509A (en) | Apparatus and method for shielding a wafer holder | |
| US5480052A (en) | Domed extension for process chamber electrode | |
| JPH05121360A (en) | Semiconductor processor | |
| JPH07331445A (en) | Treatment device and method for washing cover body used in the treatment device | |
| JPH10237657A (en) | Plasma treating device | |
| JP2000124197A (en) | Plasma treatment apparatus | |
| JPH108269A (en) | Dry etching device | |
| JPH09272979A (en) | Plasma film formation device and cleaning method therefor | |
| JP4902054B2 (en) | Sputtering equipment | |
| JPH1032192A (en) | Plasma processing device | |
| JPH09275092A (en) | Plasma processor | |
| JP2963227B2 (en) | Plasma processing equipment | |
| JP2016058536A (en) | Plasma processing apparatus and cleaning method | |
| JPH09129611A (en) | Etching | |
| US6524430B1 (en) | Apparatus for fabricating a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990518 |