JPH05115079A - 状態報告機能付き信号処理装置 - Google Patents

Abstract

(57)【要約】 【目的】信号処理回路のテスト結果を判定して、この判
定結果を少なくとも独自で外部へ送出して知らせること
ができるようにして修理や点検を容易にする。 【構成】本線のアナログ信号は外部インターフェース１
１４でデジタル化され、ＣＰＵ１１２、セレクタ１１１
を介して信号処理回路ブロックで処理され、処理された
結果はセレクタ１１１、ＣＰＵ１１２、外部インターフ
ェース１１４を介してアナログ信号に変換されて出力さ
れる。信号処理回路ブロックのテスト信号は、メモリ１
１３に格納されており、テストモードではそのテスト結
果がＣＰＵ１１２で判定され、判定結果が外部インター
フェース１１４に送られ、外部に自己診断結果を知らせ
ることができる。信号処理ブロックは、冗長性があり、
自己診断結果が故障を示す場合には、自己修復もしくは
外部からの制御で修復が可能である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、本来の本線信号処理
の他に、自己の故障診断、修復等の制御信号を取扱い外
部とのコミュニケーション機能を増設した状態報告機能
付き信号処理装置に関する。

【０００２】

【従来の技術】従来、家庭用テレビジョン受信機が故障
した場合、メーカー等の修理部門に修理を依頼してい
る。すると修理専門の技術者が、設置場所に直接出向き
修理を行っている。しかし、近年では技術の高度化によ
り故障内容も高度化し、さらに故障内容も実際に受信機
を見るまで不明のことが多く、簡単に修理できない状況
になっている。

【０００３】一方、メーカー側では種々の新しいフィー
チャーを作り、ユーザーニーズに合わせた製品開発を進
めている。このような状況下では、ますます修理、点検
のための時間がかかり対応が遅れることになる。

【０００４】

【発明が解決しようとする課題】以上説明したように、
従来のシステムではその機能が複雑化、高度化している
ために、簡単に修理、点検ができなくなりつつある。

【０００５】そこでこの発明は、信号処理回路のテスト
結果を判定して、この判定結果を少なくとも独自で外部
へ送出して知らせることができるようにして修理や点検
を容易にすることができる状態報告機能付き信号処理装
置を提供することを目的とする。

【０００６】

【課題を解決するための手段】この発明は、本線の信号
処理回路部に、少なくともこの信号処理回路部の回路状
態について外部とのコミニュケーションを得るための外
部インターフェース手を接続し、前記信号処理回路部に
テスト信号が供給されたときにそのテスト結果を判定
し、判定結果を前記外部インターフェース手段を介して
外部へ出力する出力手段とを備えるようにしたものであ
る。また、冗長な信号処理回路部をも備えるものであ
る。

【０００７】

【作用】上記の手段により、機能や修理、点検の作業が
高度になっても、装置自信がテスト結果を外部に送出し
てくれるので、故障等の判定及び修理対象の判定が容易
になる。また、冗長な信号処理部を持たせることによ
り、自己修復機能を持たせることができる。

【０００８】

【実施例】以下、この発明の実施例を図面を参照して説
明する。

【０００９】図１はこの発明の一実施例である。１００
は信号処理装置であり、入力端子１０１から処理すべき
信号が入力される。この入力信号は、第１の入出力回路
（Ｉ／Ｏ回路）１０２を介して第１の信号処理ブロック
１０３に入力されて信号処理またはパスされる。さらに
この第１の信号処理ブロック１０３の出力信号は、第２
の入出力回路１０４を介して第２の信号処理ブロック１
０５に入力されて信号処理またはパスされる。さらに第
２の信号処理ブロック１０５の出力信号は、第３の入出
力回路１０６を介して第３の信号処理ブロック１０７に
入力され、この第３の信号処理ブロック１０７の出力は
入出力回路１０８を介して出力端子１０９へ導出され
る。

【００１０】上記の例では、信号処理部が３段に直列接
続されているが、入出力回路を介してさらに多い段数が
接続されてもよい。上記の各入出力回路１０２、１０
４、１０６、１０８は、セレクタ１１１に接続されてい
る。セレクタ１１１は、各入出力回路を介して任意の単
一または複数の信号処理ブロックを中央制御装置（ＣＰ
Ｕ）１１２へ接続することができる。ＣＰＵ１１２に
は、メモリ１１３が接続されている。このメモリ１１３
には、例えばＣＰＵ１１２の基本動作アルゴリズムを決
定するプログラム、信号処理ブロックのテスト信号発生
プログラム、テスト結果を判定するためのプログラム、
信号処理ブロックの回路切り換え用のプログラム等が格
納されている。またメモリ１１３には、ＲＡＭも装備さ
れておりワークエリアが確保されている。さらにＣＰＵ
１１２には、外部インターフェース１１４が接続されて
いる。ＣＰＵ１１２は、この外部インターフェース１１
４を介して、外部からの指令信号を受けとることもでき
るし、またテスト結果や判定結果を外部へ送出すること
もできる。さらにこの外部インターフェース１１４を通
じてセットのアナログ入力信号、アナログ出力信号を入
力、出力することができる。外部インターフェース１１
４としては、例えば、変調復調器及びこれに接続された
電話回線等を含む。

【００１１】同図（Ｂ）は、入出力回路１０２、１０
４、１０６、１０８の具体的回路例である。回路１０４
を代表して示している。信号処理部１０３からの出力ビ
ットラインは、アンド回路Ａ11、Ａ12、Ａ13、Ａ14の一
方端に接続され、このアンド回路Ａ11、Ａ12、Ａ13、Ａ
14の他方端には、共通に出力許可制御ラインＬ11が接続
されている。アンド回路Ａ11、Ａ12、Ａ13、Ａ14の出力
端は、次段の信号処理部１０５の入力端に接続されると
ともに、アンド回路Ａ21、Ａ22、Ａ23、Ａ24の一方端に
接続されている。このアンド回路Ａ21、Ａ22、Ａ23、Ａ
24の他方端には、共通の導出許可ラインＬ12が接続され
ている。さらに、アンド回路Ａ11、Ａ12、Ａ13、Ａ14の
出力端には、アンド回路Ａ31、Ａ32、Ａ33、Ａ34の出力
端がそれぞれ接続されている。このアンド回路Ａ31、Ａ
32、Ａ33、Ａ34は次段の信号処理部１０５へセレクタ１
１１からの信号を供給するためのものである。従ってア
ンド回路Ａ11、Ａ12、Ａ13、Ａ14の導通、非導通に対し
て、非導通、導通動作の関係にある。従って、アンド回
路Ａ31、Ａ32、Ａ33、Ａ34の一方の入力端には、反転器
ＩＮ11を介して先の出力許可制御ラインＬ11が共通接続
されている。またこのアンド回路Ａ31、Ａ32、Ａ33、Ａ
34の他方の入力端には、セレクタ１１１からのビットラ
インが接続されている。上記のシステムにおいては、１
つあるいは複数の信号処理部が冗長ブロックとして用意
されていてもよい。

【００１２】今、上記のシステムにおいて、希望の出力
が得られず、故障が発生したと考えられる場合は、次の
ような動作が実行される。例えば信号処理部１０３から
の試験が行われる。この場合は、セレクタ１１１から入
出力回路１０２を介してテスト信号が供給される。この
テスト結果は、入出力回路１０４を介してセレクタ１１
１に導入される。セレクタ１１１から取り込まれたテス
ト結果は、ＣＰＵ１１２において、期待値との比較が行
われ、期待された結果であるかどうかの判定が行われ
る。この判定結果が期待通りであれば、次の信号処理部
１０５のテストが行われる。このように次々と各信号処
理部１０５のテストが行われ、判定結果が一旦メモリ１
１３のワークエリアに格納される。この判定結果は、例
えばユーザが修理センターを電話で呼び出すと、この外
部インターフェース１１４の電話回線を通じて修理セン
ターへ伝送されるようになっている。すると修理センタ
ーでは、判定結果に基づいて、故障内容を判断し、ユー
ザに対して適切な指示を与えることができる。また、修
理センターは電話回線を通じて、ＣＰＵ１１２へ修理デ
ータ取り込みを指定し、自己修復を行わせることもでき
る。また予め修復プログラムをメモリ１１３に格納させ
ておくことにより、ユーザが修復開始キーを操作するこ
とによりを完全な自己修復機能が実現される。また、修
理センターは、ユーザのシステムから取り込んだ判定結
果では十分な診断ができない場合、さらに電話回線を通
して別のテスト信号を伝送して一旦メモリ１１３に格納
させ、このテスト信号による判定結果を再度伝送しても
らい検討を行うことも可能である。また、信号処理回路
ブロックとしては、全てを常に使用するのではなく、冗
長なブロックを用意しており、ブロックを切り換えるこ
とによる修復も可能である。

【００１３】図２には上記のシステムの自己テストアル
ゴリズムの一例を示している。ステップＡ１〜Ａ４は、
初段の信号処理ブロックからのテストを行うステップで
ある。テスト結果は、期待値との例えばイクスクルーシ
ブオア論理によりエラービットがあるか否かの判定が行
われる（ステップＡ５）。エラービットが無ければ（ス
テップＡ６）、全ての信号処理ブロックのテストが終わ
ったかどうかを判定し（ステップＡ８）、終わっていな
ければ次の信号処理ブロックのテストに移行する（ステ
ップＡ８´、Ａ３）。エラービットがあった場合は、エ
ラー信号を出力し（ステップＡ７）、その信号処理部の
ＩＤを含めた判定信号を一時作業メモリに格納する。全
ての信号処理ブロックのテストが終わると、エラー数が
冗長数よりも多いか否かを判定し（ステップＡ１０）、
エラー数が多い場合は、サービスコールを出力する（ス
テップＡ１２）。エラー数が少ない場合は、自己修復可
能であることであるから、冗長ブロックとして用意した
信号処理ブロックを機能させるようにし、エラーの生じ
たブロックを断とする（ステップＡ１１）。

【００１４】サービスコールの形態としては、各種の実
施例が可能である。例えば、警報表示を行い、エラーの
生じている信号処理ブロックのＩＤから、修理もしくは
交換を要する信号処理ブロックの識別表示を行う方法等
がある。表示形態としては、例えばモニタテレビに表示
する形態、あるいは専用の点検用ディスプレイに表示す
る形態がある。さらに、ユーザが修理センターへ電話を
行い、ディスプレイに表示されている状態を報告するこ
とにより、冗長ブロックへの手動による切り換え操作等
の指示を受けることも可能である。また、電話回線が接
続されている状態で、外部インターフェースからアップ
ストリームデータとして判定結果を伝送する扱いの指示
を受けることも可能である。従って、上記のシステム
は、外観的には、電話回線に接続される端子を有する。

【００１５】なお上記のシステムを集積回路化する場
合、いずれのブロックを１つのチップに納めるかは、各
種の選択が可能である。例えば、外部インターフェース
１１４の変調復調器を除いて全てを１チップに納めても
よく、あるいは全てを１チップに納めてもよい。

【００１６】上記のシステムによると、故障箇所の特定
が迅速に明確となり、修理点検の目的が明確となる。ま
た、遠隔の修理センターからユーザへの修理点検サービ
スが可能となる。さらに修理センターも集中的になり１
箇所で多数のユーザに対する迅速なサービスが可能とな
る。また、機器が大型化して運搬が困難になっても、修
理センターへ持ち運ぶ必要もなく、機器を設置箇所から
移動させるようなこともなくなる。

【００１７】上記のシステムは、ユーザ側と修理点検サ
ービス側の他にさらに製造メーカーをも加えた３極に、
極めて有利な効果をもたらす。以下、その理由を実施例
とともに説明する。

【００１８】図３は、この発明に関係のある機能ブロッ
クを取り出して、信号処理ブロックの１つ（１０５）と
ＣＰＵ１１２、メモリ１１３等の関係を代表して示して
いる。信号処理ブロック１０３は、例えばランダムロジ
ック回路を含む。この実施例としては、例えば一点鎖線
で囲む領域が集積化されている。このシステムは、通常
の使用状態においては、入力端子２０１からアナログ信
号が入力されると、Ａ／Ｄ変換器２０２においてデジタ
ル化され、Ｉ／Ｏ回路１１４ａ、ＣＰＵ１１２、セレク
タ１１１、Ｉ／Ｏ回路１０４を介して信号処理ブロック
１０５のランダムロジックで構築された系路で信号処理
される。そして、Ｉ／Ｏ回路１０６、セレクタ１１１、
ＣＰＵ１１２、Ｉ／Ｏ回路１１４ａを介してＤ／Ａ変換
器２０３に入力され、アナログ信号に変換され、出力端
子２０４に出力される。

【００１９】次に、ここでＩＣ回路製造後において、テ
ストが行われる場合について説明する。まずテスト信号
及びテストプログラムは、ＣＰＵ１１２に接続されたメ
モリ１１３に格納されている。ＩＣテスター３００は、
集積回路に設けられた外部端子２０５にテスト開始命令
を与える。すると、ＣＰＵ１１２は、メモリ１１３に記
憶しているテスト信号を読み出し、信号処理ブロック１
０５のテストを行う。信号処理ブロック１０５からテス
ト信号に応じた信号が出力されると、ＣＰＵ１１２はそ
のテスト結果を期待値と比較しエラーを判定する。この
一連の処理により各種のテストを行うことができる。こ
こで、このテストに使用するテスト信号及び期待値は、
ＩＣ製造前に行うコンピュータ上でのシミュレーション
のデータがそのまま使われる。よって、出荷時に新たに
テスト信号や期待値を作成し記憶させる必要はない。エ
ラー判定結果は、外部Ｉ／Ｏを通じてＩＣテスター３０
０に送られる。Ｉ／Ｃテスター３００は、良品、不良品
の判別を行う。

【００２０】この結果、上記のＩＣブロックは、自己診
断が可能であり、製造ラインにおけるテスト作業が極め
て短時間で容易に実現されることになる。製造ラインの
簡略化となる。少量他品種のＩＣブロックであっても種
類に応じたテストを行う必要がなくＩＣテスターでは良
品、不良品の判別だけよい。従来のテストシステムのよ
うに、わざわざ端子２０１から対象となる回路の種類に
応じてテスト用のアナログ信号を供給し、出力端２０４
から得られるアナログ信号を評価するような評価治具は
不要となる。

【００２１】さらにこのシステムにおいては、信号処理
ブロック１０５がプログラマブルロジックアレイ（ＰＬ
Ｄ）、ロジックセルアレイ（ＬＣＡ）等のプログラマブ
ルゲートアレイを含むことにより、発見した故障箇所を
避けて新たな回路を自動的に構築し、希望の機能を発揮
するようにする、いわゆる自己修復機能を持たせること
ができる。この機能を実現するためには、外部記憶装置
あるいは内部のメモリ１１３にＩＣ回路の接続パターン
情報を記憶させておき、修復プログラムを実行させるこ
とにより可能である。ＩＣテスター３００により故障が
判断された場合、ＩＣテスター３００から修復プログラ
ム実行用の指令（故障箇所指定データ）を与えると、対
象となる回路機能を実現する接続情報（現在の接続情報
とは異なるパターン）がメモリ１１３から読み出され、
希望する回路が構築される。この後、再度、対象となる
回路に対するテスト指令がＩＣテスター３００から出力
され、良否に判定が行われる。判定結果が回路正常を示
すものであれば、この段階で終了するが、異常を示すも
のであれば、別の接続情報により再度回路が構築される
ようになっている。この接続情報を何種類格納しておく
かは、メモリの規模やゲートアレイの規模による。

【００２２】なお、ＩＣテスター３００によりテスト指
令が行われると、ＣＰＵ１１２の管理のもとで信号処理
部１０５に対する各種のテストが実行されるが、不良系
路が発見された場合は、これに他出力する接続情報は、
再度使用されないように、メモリ１１３から消去される
ようにプログラムされている。またテスト項目について
は、それぞれ識別コードが付されており、ＩＣテスター
３００に対しても良否情報とテスト項目の識別コード、
対象となっているブロックの識別コード等が送られるよ
うになっている。上記の機能により、メーカー側におい
ても極めて有利なシステムである。

【００２３】図４は、この発明をテレビジョン受信機、
あるいはビデオテープレコーダ等の製品に組み込んだ場
合の例である。図１の実施例では、故障が判断された場
合、外部Ｉ／Ｏを通じてサービスコールを行うことを説
明した。しかし製品においては、何等かの表示装置３１
０が存在するので、これに判定結果を表示するようにし
てもよい。この場合は、ＣＰＵ１１２から出力されるデ
ータとしては、製品の操作パネル部等のキャラクタ、文
字、マーク、図形等の表示指定データである。このデー
タが、工場におけるＩＣテスター用と製品の表示装置用
とで互換性がない場合には、工場出荷時に端子２０５に
アダプタを接続するようにしてもよい。このようにする
と、図１でも説明したように、サービスコールを行った
場合、ユーザ側から修理センターへ大まかな故障箇所や
症状を伝えることができるので、仮にサービスマンが出
張する場合でも補充、取換え部品等の適切なものを持参
することができる。自己修復プログラムとしては、ユー
ザ自身が実行させるものであってもよい。例えば、故障
判断結果が表示されているときに、ユーザ自身が修復キ
ー（回路接続情報切り換えキー、ブロック選択キー）を
操作することにより、動作するプログラムを内蔵させて
もよい。また、製品に組み込まれて出荷されたあとの診
断としては、電源投入時に自動的に行われるようにして
もよく、またユーザ自身がスタート操作を行えるように
してもよい。

【００２４】図５は、上記した実施例と同じであるが、
各ブロック間をデータバス３２０を通してデータのやり
取りを行えるようにした例である。またＰＬＤ、ＬＣＡ
回路３２１は、図１のセレクタ１１１やＩ／Ｏ回路１０
２、１０４、１０６、１０８、信号処理ブロック１０
３、１０５、１０７をまとめて示している。

【００２５】図６は、この発明のさらに他の実施例であ
り、基本的な構成を取り出して示してる。この実施例で
は、上記のような集積回路（ＩＣ）ブロック４０１ａ、
４０１ｂ、…を複数利用した製品においてその自己診断
結果を表示装置３１０へ表示させるようにしている。従
って、各集積回路ブロック４０１ａ、４０１ｂにはそれ
ぞれ固有のＩＣ識別番号が各々のメモリ１１３にセット
されている。そして自己診断結果とともにＩＣ識別番号
が表示装置３１０に送られ表示されるようになってい
る。ここで故障ＩＣが存在した場合は、ユーザはそのＩ
Ｃを指定し、自己修復プログラムを起動させるための操
作キーを押せばよい。個々のＩＣブロック内部は同じ構
成である。ＩＣブロック４０１ａを代表して説明する。
アナログ信号入力端子２０１はＡ／Ｄ変換器２０２に接
続され、ここで変換されたデジタル信号は、Ｉ／Ｏ回路
１１４ａ、ＣＰＵ１１２を通り、このＣＰＵ１１２の信
号処理プログラムに従って、ＰＬＤまたはＬＣＡ回路３
３０で信号処理される。処理された結果である信号は、
ＣＰＵ１１２、Ｉ／Ｏ回路１１４ａを介してＤ／Ａ変換
器２０３に入力されアナログ信号に変換され出力端子２
０４に出力される。メモリ１１３は、ＣＰＵ１１２の基
本プログラムや、ＰＬＤまたはＬＣＡ回路３３０に対す
る内部回路接続情報を保持している。図７は、上述した
ＰＬＤまたはＬＣＡ回路３３０の具体例となるプログラ
マブルゲートアレイの簡単な例を示している。

【００２６】同図（Ａ）において、Ａ、Ｂ、Ｃ、Ｄは入
力ビットラインであり、このビットラインは、それぞれ
非反転ラインＬＡ〜ＬＤと反転ライン−ＬＡ〜−ＬＤと
に分岐されている。これらのラインに対しては制御ライ
ンａ〜ｄが交差するように配置され、マトリックス構造
が構築されている。マトリックス構造の各クロス点には
それぞれ接続情報により制御されるトランジスタが配置
されている。このマトリックス構造部は、論理積セル５
００を構成している。さらに先の制御ラインａ〜ｄに対
しては、さらに出力ラインＳ１〜Ｓ４が交差するように
配置されマトリックス構造を構築している。この部分は
論理和セル５０１を構成している。今、クロスポイント
Ｎ１〜Ｎ５のトランジスタがオン制御されているものと
すると、この部分は、同図（Ｂ）に論理シンボルで示す
ような論理演算回路を形成することになる。即ち、出力
ラインＳ１にはＳ１＝ａ＋ｂ＝／Ａ・Ｂ＋Ｃ・／Ｄの演
算出力が得られる。ここで、例えば、クロックポイント
Ｎ３、Ｎ４が故障していることが判定されたする。する
とＣＰＵ１１２は、同図（Ｃ）に示すクロスポイントＮ
７、Ｎ８のトランジスタをオンさせる。このように修正
すると、論理演算回路は、同図（Ｄ）のようになる。こ
のときの出力ラインＳ１にはＳ１＝ａ＋ｃ＝／Ａ・Ｂ＋
Ｃ・／Ｄの演算出力が得られる。これを論理シンボルで
示すと同図（Ｄ）のようになり、演算内容は同図（Ｂ）
に示したものと同じになる。つまり自己修復が達成され
たことになる。

【００２７】図８は、上記したシステムにおける修復プ
ログラムの例を示している。テスト信号がＰＬＤ又はＬ
ＣＤ回路３３０に入力され、その出力が期待値と比較さ
れる（ステップＢ１〜Ｂ３）。比較結果で正常動作が判
断されれば、表示装置において正常動作の表示が行わ
れ、テストが終了する（ステップＢ４、Ｂ５）。比較結
果により異常が判断された場合は、故障箇所の特定が行
われ（ステップＢ６）、空きセル（ゲート）の検索（先
の例で言えばクロスポイントＮ７、Ｎ８の検索）が行わ
れる（ステップＢ７）。そしてこの空きセルで故障に対
して可能かどうか（先の例で言えば希望の論理回路が構
築できるかどうか）の判定が行われる（ステップＢ
８）。可能であれば、接続情報により配線が行われ（ス
テップＢ９）、次のテストに移る。しかし、修復が不可
能であれば、修復不可能などの表示が行われる。これに
よりサービスマンによる回路の取換え、あるいはＩＣの
交換が行われる（ステップＢ１０）。

【００２８】上記したようにこのシステムによれば、自
己診断、自己修復、さらには、外部との対話による外部
への状態報告、外部からの制御情報取り込みが可能なイ
ンテリジェント機能を持っており、ユーザ、修理センタ
ー、製造メーカーの３極に対して有益となる。

【００２９】

【発明の効果】以上説明したようにこの発明によれば、
信号処理回路のテスト結果を判定して、この判定結果を
少なくとも独自で外部へ送出して知らせることができる
ようにして修理や点検を容易にすることができる。

【図面の簡単な説明】

【図１】この発明の一実施例を示す図であり、同図
（Ａ）はブロック図、同図（Ｂ）は同図（Ａ）の一部の
例を示す回路図。

【図２】図１の装置の動作例を説明するために示したフ
ローチャート。

【図３】この発明の他の実施例を示すブロック図。

【図４】この発明のさらに他の実施例を示すブロック
図。

【図５】この発明のさらにまた他の実施例を示すブロッ
ク図。

【図６】この発明のさらに他の実施例を示すブロック
図。

【図７】この発明に適用されたプログラマブルロジック
アレイとその論理回路の例を示す説明図。

【図８】この発明の装置の動作の例をさらに説明するた
めに示したフローチャート。

【符号の説明】

１０２、１０４、１０６、１０８、１１４ａ…Ｉ／Ｏ回
路、１０３、１０５、１０８…信号処理ブロック、１１
１…セレクタ、１１３…中央演算装置（ＣＰＵ）、１１
３…メモリ、１１４…外部インターフェース、２０２…
アナログデジタル（Ａ／Ｄ）変換器、２０３…デジタル
アナログ（Ｄ／Ａ）変換器、３００…ＩＣテスター、３
１０…表示装置。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 本線の信号を処理する処理回路部に接続
   され、少なくともこの信号処理回路部の回路状態につい
   て外部とのコミニュケーションを得るための外部インタ
   ーフェース手段と、 前記信号処理回路部にテスト信号が供給されたときにそ
   のテスト結果を判定する判定手段と、 前記判定手段の判定結果を前記外部インターフェース手
   段を介して外部へ出力する出力手段とを有したことを特
   徴とする状態報告機能付き信号処理装置。
2. 【請求項２】 前記外部インターフェース手段には、電
   話回線を含むことを特徴とする請求項１記載の状態報告
   機能付き信号処理装置。
3. 【請求項３】 前記テスト信号は、前記信号処理回路部
   及び外部インターフェース手段と一体に設けられたメモ
   リに予め格納されているデータから作成されることを特
   徴とする請求項１記載の状態報告機能付き信号処理装
   置。
4. 【請求項４】 前記信号処理回路部は、冗長な信号処理
   回路部をさらに有し、前記判定手段の判定結果により、
   システム制御部により使用する信号処理回路部の切り換
   えが可能であることを特徴とした状態報告機能付き信号
   処理装置。
5. 【請求項５】 本線の信号を処理する信号処理回路部
   と、この信号処理回路部に接続され、少なくともこの信
   号処理回路部の回路状態について外部とのコミニュケー
   ションを得るための外部インターフェース手段と、前記
   信号処理回路部にテスト信号を供給し、また前記信号処
   理回路部から出力されたテスト結果を判定する判定手段
   と、前記判定手段の判定結果を前記外部インターフェー
   ス手段を介して外部へ出力する出力手段とを１つの集積
   回路内に有することを特徴とする状態報告機能付き信号
   処理装置。
6. 【請求項６】 前記テスト信号は、前記信号処理回路部
   及び外部インターフェース手段と一体に設けられたメモ
   リに予め格納されているデータから作成されるように構
   成されていることを特徴とする請求項４記載の状態報告
   機能付き信号処理装置。
7. 【請求項７】 前記外部インターフェース手段は、入力
   側本線の信号をアナログデジタル変換器と、前記出力手
   段からの信号をデジタルアナログ処理して出力側本線に
   出力するデジタルアナログ変換器を含むことを特徴とす
   る請求項４記載の状態報告機能付き信号処理装置。
8. 【請求項８】 前記信号処理回路部は、前記集積回路内
   に内蔵された制御手段により同一内容のロジック回路を
   複数個選択的に構築可能なプログラマブルゲートアレイ
   で構成されていることを特徴とする請求項４記載の状態
   報告機能付き信号処理装置。
9. 【請求項９】 前記外部インターフェース手段には、前
   記判定結果を出力するための第１の外部端子と、前記信
   号処理回路部で信号処理するための信号が入力する第２
   の端子と、信号処理された信号を導出するための第３の
   端子が接続されて、かつこれらは前記集積回路に外部端
   子として設けられていることを特徴とする請求項４記載
   の状態報告機能付き信号処理装置。