JPH05109714A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05109714A JPH05109714A JP26582191A JP26582191A JPH05109714A JP H05109714 A JPH05109714 A JP H05109714A JP 26582191 A JP26582191 A JP 26582191A JP 26582191 A JP26582191 A JP 26582191A JP H05109714 A JPH05109714 A JP H05109714A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mask
- plating
- mask film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemically Coating (AREA)
- Electroplating Methods And Accessories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】実際のメッキマスクとなる第２マスク膜７を、
第１マスク膜５、エッチングマスク膜６を用いてパター
ニングし、第１マスク膜除去時に下地の第２導電膜の不
要部分も除去する。 【効果】従来の製造方法よりも安定した電気特性を持つ
形状の良いメッキ配線を寸法制御性良く、高い歩留りで
製造できる。
第１マスク膜５、エッチングマスク膜６を用いてパター
ニングし、第１マスク膜除去時に下地の第２導電膜の不
要部分も除去する。 【効果】従来の製造方法よりも安定した電気特性を持つ
形状の良いメッキ配線を寸法制御性良く、高い歩留りで
製造できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にメッキ法による配線の形成方法に関する。
関し、特にメッキ法による配線の形成方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造工程における配
線の形成方法を図３を用いて説明する。
線の形成方法を図３を用いて説明する。
【０００３】まず図３（ａ）に示すように、半導体基板
１上に熱酸化法あるいはＳｉＨ4 ガスを用いたＣＶＤ法
を用いて厚さ約５００ｎｍのシリコン酸化膜２と、タン
グステンにチタンが１０ｗｔ％添加されたチタン−タン
グステン合金より構成される第１導電膜３を既知の技術
であるＤ．Ｃ．マグネトロンスパッタ法により、成膜パ
ワー１．０〜２．０ｋｗ、成膜圧力２〜１０ｍＴｏｒｒ
の条件の下、１００ｎｍの厚みで形成する。さらにこの
第１導電膜３上に、たとえば金、白金、パラジウムある
いはロジウム等より構成される第２導電膜４を、同様の
手法を用いて成膜パワー０．２〜１．０ｋｗ、成膜圧力
２〜１０ｍＴｏｒｒの条件の下、２０〜５０ｎｍの厚み
で形成する。
１上に熱酸化法あるいはＳｉＨ4 ガスを用いたＣＶＤ法
を用いて厚さ約５００ｎｍのシリコン酸化膜２と、タン
グステンにチタンが１０ｗｔ％添加されたチタン−タン
グステン合金より構成される第１導電膜３を既知の技術
であるＤ．Ｃ．マグネトロンスパッタ法により、成膜パ
ワー１．０〜２．０ｋｗ、成膜圧力２〜１０ｍＴｏｒｒ
の条件の下、１００ｎｍの厚みで形成する。さらにこの
第１導電膜３上に、たとえば金、白金、パラジウムある
いはロジウム等より構成される第２導電膜４を、同様の
手法を用いて成膜パワー０．２〜１．０ｋｗ、成膜圧力
２〜１０ｍＴｏｒｒの条件の下、２０〜５０ｎｍの厚み
で形成する。
【０００４】第１導電膜３は後工程で形成するメッキ膜
や第２導電膜４の拡散防止バリアメタルおよび上層配線
と下層に存在する絶縁膜との密着層として働き、第２導
電膜４はメッキ時の下地（電流供給層）、メッキ膜形成
時の安定した成膜・成長、メッキ膜の密着性確保、およ
び第１の導電膜表面のメッキ液からの保護を目的として
形成されるものである。
や第２導電膜４の拡散防止バリアメタルおよび上層配線
と下層に存在する絶縁膜との密着層として働き、第２導
電膜４はメッキ時の下地（電流供給層）、メッキ膜形成
時の安定した成膜・成長、メッキ膜の密着性確保、およ
び第１の導電膜表面のメッキ液からの保護を目的として
形成されるものである。
【０００５】続いて図３（ｂ）に示す通り、ｇ線あるい
はｉ線を用いたフォトリソグラフィー法により、１００
０〜２０００ｎｍの厚みを有するフォトレジスト膜より
構成される第２マスク膜７を第２導電膜４上に形成し、
不要部分を除去してパターニングする。さらにたとえば
金あるいは銅より構成されるメッキ膜８を既知の手法で
ある電解メッキ法を用いて露出した第２導電膜４上のみ
に選択的に５００〜１５００ｎｍの厚みで形成する。
はｉ線を用いたフォトリソグラフィー法により、１００
０〜２０００ｎｍの厚みを有するフォトレジスト膜より
構成される第２マスク膜７を第２導電膜４上に形成し、
不要部分を除去してパターニングする。さらにたとえば
金あるいは銅より構成されるメッキ膜８を既知の手法で
ある電解メッキ法を用いて露出した第２導電膜４上のみ
に選択的に５００〜１５００ｎｍの厚みで形成する。
【０００６】メッキ膜８を金、成膜法を電解メッキ法と
した場合、電解金メッキに用いるメッキ液は硫酸金ナト
リウム、硫酸を主成分とし、これに平坦化剤、ｐＨ安定
剤等の添加剤が添加されている１リットル当たり約１０
ｇの金を含有するほぼ中性の非シアン系のものを使用す
る。電解メッキはメッキ温度３５〜６５℃、電流密度１
〜４ｍＡ／ｃｍ2 の条件のもとで行う事が好ましい。
した場合、電解金メッキに用いるメッキ液は硫酸金ナト
リウム、硫酸を主成分とし、これに平坦化剤、ｐＨ安定
剤等の添加剤が添加されている１リットル当たり約１０
ｇの金を含有するほぼ中性の非シアン系のものを使用す
る。電解メッキはメッキ温度３５〜６５℃、電流密度１
〜４ｍＡ／ｃｍ2 の条件のもとで行う事が好ましい。
【０００７】続いて図３（ｃ）に示す通り、有機溶剤を
用いた湿式剥離法、あるいはＯ2 プラズマを用いたアッ
シング法により第２マスク膜７を除去して、さらにメッ
キ膜８をエッチングマスクとして、王水と過酸化水素水
を用いたウェットエッチング法、Ａｒガスをミリングソ
ースとしたイオンミリング法、あるいはＣＦ4 、ＳＦ6
のフッ素系ガスを使用した反応性イオンエッチング法と
言った既知の手法を用いて第１導電膜３、第２導電膜４
の不要部分を除去して配線パターン化する。例えばウェ
ットエッチング法の場合、王水は濃度１０〜２０％、温
度２５〜３０℃、過酸化水素水は濃度５０〜１００％、
温度２５〜３０℃の条件下で行う事が好ましい。
用いた湿式剥離法、あるいはＯ2 プラズマを用いたアッ
シング法により第２マスク膜７を除去して、さらにメッ
キ膜８をエッチングマスクとして、王水と過酸化水素水
を用いたウェットエッチング法、Ａｒガスをミリングソ
ースとしたイオンミリング法、あるいはＣＦ4 、ＳＦ6
のフッ素系ガスを使用した反応性イオンエッチング法と
言った既知の手法を用いて第１導電膜３、第２導電膜４
の不要部分を除去して配線パターン化する。例えばウェ
ットエッチング法の場合、王水は濃度１０〜２０％、温
度２５〜３０℃、過酸化水素水は濃度５０〜１００％、
温度２５〜３０℃の条件下で行う事が好ましい。
【０００８】上記工程によりシリコン酸化膜２上に第１
導電膜３、第２導電膜４、メッキ膜８より構成される配
線を形成していた。
導電膜３、第２導電膜４、メッキ膜８より構成される配
線を形成していた。
【０００９】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法には以下に示す欠点がある。
装置の製造方法には以下に示す欠点がある。
【００１０】第１にメッキ用マスク膜としてフォトレジ
スト膜を使用しており、さらにフォトレジスト膜の下に
は金などの反射率の高い第２導電膜が存在するため、パ
ターニング時にフォトレジスト膜がすそを引き易い。そ
のためメッキ配線形状の悪化や寸法制御性の低下を招
き、安定した電気特性の配線を得にくい。
スト膜を使用しており、さらにフォトレジスト膜の下に
は金などの反射率の高い第２導電膜が存在するため、パ
ターニング時にフォトレジスト膜がすそを引き易い。そ
のためメッキ配線形状の悪化や寸法制御性の低下を招
き、安定した電気特性の配線を得にくい。
【００１１】第２にメッキ後に、金や白金など化学的安
定性の高いものや、銅のようにエッチング時にガス化し
にくい第２導電膜を除去する場合、通常の反応性イオン
エッチングでは除去が困難であるため、イオンミリング
のような物理的手法や、ウェットエッチングあるいは高
温反応性イオンエッチングにより除去する事となる。
定性の高いものや、銅のようにエッチング時にガス化し
にくい第２導電膜を除去する場合、通常の反応性イオン
エッチングでは除去が困難であるため、イオンミリング
のような物理的手法や、ウェットエッチングあるいは高
温反応性イオンエッチングにより除去する事となる。
【００１２】しかしながらイオンミリングの場合はごみ
を発生しやすく、ショート不良の原因となり歩留りを低
下させる。ウェットエッチングの場合、ごみの発生は少
ないが等方的にエッチングが進行し、サイドエッチがは
いるため微細なパターンには適用出来ない。高温反応性
イオンエッチングの場合、銅にコロージョンが発生しや
すくなり、不良発生の原因となる。
を発生しやすく、ショート不良の原因となり歩留りを低
下させる。ウェットエッチングの場合、ごみの発生は少
ないが等方的にエッチングが進行し、サイドエッチがは
いるため微細なパターンには適用出来ない。高温反応性
イオンエッチングの場合、銅にコロージョンが発生しや
すくなり、不良発生の原因となる。
【００１３】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に絶縁膜とバリアおよび密着用
の第１導電膜と給電用の第２導電膜と第１マスク膜とエ
ッチングマスク膜とを順次形成する工程と、このエッチ
ングマスク膜をパターニングしてメッキ膜形成領域に残
したのち前記第１マスク膜と前記第２導電膜の不要部分
を除去する工程と、前記エッチングマスク膜を除去した
のち露出した第１マスク膜表面を含む全面に第２マスク
膜を形成する工程と、この第２マスク膜をエッチバック
し前記第１マスク膜の頭部を露出させる工程と、頭部が
露出したこの第１マスク膜を除去し前記第２導電膜を露
出させる工程と、前記第２マスク膜をメッキマスクとし
て電解あるいは無電解メッキを行い露出した前記第２導
電膜上にメッキ膜を選択的に形成する工程とを含むもの
である。
造方法は、半導体基板上に絶縁膜とバリアおよび密着用
の第１導電膜と給電用の第２導電膜と第１マスク膜とエ
ッチングマスク膜とを順次形成する工程と、このエッチ
ングマスク膜をパターニングしてメッキ膜形成領域に残
したのち前記第１マスク膜と前記第２導電膜の不要部分
を除去する工程と、前記エッチングマスク膜を除去した
のち露出した第１マスク膜表面を含む全面に第２マスク
膜を形成する工程と、この第２マスク膜をエッチバック
し前記第１マスク膜の頭部を露出させる工程と、頭部が
露出したこの第１マスク膜を除去し前記第２導電膜を露
出させる工程と、前記第２マスク膜をメッキマスクとし
て電解あるいは無電解メッキを行い露出した前記第２導
電膜上にメッキ膜を選択的に形成する工程とを含むもの
である。
【００１４】
【作用】本発明の半導体装置の製造方法は、実際のメッ
キ用マスクとなる第２マスク膜を、その上層に形成した
第１マスク膜およびエッチングマスク膜を用いてパター
ニングするため、下層に存在する第２導電膜からの反射
光の影響を受けず、形状が良好で寸法制御性のよい微細
なメッキ配線の形成が可能となる。さらに第２導電膜の
不要部分除去をメッキ配線形成前に行うため、ごみやコ
ロージョンの影響を大きく低減でき、歩留りの改善をは
かる事が出来る。
キ用マスクとなる第２マスク膜を、その上層に形成した
第１マスク膜およびエッチングマスク膜を用いてパター
ニングするため、下層に存在する第２導電膜からの反射
光の影響を受けず、形状が良好で寸法制御性のよい微細
なメッキ配線の形成が可能となる。さらに第２導電膜の
不要部分除去をメッキ配線形成前に行うため、ごみやコ
ロージョンの影響を大きく低減でき、歩留りの改善をは
かる事が出来る。
【００１５】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｄ）は本発明の第１の実施例を説明
するための製造工程順に示した半導体チップの断面図で
ある。
る。図１（ａ）〜（ｄ）は本発明の第１の実施例を説明
するための製造工程順に示した半導体チップの断面図で
ある。
【００１６】まず図１（ａ）に示す通り、半導体基板１
上に熱酸化法、ＳｉＨ4 を主反応ガスとした熱ＣＶＤ
法、あるいはプラズマＣＶＤ法などの既知の手法を用い
て厚さ約５００ｎｍのシリコン酸化膜２を設ける。次で
このシリコン酸化膜２上にタングステンにチタンが１０
ｗｔ％添加されたチタン−タングステン合金より構成さ
れる第１導電膜３を既知の技術であるＤ．Ｃ．マグネト
ロンスパッタ法により、成膜パワー１．０〜２．０ｋ
ｗ、成膜圧力２〜１０ｍＴｏｒｒの条件の下、１００ｎ
ｍの厚みで形成し、さらにこの第１導電膜３上に、たと
えば金より構成される第２導電膜４を同様の手法を用い
て成膜パワー０．２〜１．０ｋｗ、成膜圧力２〜１０ｍ
Ｔｏｒｒの条件の下、２０〜５０ｎｍの厚みで形成す
る。
上に熱酸化法、ＳｉＨ4 を主反応ガスとした熱ＣＶＤ
法、あるいはプラズマＣＶＤ法などの既知の手法を用い
て厚さ約５００ｎｍのシリコン酸化膜２を設ける。次で
このシリコン酸化膜２上にタングステンにチタンが１０
ｗｔ％添加されたチタン−タングステン合金より構成さ
れる第１導電膜３を既知の技術であるＤ．Ｃ．マグネト
ロンスパッタ法により、成膜パワー１．０〜２．０ｋ
ｗ、成膜圧力２〜１０ｍＴｏｒｒの条件の下、１００ｎ
ｍの厚みで形成し、さらにこの第１導電膜３上に、たと
えば金より構成される第２導電膜４を同様の手法を用い
て成膜パワー０．２〜１．０ｋｗ、成膜圧力２〜１０ｍ
Ｔｏｒｒの条件の下、２０〜５０ｎｍの厚みで形成す
る。
【００１７】第１導電膜３は後工程で形成するメッキ膜
や第２導電膜４の構成元素の拡散防止バリアメタル、な
らびに上層配線と下層に存在する絶縁膜との間の密着層
として働く。第２導電膜４はメッキ時の下地（電流供給
層）、メッキ膜形成時の安定した成膜・成長、メッキ膜
の密着性確保および第１導電膜３表面のメッキ液からの
保護を目的として形成されるもので、金の他に白金ロジ
ウム、オスミウム、イリジウム、ルテニウムなどの各金
属を使用出来る。
や第２導電膜４の構成元素の拡散防止バリアメタル、な
らびに上層配線と下層に存在する絶縁膜との間の密着層
として働く。第２導電膜４はメッキ時の下地（電流供給
層）、メッキ膜形成時の安定した成膜・成長、メッキ膜
の密着性確保および第１導電膜３表面のメッキ液からの
保護を目的として形成されるもので、金の他に白金ロジ
ウム、オスミウム、イリジウム、ルテニウムなどの各金
属を使用出来る。
【００１８】次で、ＳｉＨ4 、Ｎ2 Ｏガスを用いたプラ
ズマＣＶＤ法により、例えばシリコン酸化膜より構成さ
れる第１マスク膜５を温度３００℃、ＳｉＨ4 ＝３００
ＳＣＣＭ、Ｎ2 Ｏ＝１２００ＳＣＣＭ、０．２５Ｔｏｒ
ｒの条件の下、５００〜１５００ｎｍの厚みで第２導電
膜４上に形成し、さらに既知の技術であるｇ線あるいは
ｉ線を用いたフォトリソグラフィー法により、第１マス
ク膜５上にポジタイプフォトレジストより構成されるエ
ッチングマスク膜６を１０００〜２０００の厚みで選択
的に形成した後、ＣＦ4 〜ＳＦ6 等のフッ素系ガスを使
用した反応性イオンエッチング法により第１マスク膜の
不要部分を除去し、さらにオーバーエッチをかける。エ
ッチング条件にも依存するが、５０％〜２００％程度の
オーバーエッチをかけると、第１マスク膜除去後の下層
に露出した第２導電膜４はイオンボンバードメントを受
ける事となり、イオンミリングと同様の現象によって第
２導電膜の構成原子は飛散するため、極めて薄い第２導
電膜４を除去する事が出来る。
ズマＣＶＤ法により、例えばシリコン酸化膜より構成さ
れる第１マスク膜５を温度３００℃、ＳｉＨ4 ＝３００
ＳＣＣＭ、Ｎ2 Ｏ＝１２００ＳＣＣＭ、０．２５Ｔｏｒ
ｒの条件の下、５００〜１５００ｎｍの厚みで第２導電
膜４上に形成し、さらに既知の技術であるｇ線あるいは
ｉ線を用いたフォトリソグラフィー法により、第１マス
ク膜５上にポジタイプフォトレジストより構成されるエ
ッチングマスク膜６を１０００〜２０００の厚みで選択
的に形成した後、ＣＦ4 〜ＳＦ6 等のフッ素系ガスを使
用した反応性イオンエッチング法により第１マスク膜の
不要部分を除去し、さらにオーバーエッチをかける。エ
ッチング条件にも依存するが、５０％〜２００％程度の
オーバーエッチをかけると、第１マスク膜除去後の下層
に露出した第２導電膜４はイオンボンバードメントを受
ける事となり、イオンミリングと同様の現象によって第
２導電膜の構成原子は飛散するため、極めて薄い第２導
電膜４を除去する事が出来る。
【００１９】次に図１（ｂ）の如く、Ｏ2 プラズマアッ
シング法そして有機溶剤によるウェット剥離法の両処理
によりエッチングマスク膜６を除去する。第２導電膜４
の除去工程で発生しやすいごみや再付着物の除去を十分
に行うため、出来る限り両工程を用いてエッチングマス
ク６を除去する事が好ましい。
シング法そして有機溶剤によるウェット剥離法の両処理
によりエッチングマスク膜６を除去する。第２導電膜４
の除去工程で発生しやすいごみや再付着物の除去を十分
に行うため、出来る限り両工程を用いてエッチングマス
ク６を除去する事が好ましい。
【００２０】さらにフォトレジストあるいはポリイミド
などの塗布平坦化性の高い材料より構成される第２マス
ク膜７を回転塗布法を用いて２０００〜４０００ｎｍの
厚みで塗布し、非酸化性雰囲気の下１００〜１５０℃で
３０〜６０分間ベークする。
などの塗布平坦化性の高い材料より構成される第２マス
ク膜７を回転塗布法を用いて２０００〜４０００ｎｍの
厚みで塗布し、非酸化性雰囲気の下１００〜１５０℃で
３０〜６０分間ベークする。
【００２１】続いてＣＦ4 あるいはＣＦ4 ＋Ｏ2 ガスを
用いた反応性イオンエッチングにより第１マスク膜と同
等の厚み、あるいはそれより１００ｎｍほど薄くなるま
でエッチバックして平坦化する。
用いた反応性イオンエッチングにより第１マスク膜と同
等の厚み、あるいはそれより１００ｎｍほど薄くなるま
でエッチバックして平坦化する。
【００２２】次に図１（ｃ）に示すように、弗酸を用い
て第１マスク膜５を除去する。この操作によりパターニ
ングされた第２マスク膜７が残るが、このマスク膜はす
そ引きのない矩形を有しており、もとのマスクに対する
寸法変化も少ないものとなっている。
て第１マスク膜５を除去する。この操作によりパターニ
ングされた第２マスク膜７が残るが、このマスク膜はす
そ引きのない矩形を有しており、もとのマスクに対する
寸法変化も少ないものとなっている。
【００２３】続いて図１（ｄ）に示す通り、電解金メッ
キ法によりメッキ膜８を露出している第２導電膜４上に
選択的に５００〜１５００ｎｍの厚みで形成する。この
際、メッキ電流は下層の第１導電膜３を通じて第２導電
膜４へ流れる。電解金メッキは硫酸、硫酸金ナトリウ
ム、燐酸、硝酸等を主成分とし、これに平坦化剤、光沢
剤、ｐＨ安定化剤が添加されており、１リットル当たり
約１０ｇの金を含有する非シアン系の電解金メッキ液を
使用する。メッキ温度４０〜６０℃、電流密度１〜５ｍ
Ａ／ｃｍ2 の条件でメッキを行うことが好ましい。
キ法によりメッキ膜８を露出している第２導電膜４上に
選択的に５００〜１５００ｎｍの厚みで形成する。この
際、メッキ電流は下層の第１導電膜３を通じて第２導電
膜４へ流れる。電解金メッキは硫酸、硫酸金ナトリウ
ム、燐酸、硝酸等を主成分とし、これに平坦化剤、光沢
剤、ｐＨ安定化剤が添加されており、１リットル当たり
約１０ｇの金を含有する非シアン系の電解金メッキ液を
使用する。メッキ温度４０〜６０℃、電流密度１〜５ｍ
Ａ／ｃｍ2 の条件でメッキを行うことが好ましい。
【００２４】さらにＯ2 プラズマを用いたアッシング法
や有機溶剤を用いた剥離法により第２マスク膜７を除去
し、さらにメッキ膜をエッチングマスクとして、Ｃ
Ｆ4 、ＳＦ6 等のフッ素系ガスをもちいた反応性イオン
エッチング法により露出した第１導電膜３を除去して配
線パターン化する。第２マスク膜７を除去すると、その
下層には反応性エッチングがしにくい第２導電膜４では
なく、反応性エッチングが容易な第１導電膜３のみが存
在するため、ごみ発生を大幅に低減できる。
や有機溶剤を用いた剥離法により第２マスク膜７を除去
し、さらにメッキ膜をエッチングマスクとして、Ｃ
Ｆ4 、ＳＦ6 等のフッ素系ガスをもちいた反応性イオン
エッチング法により露出した第１導電膜３を除去して配
線パターン化する。第２マスク膜７を除去すると、その
下層には反応性エッチングがしにくい第２導電膜４では
なく、反応性エッチングが容易な第１導電膜３のみが存
在するため、ごみ発生を大幅に低減できる。
【００２５】このようにして形成された配線は寸法変化
が少なく、すそ引きのない矩形で、不要部分の除去工程
でのごみの発生が極めて少ないため、従来の製造方法と
比較して安定した電気特性を持つ微細な配線が高い歩留
りで得られる。本発明の半導体集積回路装置の配線構造
はＭＯＳ、バイポーラ等の半導体集積装置の種類にかか
わらず適応可能である。
が少なく、すそ引きのない矩形で、不要部分の除去工程
でのごみの発生が極めて少ないため、従来の製造方法と
比較して安定した電気特性を持つ微細な配線が高い歩留
りで得られる。本発明の半導体集積回路装置の配線構造
はＭＯＳ、バイポーラ等の半導体集積装置の種類にかか
わらず適応可能である。
【００２６】図２（ａ）〜（ｃ）は本発明の第２の実施
例を説明するための半導体チップの断面図である。
例を説明するための半導体チップの断面図である。
【００２７】まず図２（ａ）に示すように、第１の実施
例と同様の手法を用いて、半導体基板１上に厚さ５００
ｎｍのシリコン酸化膜２と、Ｎ2 ガスを用いた反応性ス
パッタ法により形成した厚さ１００ｎｍの窒化チタンよ
り構成される第１導電膜３Ａと、選択的に形成された厚
さ２０〜５０ｎｍの厚みを有する銅より構成される第２
導電膜４Ａ、フォトレジストより構成される５００〜１
５００ｎｍの厚みを有する第２マスク膜７より構成され
る構造を形成する。従来、銅を残渣やデポジション物の
付着なしに除去するには高温での反応性イオンエッチン
グが必要であったが、本実施例では第２導電膜４Ａが薄
く、さらにメッキ前に残渣やデポジション物を除去でき
るため必要とはならない。
例と同様の手法を用いて、半導体基板１上に厚さ５００
ｎｍのシリコン酸化膜２と、Ｎ2 ガスを用いた反応性ス
パッタ法により形成した厚さ１００ｎｍの窒化チタンよ
り構成される第１導電膜３Ａと、選択的に形成された厚
さ２０〜５０ｎｍの厚みを有する銅より構成される第２
導電膜４Ａ、フォトレジストより構成される５００〜１
５００ｎｍの厚みを有する第２マスク膜７より構成され
る構造を形成する。従来、銅を残渣やデポジション物の
付着なしに除去するには高温での反応性イオンエッチン
グが必要であったが、本実施例では第２導電膜４Ａが薄
く、さらにメッキ前に残渣やデポジション物を除去でき
るため必要とはならない。
【００２８】続いて図２（ｂ）の通り、電解銅メッキ法
によりメッキ膜８Ａを露出している第２導電膜４Ａ上に
選択的に５００〜１５０００ｎｍの厚みで形成する。電
解銅メッキは硫酸、硫酸銅、塩素を主成分とし、これに
平坦化剤、ｐＨ安定化剤などの添加剤が含まれているメ
ッキ液を使用し、メッキ温度２０〜５０℃、電流密度１
〜１０ｍＡ／ｃｍ2 の条件で行う。
によりメッキ膜８Ａを露出している第２導電膜４Ａ上に
選択的に５００〜１５０００ｎｍの厚みで形成する。電
解銅メッキは硫酸、硫酸銅、塩素を主成分とし、これに
平坦化剤、ｐＨ安定化剤などの添加剤が含まれているメ
ッキ液を使用し、メッキ温度２０〜５０℃、電流密度１
〜１０ｍＡ／ｃｍ2 の条件で行う。
【００２９】さらに図２（ｃ）のごとく、Ｏ2 プラズマ
を用いたアッシング法や有機溶剤を用いた剥離法により
第２マスク膜７を除去し、さらにメッキ膜８Ａをエッチ
ングマスクとして、ＣＣｌ4 等の塩素系ガスをもちいた
反応性イオンエッチング法により露出した第１導電膜３
Ａを除去して配線パターン化する。第２マスク膜７を除
去すると、その下層には反応性エッチングがしにくい銅
より構成される第２導電膜ではなく第１導電膜のみが存
在するため、エッチングが容易でごみの発生も大幅に低
減できる。さらに従来必要であった銅の高温エッチング
工程が不要になった事で、コロージョンの発生も抑制で
きる。このようにして形成された配線は寸法変化が少な
く、すそ引きのない矩形で、不要部分の除去工程でのご
み発生が極めて少ないため、従来の製造方法と比較して
安定した電気特性を持つ微細な配線が高い歩留りで得ら
れる事は第１の実施例と同様である。
を用いたアッシング法や有機溶剤を用いた剥離法により
第２マスク膜７を除去し、さらにメッキ膜８Ａをエッチ
ングマスクとして、ＣＣｌ4 等の塩素系ガスをもちいた
反応性イオンエッチング法により露出した第１導電膜３
Ａを除去して配線パターン化する。第２マスク膜７を除
去すると、その下層には反応性エッチングがしにくい銅
より構成される第２導電膜ではなく第１導電膜のみが存
在するため、エッチングが容易でごみの発生も大幅に低
減できる。さらに従来必要であった銅の高温エッチング
工程が不要になった事で、コロージョンの発生も抑制で
きる。このようにして形成された配線は寸法変化が少な
く、すそ引きのない矩形で、不要部分の除去工程でのご
み発生が極めて少ないため、従来の製造方法と比較して
安定した電気特性を持つ微細な配線が高い歩留りで得ら
れる事は第１の実施例と同様である。
【００３０】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、実際のメッキ用マスクとなる第２マスク
膜を、その上層に形成した第１マスク膜およびエッチン
グマスク膜を用いてパターニングするため、下層に存在
する第２導電膜からの反射光の影響を受けず、形状が良
好で寸法制御性のよい安定した電気特性を有する微細な
メッキ配線の形成が可能となる。さらに第２導電膜の不
要部分除去をメッキ配線形成前に行うため、ごみの発生
を大きく低減でき、配線ショートによる不良の発生を大
幅に抑制できるため、製造工程での歩留りの改善をはか
れるという効果がある。
の製造方法は、実際のメッキ用マスクとなる第２マスク
膜を、その上層に形成した第１マスク膜およびエッチン
グマスク膜を用いてパターニングするため、下層に存在
する第２導電膜からの反射光の影響を受けず、形状が良
好で寸法制御性のよい安定した電気特性を有する微細な
メッキ配線の形成が可能となる。さらに第２導電膜の不
要部分除去をメッキ配線形成前に行うため、ごみの発生
を大きく低減でき、配線ショートによる不良の発生を大
幅に抑制できるため、製造工程での歩留りの改善をはか
れるという効果がある。
【図１】本発明の第１の実施例を製造工程順に示した半
導体チップの断面図。
導体チップの断面図。
【図２】本発明の第２の実施例を製造工程順に示した半
導体チップの断面図。
導体チップの断面図。
【図３】従来の半導体装置の製造方法を製造工程順に示
した半導体チップの断面図。
した半導体チップの断面図。
１ 半導体基板 ２ シリコン酸化膜 ３，３Ａ 第１導電膜 ４，４Ａ 第２導電膜 ５ 第１マスク膜 ６ エッチングマスク膜 ７ 第２マスク膜 ８，８Ａ メッキ膜
Claims (1)
- 【請求項１】 半導体基板上に絶縁膜とバリアおよび密
着用の第１導電膜と給電用の第２導電膜と第１マスク膜
とエッチングマスク膜とを順次形成する工程と、このエ
ッチングマスク膜をパターニングしてメッキ膜形成領域
に残したのち前記第１マスク膜と前記第２導電膜の不要
部分を除去する工程と、前記エッチングマスク膜を除去
したのち露出した第１マスク膜表面を含む全面に第２マ
スク膜を形成する工程と、この第２マスク膜をエッチバ
ックし前記第１マスク膜の頭部を露出させる工程と、頭
部が露出したこの第１マスク膜を除去し前記第２導電膜
を露出させる工程と、前記第２マスク膜をメッキマスク
として電解あるいは無電解メッキを行い露出した前記第
２導電膜上にメッキ膜を選択的に形成する工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26582191A JPH05109714A (ja) | 1991-10-15 | 1991-10-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26582191A JPH05109714A (ja) | 1991-10-15 | 1991-10-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109714A true JPH05109714A (ja) | 1993-04-30 |
Family
ID=17422527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26582191A Pending JPH05109714A (ja) | 1991-10-15 | 1991-10-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109714A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5429994A (en) * | 1993-07-22 | 1995-07-04 | Mitsubishi Denki Kabushiki Kaisha | Wiring forming method, wiring restoring method and wiring pattern changing method |
| JPH0936064A (ja) * | 1995-07-24 | 1997-02-07 | Lg Semicon Co Ltd | 半導体素子の選択的銅蒸着方法 |
| JP2004304167A (ja) * | 2003-03-20 | 2004-10-28 | Advanced Lcd Technologies Development Center Co Ltd | 配線、表示装置及び、これらの形成方法 |
-
1991
- 1991-10-15 JP JP26582191A patent/JPH05109714A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5429994A (en) * | 1993-07-22 | 1995-07-04 | Mitsubishi Denki Kabushiki Kaisha | Wiring forming method, wiring restoring method and wiring pattern changing method |
| JPH0936064A (ja) * | 1995-07-24 | 1997-02-07 | Lg Semicon Co Ltd | 半導体素子の選択的銅蒸着方法 |
| JP2004304167A (ja) * | 2003-03-20 | 2004-10-28 | Advanced Lcd Technologies Development Center Co Ltd | 配線、表示装置及び、これらの形成方法 |
| US8110748B2 (en) | 2003-03-20 | 2012-02-07 | Toshiba Mobile Display Co., Ltd. | Wiring, display device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6958547B2 (en) | Interconnect structures containing conductive electrolessly deposited etch stop layers, liner layers, and via plugs | |
| JPH05206135A (ja) | 半導体装置の製造方法 | |
| JP2000156406A (ja) | 半導体装置およびその製造方法 | |
| JPH05315332A (ja) | 半導体装置およびその製造方法 | |
| JPH05109714A (ja) | 半導体装置の製造方法 | |
| JP2639369B2 (ja) | 半導体装置の製造方法 | |
| JPH05315336A (ja) | 半導体装置の製造方法 | |
| JP4646346B2 (ja) | 電子デバイスの製造方法 | |
| KR20100011799A (ko) | 반도체 소자의 제조방법 | |
| JP2737762B2 (ja) | 半導体装置の製造方法 | |
| JP3956118B2 (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JPH06236880A (ja) | 金属配線の形成方法 | |
| JPH06120357A (ja) | 半導体装置及びその製造方法 | |
| JP3519641B2 (ja) | 金配線を有する半導体装置およびその製造方法 | |
| JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
| JPH0799199A (ja) | 半導体装置の製造方法 | |
| JP2929850B2 (ja) | 半導体装置の製造方法 | |
| KR100790739B1 (ko) | 반도체 소자의 패드 형성 방법 | |
| JP3211287B2 (ja) | 半導体装置の製造方法 | |
| JPH05211242A (ja) | 半導体装置およびその製造方法 | |
| JPH04196429A (ja) | 半導体集積回路装置の製造方法 | |
| JP2002246393A (ja) | メタル配線形成方法 | |
| KR970004427B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| JP2001274159A (ja) | 半導体装置の製造方法 | |
| JPH0645283A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000321 |