JPH05107549A - Active matrix type liquid crystal display device - Google Patents
Active matrix type liquid crystal display deviceInfo
- Publication number
- JPH05107549A JPH05107549A JP27239291A JP27239291A JPH05107549A JP H05107549 A JPH05107549 A JP H05107549A JP 27239291 A JP27239291 A JP 27239291A JP 27239291 A JP27239291 A JP 27239291A JP H05107549 A JPH05107549 A JP H05107549A
- Authority
- JP
- Japan
- Prior art keywords
- scanning signal
- signal lines
- signal line
- electrodes
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、走査信号線の電気的特
性を改良したアクティブマトリクス型液晶表示装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device having improved electrical characteristics of scanning signal lines.
【０００２】[0002]
【従来の技術】液晶表示装置は、低消費電力で薄形かつ
軽量に構成できるメリットがあるため、陰極線管（ＣＲ
Ｔ）に代る表示装置として開発および商品化が進められ
ている。特に、アクティブマトリクス型の液晶表示装置
は、高画質を実現する表示装置として商品化が行われ、
近年においては大形化および高精細化の方向で開発が進
められている。2. Description of the Related Art A liquid crystal display device has a merit that it has low power consumption and can be made thin and lightweight.
T) is being developed and commercialized as a display device. In particular, active matrix liquid crystal display devices have been commercialized as display devices that achieve high image quality,
In recent years, development has been progressing toward larger size and higher definition.
【０００３】通常、アクティブマトリクス型の液晶表示
装置は、図11（ａ）で示すように、ガラス等の透明な絶
縁基板11上の一主面上に複数の表示信号線12および走査
信号線13を互いに絶縁状態を保って交差するように形成
し、かつ、これらの各交差部分に図示しないが薄膜トラ
ンジスタ（ＴＦＴ）によるスイッチング素子をそれぞれ
形成し、これらを上記表示信号線および走査信号線に接
続した構成である。Usually, as shown in FIG. 11A, an active matrix type liquid crystal display device has a plurality of display signal lines 12 and scanning signal lines 13 on one main surface of a transparent insulating substrate 11 such as glass. Are formed so as to cross each other while maintaining an insulating state, and switching elements by thin film transistors (TFTs), not shown, are formed at the respective crossing portions, and these are connected to the display signal line and the scanning signal line. It is a composition.
【０００４】このような、アクティブマトリクス型液晶
表示装置では、前記各走査信号線13毎に、基板11の給電
側となる片側からパルス信号（走査信号）を順次加え、
この走査信号線13上にあるＴＦＴをオン状態にし、表示
信号線12から画素データを書き込むことにより表示動作
を行わせている。In such an active matrix type liquid crystal display device, a pulse signal (scanning signal) is sequentially added to each of the scanning signal lines 13 from one side which is a power feeding side of the substrate 11,
The TFT on the scanning signal line 13 is turned on, and the pixel data is written from the display signal line 12 to perform the display operation.
【０００５】ここで、上記走査信号線13に加わるパルス
信号は、走査信号線13の抵抗や容量により、その波形は
同図（ｂ）で示すように、給電側から離れるに連れて変
形し、同一走査信号線上において一様でなくなる。これ
を遅延効果と呼ぶ。このため、給電側とその反対側とで
は、オンからオフ状態に移行するパルス波形が異ってし
まい、たとえ同一走査信号線13上の各画素に、表示信号
線12から同一信号電圧を書き込んでも、薄膜トランジス
タがオフになった状態の電圧、すなわち実際に書き込ま
れた電圧に差が生じてしまう。これは、薄膜トランジス
タがオフになる過程で発生する画素電荷の再配分の割合
が異なるためである。Here, the waveform of the pulse signal applied to the scanning signal line 13 is deformed as it moves away from the power supply side, as shown in FIG. 2B, due to the resistance and capacitance of the scanning signal line 13. It is not uniform on the same scanning signal line. This is called the delay effect. Therefore, the pulse waveforms that shift from the ON state to the OFF state are different between the power supply side and the opposite side, and even if the same signal voltage is written from the display signal line 12 to each pixel on the same scanning signal line 13. However, there is a difference in the voltage when the thin film transistor is off, that is, the voltage actually written. This is because the proportion of redistributed pixel charges generated when the thin film transistor is turned off is different.
【０００６】このように、書き込み終了状態、すなわち
ＴＦＴがオフになった状態における画素の電位が、給電
側から離れるに連れて徐々に変化するため、各画素が同
じ保持特性であっても液晶に印加される電圧が異なり、
画面上のコントラストが不均一になるという問題が生じ
る。As described above, the potential of the pixel in the write-completed state, that is, the state in which the TFT is turned off gradually changes as the distance from the power supply side increases. Applied voltage is different,
There is a problem that the contrast on the screen becomes uneven.
【０００７】このような問題に対して、従来は走査信号
線の幅を大きくする、走査信号線に抵抗率の小さい金属
を使う、等によって走査信号線の抵抗を下げ、前記遅延
効果を抑制している。しかし、このようなことは画素の
開口率を低下させることになる等、新たな問題を含んで
いる。In order to solve such a problem, conventionally, the width of the scanning signal line is increased, a metal having a low resistivity is used for the scanning signal line, the resistance of the scanning signal line is lowered, and the delay effect is suppressed. ing. However, this has a new problem such as a reduction in the aperture ratio of the pixel.
【０００８】[0008]
【発明が解決しようとする課題】このように、従来のア
クティブマトリクス型液晶表示装置では、走査信号線13
に加わるパルス信号が、給電側から離れるにつれて変形
し、同一走査線上において一様でなくなるために、画面
上のコントラストが不均一になるという問題が生じる。
そして、これを解決すべく、走査信号線13の幅を大きく
したりして走査信号線13の抵抗値を下げようとすると、
開口率が低下するという新たな問題が生じている。As described above, in the conventional active matrix type liquid crystal display device, the scanning signal line 13 is used.
The pulse signal applied to the signal is deformed with increasing distance from the power supply side and becomes non-uniform on the same scanning line, which causes a problem that the contrast on the screen becomes non-uniform.
Then, in order to solve this, if the width of the scanning signal line 13 is increased or the resistance value of the scanning signal line 13 is lowered,
There is a new problem that the aperture ratio is lowered.
【０００９】本発明の目的は、画面の大型化および高精
細化に際し、開口率を低下させることなく、走査信号線
で発生する遅延効果を抑制することにより、高い均一な
コントラストを持つアクティブマトリクス型液晶表示装
置を提供することにある。An object of the present invention is to suppress the delay effect which occurs in the scanning signal line without decreasing the aperture ratio when the screen is made large and the resolution is high, so that the active matrix type having a high uniform contrast is obtained. An object is to provide a liquid crystal display device.
【００１０】[0010]
【課題を解決するための手段】本発明によるアクティブ
マトリクス型液晶表示装置は、絶縁基板上の一主面上に
複数の表示信号線および走査信号線を互いに絶縁状態を
保って交差するように形成し、かつ、これらの各交差部
分に前記表示信号線および走査信号線に接続されるスイ
ッチング素子を形成した第１の基板と、他の絶縁基板の
一主面に対向電極を形成した第２の基板と、これら第１
および第２の基板の互いに対向する一主面間に保持され
た液晶とを備えており、前記走査信号線にインダクタン
ス成分を持たせて遅延効果を抑制したものである。In an active matrix type liquid crystal display device according to the present invention, a plurality of display signal lines and scanning signal lines are formed on one main surface of an insulating substrate so as to intersect each other while maintaining an insulating state. And a second substrate having a switching element connected to the display signal line and the scanning signal line at each intersection thereof and a counter electrode formed on one main surface of another insulating substrate. Substrate and these first
And a liquid crystal held between the two main surfaces of the second substrate which face each other, and the delay effect is suppressed by providing the scanning signal line with an inductance component.
【００１１】[0011]
【作用】本発明では、抵抗値を下げるかわりに走査信号
線にインダクタンス成分を持たせることにより、遅延効
果を抑制している。この結果、表示装置の大形化および
高精細化に伴って生じる問題を解決し、画面のコントラ
ストを均一に保って表示品位を向上させる。In the present invention, the delay effect is suppressed by giving the scanning signal line an inductance component instead of lowering the resistance value. As a result, the problems that accompany the increase in size and definition of the display device are solved, and the contrast of the screen is kept uniform to improve the display quality.
【００１２】[0012]
【実施例】以下、本発明の一実施例のアクティブマトリ
クス型液晶表示装置を図面を参照して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An active matrix type liquid crystal display device according to an embodiment of the present invention will be described below with reference to the drawings.
【００１３】アクティブマトリクス型液晶表示装置は、
周知のように、複数の表示信号線および走査信号線が互
いに絶縁状態を保って交差するように形成され、かつこ
れらの各交差部分に表示信号線および走査信号線に接続
されるスイッチング素子としての薄形トランジスタが形
成された第１の基板を有し、対向電極を形成した第２の
基板との間に液晶を保持してなるものであり、図１は上
記第１の基板の１画素部分を示す平面図である。また、
図２は図１のＡ−Ａ断面図、図３は図１のＢ−Ｂ断面図
であり、以下これらを参照しながら、この１画素部分の
構造およびその製造プロセスを説明する。The active matrix type liquid crystal display device is
As is well known, a plurality of display signal lines and scanning signal lines are formed so as to intersect with each other while maintaining an insulating state, and as a switching element connected to the display signal lines and scanning signal lines at each of these intersections. A thin film transistor is formed on a first substrate, and a liquid crystal is held between the thin film transistor and a second substrate on which a counter electrode is formed. FIG. 1 shows one pixel portion of the first substrate. FIG. Also,
2 is a sectional view taken along the line AA of FIG. 1, and FIG. 3 is a sectional view taken along the line BB of FIG.
【００１４】図１において、21はガラス等による透明な
絶縁基板で、この絶縁基板21の上面には横方向に沿って
方形波状の走査信号線22が形成され、かつ、この走査信
号線22と表示信号線24との交差部の近くにスイッチング
素子である薄膜トランジスタのゲート電極23が形成され
ている。そして、これら走査信号線22およびゲート電極
23は、絶縁基板21上にタンタル膜をスパッタ法により３
５００オングストローム成膜した後、図示のような方形
波状およびこれと一体の長方形状にフォトエッチングし
て形成する。In FIG. 1, reference numeral 21 is a transparent insulating substrate made of glass or the like. On the upper surface of this insulating substrate 21, a scanning signal line 22 having a square wave shape is formed along the horizontal direction, and the scanning signal line 22 and A gate electrode 23 of a thin film transistor, which is a switching element, is formed near the intersection with the display signal line 24. Then, these scanning signal lines 22 and gate electrodes
23 is a tantalum film formed on the insulating substrate 21 by sputtering.
After forming a 500 angstrom film, it is formed by photo-etching into a square wave shape as shown and a rectangular shape integrated with the square wave shape.
【００１５】次に、図２および図３で示すように、酸化
珪素（ＳｉＯｘ）からなる絶縁膜26をプラズマＣＶＤ法
により絶縁基板21の全体に３５００オングストローム成
膜する。続いて、図２で示すように、ゲート電極23の位
置に対応する絶縁膜26上に、薄膜トランジスタのチャン
ネル領域となるアモルファスシリコン膜27、エッチング
保護膜28およびｎ+型アモルファスシリコン膜29を順次
積層形成する。すなわち、アモルファスシリコン膜27を
プラズマＣＶＤ法により５００オングストローム被膜
し、このアモルファスシリコン膜27上にＳｉＮｘからな
るエッチング保護膜28を１０００オングストローム被膜
した後、フォトエッチング法でエッチング保護膜28のみ
を所定の形状に加工する。さらに、ｎ+ 型アモルファス
シリコン膜29を５００オングストローム被膜した後、フ
ォトエッチング法でアモルファスシリコン膜27と共にｎ
+ 型アモルファスシリコン膜29を図示形状に形成する。Next, as shown in FIGS. 2 and 3, an insulating film 26 made of silicon oxide (SiOx) is formed on the entire insulating substrate 21 by plasma CVD to form 3500 angstroms. Then, as shown in FIG. 2, an amorphous silicon film 27, which serves as a channel region of the thin film transistor, an etching protection film 28, and an n + -type amorphous silicon film 29 are sequentially laminated on the insulating film 26 corresponding to the position of the gate electrode 23. Form. That is, the amorphous silicon film 27 is coated with 500 angstrom by the plasma CVD method, the etching protection film 28 made of SiNx is coated with 1000 angstrom on the amorphous silicon film 27, and only the etching protection film 28 is formed into a predetermined shape by the photo etching method. To process. Further, after coating the n + -type amorphous silicon film 29 by 500 angstrom, the amorphous silicon film 27 and the
A + type amorphous silicon film 29 is formed in the shape shown.
【００１６】次に、図１および図２で示すように、絶縁
膜26上に透明画素電極31を前述と同様のフォトエッチン
グ法により形成した後、アルミニウムをスパッタ法で５
０００オングストローム被膜し、フォトエッチング法で
表示信号線24と、薄膜トランジスタのソース電極32およ
びドレイン電極33を形成する。もちろん、表示信号線24
は走査信号線22と直交するように形成される。また、ド
レイン電極33は表示信号線24と接続するように、さらに
ソース電極32は透明画素電極31と接続するように、それ
ぞれｎ+ 型アモルファスシリコン膜29上に形成される。Next, as shown in FIGS. 1 and 2, a transparent pixel electrode 31 is formed on the insulating film 26 by the same photo-etching method as described above, and then aluminum is sputtered to form a film.
Then, the display signal line 24 and the source electrode 32 and the drain electrode 33 of the thin film transistor are formed by a photo-etching method. Of course, the display signal line 24
Are formed so as to be orthogonal to the scanning signal line 22. The drain electrode 33 is formed on the n + -type amorphous silicon film 29 so as to be connected to the display signal line 24 and the source electrode 32 is connected to the transparent pixel electrode 31.
【００１７】以上のプロセスにより、基板21上の走査信
号線22上に、インダクタンスを含むトランジスタ回路を
構成することができる。Through the above process, a transistor circuit including an inductance can be formed on the scanning signal line 22 on the substrate 21.
【００１８】次に、図２および図３で示すように、Ｓｉ
Ｎｘのパッシベーション膜34を２０００オングストロー
ム被膜した後、所定の形状にフォトエッチングする。こ
のようにして、第１の基板を構成した後、この第１の基
板を、従来と同様な方法によって作られた対向電極を有
する図示しない第２の基板と組み合わせ、第１の基板と
第２の基板との間に形成される間隙に液晶を注入してア
クティブマトリクス型液晶表示装置を構成する。Next, as shown in FIG. 2 and FIG.
After coating the Nx passivation film 34 to 2000 angstrom, it is photoetched into a predetermined shape. After the first substrate is formed in this manner, the first substrate is combined with the second substrate (not shown) having a counter electrode manufactured by a method similar to the conventional method, and the first substrate and the second substrate are combined. A liquid crystal is injected into a gap formed between the active matrix type liquid crystal display device and the substrate.
【００１９】ここで、遅延効果について説明する。この
遅延効果の要因は、走査信号線の抵抗値、容量値および
インダクタンスによって発生する進行波減衰率の周波数
依存性にある。そして、走査信号線の単位長さ当たりの
抵抗値をＲ、単位長さ当たりの容量値をＣ、単位長さ当
たりのインダクタンスをＬ、単位長さ当たりの漏洩コン
ダクタンスをＧとすると、走査信号線上の位置ｘ、時間
ｔにおける電圧ｖ（ｘ，ｔ）は式１で表される。Here, the delay effect will be described. The cause of this delay effect is the frequency dependence of the traveling wave attenuation rate generated by the resistance value, the capacitance value, and the inductance of the scanning signal line. If the resistance value per unit length of the scanning signal line is R, the capacitance value per unit length is C, the inductance per unit length is L, and the leakage conductance per unit length is G, then on the scanning signal line The voltage v (x, t) at the position x and the time t is expressed by Equation 1.
【００２０】[0020]
【式１】[Formula 1]
【００２１】 [0021]
【００２２】上記式１において、ｊ2 ＝−１、ωは角周
波数を示す。また、ｖ0 （ω）はｘ＝０、ｔ＝０の初期
条件によって決定される値である。In the above formula 1, j 2 = -1, and ω indicates the angular frequency. Further, v 0 (ω) is a value determined by the initial conditions of x = 0 and t = 0.
【００２３】任意の角周波数ωに対する進行波の振幅の
減衰率は、式１におけるγの実数成分によって表され
る。進行するパルス波形が変形しないためには、この実
数成分が周波数依存性を持たなければよい。The attenuation rate of the amplitude of the traveling wave with respect to an arbitrary angular frequency ω is represented by the real number component of γ in the equation (1). In order for the traveling pulse waveform not to be deformed, this real number component need not have frequency dependence.
【００２４】上記式１のγの式において、In the equation of γ in the above equation 1,
【００２５】[0025]
【式２】[Formula 2]
【００２６】 [0026]
【００２７】の条件が満足された場合、γは、When the condition of is satisfied, γ is
【００２８】[0028]
【式３】[Formula 3]
【００２９】 [0029]
【００３０】となり、実数成分が角周波数ωに依存しな
い状態となる。すなわち、この場合、進行するパルス波
形は変形しないことになる。Then, the real number component does not depend on the angular frequency ω. That is, in this case, the proceeding pulse waveform is not deformed.
【００３１】本実施例のアクティブマトリクス型液晶表
示装置では、走査信号線22を方形波状に形成したので、
この走査信号線22にインダクタンス成分を持たせること
ができ、前述した式２の条件を満足することができた。In the active matrix type liquid crystal display device of this embodiment, since the scanning signal line 22 is formed in a square wave shape,
The scanning signal line 22 can be provided with an inductance component, and the condition of the above-mentioned expression 2 can be satisfied.
【００３２】このため、パターンを表示させたところ、
従来の構造のものに比べて遅延効果が改善され、走査信
号線22の給電側とその反対側とでのコントラストの違い
が改善され、均一なコントラストを得ることができた。Therefore, when the pattern is displayed,
As compared with the conventional structure, the delay effect was improved, the difference in contrast between the power supply side of the scanning signal line 22 and the opposite side was improved, and uniform contrast could be obtained.
【００３３】また、従来のように走査信号線の幅を大き
くする必要がないので高い開口率を維持することがで
き、さらにコントラストの均一化が達成できたため、多
色表示においても色の変化のない、品位の高い表示装置
を得ることができる。Further, since it is not necessary to increase the width of the scanning signal line as in the conventional case, a high aperture ratio can be maintained, and further the uniformity of the contrast can be achieved. It is possible to obtain a high-quality display device that does not have a display device.
【００３４】なお、走査信号線22を形成するに当り、図
４で示すように、方形波状走査信号線22の各谷毎に、高
透磁率の磁性体36を設けて容量Ｌの大きいインダクタン
スを形成してもよい。In forming the scanning signal line 22, as shown in FIG. 4, a magnetic material 36 having a high magnetic permeability is provided in each valley of the square wave scanning signal line 22 to provide a large inductance of the capacitance L. It may be formed.
【００３５】また、図５で示すように、走査信号線22の
方形波状のインダクタンス22a が、１画素に相当する長
さの中に、少なくとも１箇所以上存在するように形成す
る。すなわち、走査信号線22上の各画素のゲート電極間
には必ず方形波状のインダクタンス22a が存在するよう
に構成する。Further, as shown in FIG. 5, the rectangular-wave-shaped inductance 22a of the scanning signal line 22 is formed so as to exist at least at one or more places within the length corresponding to one pixel. That is, the square-wave inductance 22a is always present between the gate electrodes of the pixels on the scanning signal line 22.
【００３６】上記実施例では、走査信号線22を方形波状
に形成することによってインダクタンス成分を持たせて
いたが、次に走査信号線22を螺旋状に形成することによ
ってインダクタンス成分を持たせる実施例を、図６ない
し図１０を参照して説明する。In the above embodiment, the scanning signal line 22 is formed in a square wave shape to have an inductance component. Next, the scanning signal line 22 is formed in a spiral shape to have an inductance component. Will be described with reference to FIGS. 6 to 10.
【００３７】図６は、複数の表示信号線24および走査信
号線22が互いに絶縁状態を保って交差するように形成さ
れ、かつこれらの各交差部分に表示信号線24および走査
信号線22に接続されるスイッチング素子としての薄膜ト
ランジスタが形成された第１の基板の１画素部分を示す
平面図であり、図７は図６で示した走査信号線部分の断
面図である。また、図８、図９および図１０は１画素部
分の製造プロセスを説明するもので、各図（ａ）はそれ
ぞれ平面図、図８（ｂ）は図８（ａ）のＤ−Ｄ断面図、
図９（ｂ）および（ｃ）は図９（ａ）のＥ−Ｅ断面図お
よびＦ−Ｆ断面図、図１０（ｂ）および（ｃ）は図１０
（ａ）のＧ−Ｇ断面図およびＨ−Ｈ断面図である。In FIG. 6, a plurality of display signal lines 24 and scanning signal lines 22 are formed so as to intersect each other while maintaining an insulating state, and the intersections of these display signal lines 24 and scanning signal lines 22 are connected to each other. 7 is a plan view showing one pixel portion of the first substrate on which a thin film transistor as a switching element is formed, and FIG. 7 is a cross-sectional view of the scanning signal line portion shown in FIG. 6. Further, FIGS. 8, 9 and 10 are for explaining the manufacturing process of one pixel portion. Each figure (a) is a plan view and FIG. 8 (b) is a sectional view taken along the line D-D of FIG. 8 (a). ,
9B and 9C are EE and FF sectional views of FIG. 9A, and FIGS. 10B and 10C are FIG.
It is the GG sectional view and HH sectional view of (a).
【００３８】そして、走査信号線22、薄膜トランジスタ
のゲート電極23および表示信号線24を形成するに当って
は、先ず、絶縁基板21上にタンタル膜をスパッタ法によ
り２０００オングストローム成膜した後、図８のような
形状にフォトエッチングし、表示信号線24、薄膜トラン
ジスタのゲート電極23および走査信号線22の下半部のイ
ンダクタンス22a を形成する。In forming the scanning signal line 22, the gate electrode 23 of the thin film transistor, and the display signal line 24, first, a tantalum film is formed on the insulating substrate 21 by the sputtering method to a thickness of 2000 angstroms, and then, as shown in FIG. Then, the display signal line 24, the gate electrode 23 of the thin film transistor, and the inductance 22a of the lower half portion of the scanning signal line 22 are formed by photoetching into a shape as described above.
【００３９】次に、図９で示すように、ＳｉＯｘからな
る絶縁膜26a をプラズマＣＶＤ法により絶縁基板21全体
に５００オングストローム成膜した後、スパッタ法によ
り、透磁率μの大きい材料、例えばコバルト（Ｃｏ），
鉄（Ｆｅ），ニオブ（Ｎｂ）等からなる薄膜アモルファ
ス磁性体38を成膜し、これを図９（ａ）で示すように、
走査信号線22のインダクタンス22a の各中心部を通るよ
うな形状にフォトエッチングする。その後、ＳｉＯｘか
らなる絶縁膜26b をプラズマＣＶＤ法により、絶縁基板
21全体に２０００オングストローム成膜した後、図９
（ａ）においてハッチングで示すコンタクトホール39，
40を、それぞれ所定の位置にフォトエッチング法で形成
する。Next, as shown in FIG. 9, an insulating film 26a made of SiOx is formed on the entire insulating substrate 21 by a plasma CVD method to a thickness of 500 angstrom, and then a material having a large magnetic permeability μ, for example, cobalt ( Co),
A thin film amorphous magnetic material 38 made of iron (Fe), niobium (Nb) or the like is formed, and as shown in FIG.
Photo-etching is performed so as to pass through the central portions of the inductance 22a of the scanning signal line 22. After that, the insulating film 26b made of SiOx is formed on the insulating substrate by the plasma CVD method.
After depositing 2000 angstroms on the entire surface of 21, FIG.
Contact holes 39 shown by hatching in (a),
40 is formed at a predetermined position by photo etching.
【００４０】次に、図１０（ｂ）で示すように、ゲート
電極23の位置に対応する絶縁膜26上に、薄膜トランジス
タのチャンネル領域となるアモルファスシリコン膜27、
エッチング保護膜28およびｎ+ 型アモルファスシリコン
膜29を順次積層形成する。すなわち、アモルファスシリ
コン膜27をプラズマＣＶＤ法により５００オングストロ
ーム被膜し、その上にＳｉＮｘからなるエッチング保護
膜28を１０００オングストローム被膜した後、フォトエ
ッチング法でエッチング保護膜28のみを所定の形状に加
工する。さらに、ｎ+ 型アモルファスシリコン膜29を５
００オングストローム被膜した後、フォトエッチング法
でアモルファスシリコン膜27と共にｎ+ 型アモルファス
シリコン膜29を図示形状に形成する。Next, as shown in FIG. 10B, on the insulating film 26 corresponding to the position of the gate electrode 23, an amorphous silicon film 27 to be a channel region of the thin film transistor,
An etching protection film 28 and an n + type amorphous silicon film 29 are sequentially laminated. That is, the amorphous silicon film 27 is coated with 500 angstrom by the plasma CVD method, the etching protection film 28 made of SiNx is coated with 1000 angstrom on the amorphous silicon film 27, and only the etching protection film 28 is processed into a predetermined shape by the photoetching method. Further, the n + -type amorphous silicon film 29 is added to 5
After coating the film with a thickness of 00 angstrom, an n + -type amorphous silicon film 29 is formed in the illustrated shape together with the amorphous silicon film 27 by a photo etching method.
【００４１】この後、透明画素電極31を絶縁膜26上に前
述と同様のフォトエッチング法により形成した後、アル
ミニウムをスパッタ法で５０００オングストローム被膜
し、フォトエッチング法で薄膜トランジスタのソース電
極32およびドレイン電極33を形成する。ここで、ドレイ
ン電極33はコンタクトホール40を介して表示信号線24と
接続し、また、ソース電極32は透明画素電極31と接続す
るように、それぞれ前記ｎ+ 型アモルファスシリコン膜
29上に形成される。After that, a transparent pixel electrode 31 is formed on the insulating film 26 by the same photoetching method as described above, then 5000 angstrom is coated with aluminum by the sputtering method, and the source electrode 32 and the drain electrode of the thin film transistor are formed by the photoetching method. Form 33. Here, the drain electrode 33 is connected to the display signal lines 24 via the contact hole 40, and as the source electrode 32 is connected to the transparent pixel electrode 31, each of the n + -type amorphous silicon film
Formed on 29.
【００４２】また、走査信号線22の上半部のインダクタ
ンス22b も図10（ａ）に示す形状で同時に形成し、コン
タクトホール39を介して下半部のインダクタンス22a と
接続させ、中心部に磁性体38を有する螺旋状の走査信号
線22を形成する。Further, the inductance 22b in the upper half portion of the scanning signal line 22 is simultaneously formed in the shape shown in FIG. 10 (a), and is connected to the inductance 22a in the lower half portion through the contact hole 39, so that the magnetic field is formed in the central portion. A spiral scan signal line 22 having a body 38 is formed.
【００４３】以上のプロセスにより、基板21上の走査信
号線22上に、インダクタンスを含むトランジスタ回路を
構成することができた。Through the above process, a transistor circuit including an inductance could be formed on the scanning signal line 22 on the substrate 21.
【００４４】次に、図７で示すように、ＳｉＮｘのパッ
シベーション膜34を２０００オングストローム被膜した
後、所定の形状にフォトエッチングする。このようにし
て、第１の基板を構成した後、この第１の基板を、従来
と同様な方法によって作られた対向電極を有する図示し
ない第２の基板と組み合わせ、これらの間に形成される
間隙に液晶を注入してアクティブマトリクス型液晶表示
装置を構成する。Next, as shown in FIG. 7, a passivation film 34 of SiNx is coated to 2000 angstroms and then photoetched into a predetermined shape. After the first substrate is formed in this manner, the first substrate is combined with a second substrate (not shown) having a counter electrode manufactured by a method similar to the conventional method, and formed between them. Liquid crystal is injected into the gap to form an active matrix liquid crystal display device.
【００４５】このようなアクティブマトリクス型液晶表
示装置では、走査信号線22を、中心部に磁性体38を有す
る螺旋状に形成したので、この走査信号線22に充分大き
なインダクタンス成分を持たせることができ、前述した
式２の条件を満足することができた。このため、パター
ンを表示させたところ、従来の構造のものに比べて遅延
効果が改善され、走査信号線22の給電側とその反対側と
でのコントラストの違いが改善され、均一なコントラス
トを得ることができた。In such an active matrix type liquid crystal display device, since the scanning signal line 22 is formed in a spiral shape having the magnetic material 38 in the central portion, it is possible to give the scanning signal line 22 a sufficiently large inductance component. It was possible to satisfy the condition of Expression 2 described above. Therefore, when the pattern is displayed, the delay effect is improved as compared with the conventional structure, the difference in the contrast between the power supply side of the scanning signal line 22 and the opposite side thereof is improved, and uniform contrast is obtained. I was able to do it.
【００４６】また、従来のように走査信号線の幅を大き
くする必要がないので高い開口率を維持することがで
き、さらにコントラストの均一化が達成できたため、多
色表示においても色の変化のない、品位の高い表示装置
を得ることができる。Further, since it is not necessary to increase the width of the scanning signal line as in the conventional case, a high aperture ratio can be maintained, and the uniformization of the contrast can be achieved. It is possible to obtain a high-quality display device that does not have a display device.
【００４７】なお、走査信号線22として中心部に磁性体
38を有する螺旋状のものを例示したが、走査信号線22を
螺旋状に形成することによってインダクタンス成分を持
たせることができ、前記遅延効果を抑制できるので、中
心部の磁性体を設けない構造でもよい。As the scanning signal line 22, a magnetic material is provided in the center.
The spiral shape having 38 is illustrated, but the inductance component can be provided by forming the scanning signal line 22 in a spiral shape, and the delay effect can be suppressed. But it's okay.
【００４８】[0048]
【発明の効果】以上のように本発明によれば、走査信号
線にインダクタンス成分を持たせたことにより、開口率
の低下を生じることなく、走査信号線に加えられるパル
ス信号の遅延効果を抑止することができ、画面の大形化
および高精細化に対応することができる。また、高いコ
ントラストで輝度の均一化を計れるので、多色表示にお
いても高画質な表示を行うことができる。As described above, according to the present invention, since the scanning signal line is provided with the inductance component, the delay effect of the pulse signal applied to the scanning signal line is suppressed without reducing the aperture ratio. Therefore, it is possible to cope with an increase in screen size and high definition. Further, since the brightness can be made uniform with a high contrast, high-quality display can be performed even in multicolor display.
【図１】本発明によるアクティブマトリクス型液晶表示
装置の一実施例における第１の基板の１画素分を示す平
面図である。FIG. 1 is a plan view showing one pixel of a first substrate in an embodiment of an active matrix type liquid crystal display device according to the present invention.
【図２】図１のＡ−Ａ断面図である。FIG. 2 is a sectional view taken along line AA of FIG.
【図３】図１のＢ−Ｂ断面図である。FIG. 3 is a sectional view taken along line BB of FIG.
【図４】図１における走査信号線の別の構成例を示す図
である。 （ａ）は平面図である。 （ｂ）は（ａ）のＣ−Ｃ断面図である。FIG. 4 is a diagram showing another configuration example of the scanning signal line in FIG. (A) is a top view. (B) is CC sectional drawing of (a).
【図５】走査信号線の方形波状部分の形成状態を、１画
素部分との関係で説明する回路図である。FIG. 5 is a circuit diagram illustrating a formation state of a rectangular wave portion of a scanning signal line in relation to one pixel portion.
【図６】走査信号線を螺旋状に形成した実施例を、１画
素部分について示す平面図である。FIG. 6 is a plan view showing an example in which a scanning signal line is formed in a spiral shape for one pixel portion.
【図７】図６における走査信号線部分の断面図である。7 is a sectional view of a scanning signal line portion in FIG.
【図８】図６で示した上記１画素部分の製造プロセスに
おける走査信号線の下半部、ゲート電極および表示信号
電極の形成段階を説明する図である。 （ａ）は平面図である。 （ｂ）は（ａ）のＤ−Ｄ断面図である。8A and 8B are diagrams illustrating a forming stage of a lower half portion of a scanning signal line, a gate electrode and a display signal electrode in the manufacturing process of the one pixel portion shown in FIG. (A) is a top view. (B) is a DD sectional view of (a).
【図９】上記１画素部分の製造プロセスにおける絶縁
膜、磁性体およびコンタクトホールの形成段階を説明す
る図である。 （ａ）は平面図である。 （ｂ）は（ａ）のＥ−Ｅ断面図である。 （ｃ）は（ａ）のＦ−Ｆ断面図である。FIG. 9 is a diagram illustrating a step of forming an insulating film, a magnetic body, and a contact hole in the manufacturing process of the one pixel portion. (A) is a top view. (B) is an EE sectional view of (a). (C) is a FF sectional view of (a).
【図１０】上記１画素部分の製造プロセスにおける走査
信号線および薄膜トランジスタの部分の形成段階を説明
する図である。 （ａ）は平面図である。 （ｂ）は（ａ）のＧ−Ｇ断面図である。 （ｃ）は（ａ）のＨ−Ｈ断面図である。FIG. 10 is a diagram illustrating a step of forming a scanning signal line and a thin film transistor portion in the manufacturing process of the one pixel portion. (A) is a top view. (B) is a GG sectional view of (a). (C) is a HH sectional view of (a).
【図１１】従来のアクティブマトリクス型液晶表示装置
を説明する図である。 （ａ）は表示信号線と走査信号線との関係を示す平面図
である。 （ｂ）は走査信号線上でのパルスの変形を説明する波形
図である。FIG. 11 is a diagram illustrating a conventional active matrix type liquid crystal display device. FIG. 7A is a plan view showing the relationship between display signal lines and scanning signal lines. (B) is a waveform diagram for explaining the deformation of the pulse on the scanning signal line.
21 絶縁基板 22 走査信号線 23 ゲート電極 24 表示信号線 21 Insulating substrate 22 Scanning signal line 23 Gate electrode 24 Display signal line
Claims (1)
線および走査信号線を互いに絶縁状態を保って交差する
ように形成し、かつ、これらの各交差部分に前記表示信
号線および走査信号線に接続されるスイッチング素子を
形成した第１の基板と、他の絶縁基板の一主面に対向電
極を形成した第２の基板と、これら第１および第２の基
板の互いに対向する一主面間に保持された液晶とを備え
たアクティブマトリクス型液晶表示装置において、前記
走査信号線にインダクタンス成分を持たせたことを特徴
とするアクティブマトリクス型液晶表示装置。1. A plurality of display signal lines and a plurality of scanning signal lines are formed on one main surface of an insulating substrate so as to intersect with each other while maintaining an insulating state, and the display signal lines and the scanning signal lines are formed at the respective intersections. A first substrate on which a switching element connected to a scanning signal line is formed, a second substrate on which a counter electrode is formed on one main surface of another insulating substrate, and these first and second substrates face each other. An active matrix type liquid crystal display device comprising a liquid crystal held between one principal surface, wherein the scanning signal line has an inductance component.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27239291A JPH05107549A (en) | 1991-10-21 | 1991-10-21 | Active matrix type liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27239291A JPH05107549A (en) | 1991-10-21 | 1991-10-21 | Active matrix type liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05107549A true JPH05107549A (en) | 1993-04-30 |
Family
ID=17513253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27239291A Pending JPH05107549A (en) | 1991-10-21 | 1991-10-21 | Active matrix type liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05107549A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100870522B1 (en) * | 2002-09-17 | 2008-11-26 | 엘지디스플레이 주식회사 | Liquid Crystal Display Device and Method of Fabricating The same |
-
1991
- 1991-10-21 JP JP27239291A patent/JPH05107549A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100870522B1 (en) * | 2002-09-17 | 2008-11-26 | 엘지디스플레이 주식회사 | Liquid Crystal Display Device and Method of Fabricating The same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9529237B2 (en) | Display device and driving method thereof | |
| US5463483A (en) | Electro-optical device having an anodic oxide film | |
| US7354807B2 (en) | Method of fabricating liquid crystal display panel | |
| KR100469342B1 (en) | Liquid Crystal Display Device | |
| KR101414043B1 (en) | Thin film transistor substrate | |
| JP3881160B2 (en) | TFT array substrate and liquid crystal display device using the same | |
| JP5758514B2 (en) | Liquid crystal display | |
| JPH0814669B2 (en) | Matrix type display device | |
| KR20080042756A (en) | Tft-lcd array substrate and manufacturing method thereof | |
| JPH07128683A (en) | Thin film transistor integrated device | |
| US20070170504A1 (en) | Thin film transistor substrate and method of fabricating the same and liquid crystal display having the thin film transistor substrate | |
| CN102023401B (en) | TFT-LCD array substrate and method for manufacturing the same | |
| JP3402909B2 (en) | Thin film transistor device and liquid crystal display device | |
| US20070024770A1 (en) | Liquid crystal display device and method of fabricating the same | |
| KR20040079094A (en) | Liquid crystal display | |
| US10234734B2 (en) | In-plane switching liquid crystal display backplane using amorphous metal non-linear resistors as active sub-pixel devices | |
| JP2001296553A (en) | Display device and manufacturing method therefor | |
| JPH03233431A (en) | Liquid crystal display panel | |
| JPS60192369A (en) | Thin film transistor | |
| JP2005010721A (en) | Liquid crystal display device | |
| JPH05107549A (en) | Active matrix type liquid crystal display device | |
| KR20020053460A (en) | Liquid crystal display panel | |
| JPH02157729A (en) | Substrate for thin-film transistor array | |
| JP4346841B2 (en) | Thin film transistor, liquid crystal display device, and method of manufacturing thin film transistor | |
| JPH06186530A (en) | Active matrix liquid crystal panel and its driving method |