JPH05103209A

JPH05103209A - 圧縮符号化データの復号装置

Info

Publication number: JPH05103209A
Application number: JP25775591A
Authority: JP
Inventors: Masaki Nakagawa; 正樹中河
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1991-10-04
Filing date: 1991-10-04
Publication date: 1993-04-23

Abstract

(57)【要約】【目的】この発明は、メモリ容量を削減し小規模でＩＣ
化に好適する圧縮符号化データの復号装置を提供するこ
とを目的としている。【構成】入力された圧縮符号化データからハフマンコー
ドＨＣＤを検出して該ハフマンコードＨＣＤをその最大
コード長よりも短い固定データ長のデータに変換する変
換手段２２，２４，２７，２８と、この変換手段２２，
２４，２７，２８で変換されたデータをアドレスとし
て、メモリに記録された変換テーブルに基づいてハフマ
ンコードＨＣＤの復号化データとそのハフマンコード長
とを出力する復号手段２９と、この復号手段２９から出
力されるハフマンコード長に基づいて変換手段２２，２
４，２７，２８に次のハフマンコードＨＣＤを検出する
タイミングを与える制御手段２６，３２とを備えてい
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、圧縮符号化されたデ
ジタル画像データを復号する圧縮符号化データの復号装
置の改良に関する。

【０００２】

【従来の技術】周知のように、近時の画像機器にあって
は、画像信号をデジタル化して処理しデジタルのまま記
録媒体に記録させるシステムの開発が盛んに行なわれて
おり、これに付随してデジタル画像データを圧縮符号化
する技術の開発も促進されている。そして、現在、既に
実施されている画像データの圧縮符号化手段としては、
ＤＰＣＭ（ディファレンシャル・パルス・コード・モジ
ュレーション）による方法や、ＤＣＴ（ディスクリート
・コサイン・トランスフォーム）による直交変換を用い
た方法等がある。

【０００３】ところで、従来では、直交変換系による方
法はハードウェアが大規模になることからあまり用いら
れず、ＤＰＣＭによる圧縮符号化技術が採用されること
が多かったが、近時では、集積回路技術の進歩によりＤ
ＣＴ等の直交変換系による圧縮符号化方式も、ハードウ
ェア的にもコスト的にも十分に実用に供し得るレベルと
なってきており、現在では、カラー静止画像データの圧
縮符号化方式として、ＤＣＴ圧縮符号化方式が国際標準
として決定されていて、今後は、ＤＣＴ圧縮符号化方式
が主流になる傾向にある。

【０００４】このＤＣＴ圧縮符号化方式のデータ処理内
容は、ＤＣＴの変換係数を量子化しハフマン符号化する
ことによりなされる。そして、復号処理はこの逆で、ハ
フマン符号の復号を行なった後、ＤＣＴの逆変換を行な
うことによりなされる。この復号処理は、従来ではソフ
トウェアによることが多かったが、これをハードウェア
で実現する場合、ハフマンの復号テーブルにＲＯＭ（リ
ード・オンリー・メモリ）等の大容量メモリを使わざる
を得ず、ハードウェアが大規模になり経済的にも不利に
なっている。

【０００５】図５は、ハフマンコードの一例を示すもの
で、図中左側の１０進データをハフマンコード化したも
のを図中右側に示している。図６は、このハフマンコー
ドを復号するためのアルゴリズムを示すフローチャート
であり、図７は、このフローチャートで示されるアルゴ
リズムを具体例をもって説明したものである。すなわ
ち、図７（ａ）に示すように、全ビットが“１”に初期
設定された９ビットのレジスタが用意され、図中矢印で
示すビットストリームでハフマンコードが入力されると
する。

【０００６】まず、開始（ステップＳ１）されると、ス
テップＳ２で、図７（ｂ）に示すように、ハフマンコー
ドの第１ビット“１”がレジスタの最上位桁（ＭＳＢ）
に取り込まれる。その後、ステップＳ３で、レジスタに
取り込まれたデータ“１”を、図８に示すハフマンコー
ド復号アドレスに参照させ、ステップＳ４で、該当する
アドレスがあるか否かが判別される。そして、該当する
アドレスがない（ＮＯ）場合、ステップＳ５で、図７
（ｃ）に示すように、ハフマンコードの次のビット
“０”がレジスタに取り込まれ、ステップＳ３の処理に
戻される。

【０００７】ここで、レジスタに取り込まれたデータ
“１０”は、ハフマンコード復号アドレスに参照させて
も該当するアドレスがないので、再び図７（ｄ）に示す
ように、ハフマンコードの次のビット“０”がレジスタ
に取り込まれる。このとき、レジスタに取り込まれたデ
ータ“１００”は、ハフマンコード復号アドレスの図８
中上から３番目に対応するので、ステップＳ４の判別結
果が該当アドレスあり（ＹＥＳ）となる。すると、ステ
ップＳ６で、ハフマンコード復号アドレス“１００”か
ら復号化データを得ることができる。

【０００８】このとき、図７（ｅ）に示すように、レジ
スタは全ビット“１”に初期化されて、ステップＳ７
で、復号回数がＮ回以下か否かが判別され、Ｎ回以下で
あれば（ＹＥＳ）ステップＳ２の処理に戻され、図７
（ｆ），（ｇ），（ｈ）……に示すようなハフマンコー
ドの取り込み，ハフマンコード復号アドレスとの参照及
び復号データの生成という動作が繰り返される。そし
て、ステップＳ７で復号回数がＮ回である（ＮＯ）と判
別されると終了（ステップＳ８）され、ここに、ハフマ
ンコードの復号化が行なわれる。

【０００９】なお、図８に示したハフマンコード復号ア
ドレスは、図５に基づいて作成されたものであるが、図
５と比較すると空きビットに“１”が挿入されている。
この理由は、レジスタを初期状態に設定するとき全ビッ
トを“１”に設定することに起因している。つまり、レ
ジスタが全ビット“０”に初期設定されるようにしてし
まうと、ハフマンコード復号アドレスの“００”を検出
することができなくなるからである。

【００１０】上記のような復号化のアルゴリズムをハー
ドウェア化すると、図９に示すように構成される。すな
わち、図中１１は入力端子で、例えば図７に示すビット
ストリームでハフマンコードＨＣＤが供給されている。
この入力端子１１に供給されたハフマンコードＨＣＤ
は、９個の１ビットレジスタ１２ａ〜１２ｉの各入力端
にそれぞれ供給される。これら１ビットレジスタ１２ａ
〜１２ｉの各出力は、ハフマンコード復号ＲＯＭ１３に
アドレスデータとして供給される。ハフマンコード復号
ＲＯＭ１３は、入力されたアドレスデータとハフマンコ
ード復号アドレスとを比較し、一致したとき該アドレス
からｎビットの復号化データＤＥＣを読み出すととも
に、ハフマンコード検出パルスＨＤＰを出力する。

【００１１】そして、ハフマンコード復号ＲＯＭ１３か
ら読み出された復号化データＤＥＣは、ｎビットレジス
タ１４を介して出力端子１５から取り出される。また、
上記ハフマンコード検出パルスＨＤＰは、ノア回路１６
の一方の入力端に供給されるとともに、ロードパルス発
生回路１７に供給されている。このノア回路１６の他方
の入力端には、セットパルスＳＥＴが入力端子１８を介
して供給される。また、ノア回路１６の出力は、各１ビ
ットレジスタ１２ａ〜１２ｉのプリセット入力端に供給
される。さらに、ロードパルス発生回路１７には、クロ
ックＣＬＫ及びトリガパルスＴＲＩＧが入力端子１９，
２０を介して供給される。そして、このロードパルス発
生回路１７は、各１ビットレジスタ１２ａ〜１２ｉにそ
れぞれクロックを供給している。

【００１２】以上の構成において、動作を説明すると、
まず、入力端子１８にセットパルスＳＥＴを供給し、各
１ビットレジスタ１２ａ〜１２ｉの出力を全て“１”に
設定する。次に、入力端子２０にトリガパルスＴＲＩＧ
を供給し、ロードパルス発生回路１７から１ビットレジ
スタ１２ａに対してクロックを発生させ、１ビットレジ
スタ１２ａにハフマンコードＨＣＤの第１ビットを取り
込ませる。これは、図７（ｂ）に示した状態である。

【００１３】すると、各１ビットレジスタ１２ａ〜１２
ｉの出力は、アドレスとしてハフマンコード復号ＲＯＭ
１３に供給される。このときのアドレスが図８に示すハ
フマンコード復号アドレスに一致していれば、ハフマン
コード復号ＲＯＭ１３からハフマンコード検出パルスＨ
ＤＰが発生する。しかし、この例ではまだ該当アドレス
ではないので、ハフマンコード検出パルスＨＤＰは発生
せず、ロードパルス発生回路１７からのクロック出力に
より、１ビットレジスタ１２ｂにハフマンコードＨＣＤ
の次の１ビットを取り込ませる。これは、図７（ｃ）に
示した状態である。

【００１４】この場合も、ハフマンコード復号ＲＯＭ１
３に供給されるアドレスが、図８に示すハフマンコード
復号アドレスに一致していないので、ハフマンコード復
号ＲＯＭ１３からハフマンコード検出パルスＨＤＰが発
生せず、ロードパルス発生回路１７からのクロック出力
により、１ビットレジスタ１２ｃ（図示せず）にハフマ
ンコードＨＣＤの次の１ビットを取り込ませる。これ
は、図７（ｄ）に示した状態である。

【００１５】すると、このときのハフマンコード復号Ｒ
ＯＭ１３に供給されるアドレスは、図８に示すハフマン
コード復号アドレスの１つに一致するので、ハフマンコ
ード復号ＲＯＭ１３からハフマンコード検出パルスＨＤ
Ｐが発生されるとともに、該アドレスに対応する復号化
データＤＥＣが読み出され、ハフマンコード検出パルス
ＨＤＰの発生タイミングでレジスタ１４にラッチされ、
出力端子１５から取り出される。また、ハフマンコード
検出パルスＨＤＰは、ノア回路１６を介して各１ビット
レジスタ１２ａ〜１２ｉに供給され、それらの出力を
“１”に設定する。そして、これは、図７（ｅ）に示し
た状態であり、以下、上記の動作が繰り返されてハフマ
ンコードＨＣＤの復号化が行なわれる。

【００１６】ここで、ハフマンコード復号ＲＯＭ１３の
アドレスは、ハフマンコードＨＣＤの最大長そのもので
あり、この例の場合、ハフマンコード復号ＲＯＭ１３の
容量は、５１２×（ｎ＋１）ビット（＝２⁹ ワード×
（ｎ＋１）ビット）になる。例えばｎ＝５とすると、５
１２×（５＋１）＝３０７２ビットとなる。画像データ
を取り扱う場合、このハフマンコードＨＣＤのビット数
や復号化データのビット数は非常に大きくなり、これに
よりハフマンコード復号ＲＯＭ１３としても大容量のも
のが必要とされる。このため、画像圧縮符号化のあるハ
フマンコードＨＣＤを例にとると、２¹⁶ワード×（８＋
１）＝５８９８２４ビット、すなわち約５９０ｋビット
もの大容量のハフマンコード復号ＲＯＭ１３が必要とな
り、ハードウェアが大規模になり経済的にも不利になる
という問題が生じる。

【００１７】

【発明が解決しようとする課題】以上のように、従来の
圧縮符号化データの復号装置では、大容量のメモリを必
要とするため、構成が大規模となりＩＣ（集積回路）化
に不向きで、経済的にも不利になるという問題を有して
いる。

【００１８】そこで、この発明は上記事情を考慮してな
されたもので、メモリ容量を削減し小規模でＩＣ化に好
適する極めて良好な圧縮符号化データの復号装置を提供
することを目的とする。

【００１９】

【課題を解決するための手段】この発明に係る圧縮符号
化データの復号装置は、ハフマン符号化された圧縮符号
化データに対してハフマン符号の復号化処理を行なうも
のを対象としている。そして、入力された圧縮符号化デ
ータからハフマンコードを検出して該ハフマンコードを
その最大コード長よりも短い固定データ長のデータに変
換する変換手段と、この変換手段で変換されたデータを
アドレスとして、メモリに記録された変換テーブルに基
づいてハフマンコードの復号化データとそのハフマンコ
ード長とを出力する復号手段と、この復号手段から出力
されるハフマンコード長に基づいて変換手段に次のハフ
マンコードを検出するタイミングを与える制御手段とを
備えるようにしたものである。

【００２０】

【作用】上記のような構成によれば、圧縮符号化データ
から検出されたハフマンコードを、その最大コード長よ
りも短い固定データ長のデータに変換し、この変換され
たデータをアドレスとして、メモリに記録された変換テ
ーブルに基づいてハフマンコードの復号化データとその
ハフマンコード長とを出力し、ハフマンコード長に基づ
いて次のハフマンコードを検出するタイミングを生成す
るようにしたので、メモリ容量を削減することができ小
規模でＩＣ化に好適するようになる。

【００２１】

【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１は、図５に示したハフマン
コードを例にしたブロック構成図であり、図２に示す信
号の流れとともに説明する。すなわち、入力端子２１に
供給されたハフマンコードＨＣＤは、Ｓ／Ｐ（シリアル
／パラレル）変換回路２２により、入力端子２３に供給
されたクロックＣＬＫに基づいて９ビットのパラレルデ
ータに変換され、９ビットレジスタ２４に供給される。
この９ビットレジスタ２４は、入力端子２５に供給され
たトリガパルスＴＲＩＧが、オア回路２６を介して入力
されることにより、入力されたパラレルデータを保持し
出力する。

【００２２】９ビットレジスタ２４の出力は、０検出回
路２７及びセレクタ２８にそれぞれ供給される。このう
ち、０検出回路２７では、９ビットレジスタ２４に保持
されたハフマンコードＨＣＤのＭＳＢからＬＳＢ（最下
位桁）に向かって最初の“０”の位置を検出し、その
“０”の位置に応じて図３に示す４ビットのコードに再
変換する。つまり、図２では、９ビットレジスタ２４の
出力のなかの四角く囲った部分がコード化されることに
なる。

【００２３】一方、セレクタ２８では、０検出回路２７
からどの位置に“０”があったかという情報をもらっ
て、その“０”の次の位置にある１ビットを選択し出力
する。なお、セレクタ２８は、ハフマンコードＨＣＤの
９ビット目つまりＬＳＢが“０”のときは、ダミーの
“０”データを出力する。そして、０検出回路２７及び
セレクタ２８の各出力は、合わせられて５ビットのコー
ドデータとしてハフマンコード復号ＲＯＭ２９にアドレ
スデータとして供給される。

【００２４】すなわち、最大長９ビットのハフマンコー
ドＨＣＤは、常に５ビットのデータに変換されてハフマ
ンコード復号ＲＯＭ２９に供給されることになる。そし
て、このハフマンコード復号ＲＯＭ２９からは、５ビッ
トのアドレスデータに基づいてｎビットの復号化データ
ＤＥＣが読み出され、出力端子３０を介して出力され
る。このとき、ハフマンコード復号ＲＯＭ２９からは、
４ビットのハフマンコード長を出力する。図２では、Ｒ
ＯＭ出力（ハフマン長）がこれに相当する。このハフマ
ンコード長は、入力端子３１に供給されるクロックＣＬ
Ｋに基づいてダウンカウンタ３２に供給される。

【００２５】このダウンカウンタ３２では、カウント値
が「０」になりリップルキャリーパルスＲＣが発生する
までダウンカウント動作が行なわれる。このリップルキ
ャリーパルスＲＣは、オア回路２６を介して、次のハフ
マンコードＨＣＤをレジスタ２４に保持するのに供され
るとともに、そのハフマンコードＨＣＤに基づいてハフ
マンコード復号ＲＯＭ２９から得られるハフマン長をダ
ウンカウンタにロードするのに供される。図２には、ダ
ウンカウンタ３２がハフマン長を得て出力するリップル
キャリー位相を示すとともに、合わせて、最初のハフマ
ンコードＨＣＤをとらえるためのトリガパルスＴＲＩＧ
の位相も追記している。

【００２６】したがって、上記実施例のような構成によ
れば、ハフマンコード復号ＲＯＭ２９に与えるアドレス
データのビット数を削減してハフマンコードＨＣＤを復
号することができる。この実施例で必要とするハフマン
コード復号ＲＯＭ２９の容量は、従来説明と同じｎ＝５
でかつハフマン長が４ビットであることを用いて計算す
ると、２⁵ ワード×（５＋４）＝２８８ビットとなり、
従来の０．０９倍の容量に削減されることになる。

【００２７】従来とさらに対比させるために、従来説明
で述べた画像圧縮符号化で用いるハフマンコード（１６
ビット）の場合、ハフマンコード復号ＲＯＭ２９の容量
は、２¹⁰ワード×（８＋４）＝１２２８８ビットとなり
約１２ｋビットとなるから、従来説明で述べた５９０ｋ
ビットに対して０．０２倍の容量に削減されることにな
り、この大きさであればＩＣ化も十分に可能である。

【００２８】図４は、上記実施例の変形例を示してい
る。図１と同一部分に同一符号を付して説明すると、す
なわち、９ビットレジスタ２４と０検出回路２７及びセ
レクタ２８との位置を入れ替えるとともに、ハフマンコ
ードＨＣＤが連続せずハフマンコードＨＣＤとハフマン
コードＨＣＤとの間にｍビットの任意のデータが挿入さ
れている場合を考慮して、ダウンカウンタ３３をダウン
カウンタ３２に従属接続、つまり、ダウンカウンタ３２
のリップルキャリーパルスＲＣをダウンカウンタ３３に
供給し、ダウンカウンタ３３のリップルキャリーパルス
ＲＣをオア回路２６に供給するようにしている。この場
合、上記任意のデータのデータ長は、ハフマンコードＨ
ＣＤを復号したときに求められ、ハフマンコード復号Ｒ
ＯＭ２９からダウンカウンタ３３に出力されるものとす
る。

【００２９】この例では、ハフマンコードＨＣＤを復号
したときに得られるダウンカウンタ３２からのリップル
キャリーパルスＲＣは、上記任意データをｍビットレジ
スタ３４でラッチするタイミングとして供され、このｍ
ビットレジスタ３４を介して任意データが出力端子３５
から取り出される。さらに、ダウンカウンタ３３は、ダ
ウンカウンタ３２からのリップルキャリーパルスＲＣに
より、ダウンカウンタ３３に任意データ長がロードされ
た後、ダウンカウントされる。ダウンカウンタ３３から
のリップルキャリーパルスＲＣは、次のハフマンコード
ＨＣＤ位相を示しており、これにより９ビットレジスタ
２４でそのハフマンコードＨＣＤが保持される。なお、
この発明は上記実施例に限定されるものではなく、この
外その要旨を逸脱しない範囲で種々変形して実施するこ
とができる。

【００３０】

【発明の効果】以上詳述したようにこの発明によれば、
メモリ容量を削減し小規模でＩＣ化に好適する極めて良
好な圧縮符号化データの復号装置を提供することができ
る。

【図面の簡単な説明】

【図１】この発明の一実施例を示すブロック構成図。

【図２】同実施例の動作を説明するために示す図。

【図３】同実施例の０検出回路の動作を説明するために
示す図。

【図４】同実施例の変形例を示すブロック構成図。

【図５】ハフマンコードの一例を示す図。

【図６】同ハフマンコードを復号するためのアルゴリズ
ムを示すフローチャート。

【図７】同アルゴリズムを具体的に説明するために示す
図。

【図８】同アルゴリズムのハフマンコード復号アドレス
の一例を示す図。

【図９】従来の圧縮符号化データの復号装置を示すブロ
ック構成図。

【符号の説明】

１１…入力端子、１２ａ〜１２ｉ…１ビットレジスタ、
１３…ハフマンコード復号ＲＯＭ、１４…ｎビットレジ
スタ、１５…出力端子、１６…ノア回路、１７…ロード
パルス発生回路、１８〜２１…入力端子、２２…Ｓ／Ｐ
変換回路、２３…入力端子、２４…９ビットレジスタ、
２５…入力端子、２６…オア回路、２７…０検出回路、
２８…セレクタ、２９…ハフマンコード復号ＲＯＭ、３
０…出力端子、３１…入力端子、３２，３３…ダウンカ
ウンタ、３４…ｍビットレジスタ、３５…出力端子。

Claims

【特許請求の範囲】

【請求項１】ハフマン符号化された圧縮符号化データ
に対しハフマン符号の復号化処理を行なう圧縮符号化デ
ータの復号装置において、入力された前記圧縮符号化デ
ータからハフマンコードを検出し、該ハフマンコードを
その最大コード長よりも短い固定データ長のデータに変
換する変換手段と、この変換手段で変換されたデータを
アドレスとして、メモリに記録された変換テーブルに基
づいて前記ハフマンコードの復号化データとそのハフマ
ンコード長とを出力する復号手段と、この復号手段から
出力されるハフマンコード長に基づいて前記変換手段に
次のハフマンコードを検出するタイミングを与える制御
手段とを具備してなることを特徴とする圧縮符号化デー
タの復号装置。