JPH0498440A - バス診断装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［Ｉｌ！Ｅ要］ 制御装置と被制御装置間をバスで接続したシステムのバ
スの正常性を診断するようにしたバス診断装置に関し、 バスの診断に要するハードウェアの削減を図って効率的
なバスの診断を行うようにすることを目的とし、 制御装置と被制御装置間をバスで接続したシステムのバ
スの正常性を診断する場合において、前記バスを上下に
２等分したバスとし、これらバスの間に２等分したバス
のビット数に等しい数の３ステートゲートを設け、被制
御装置側からの制御信号により前記バスの内の一方を入
力バス、他方を出力バスとして前記３ステートゲートを
介して構成されるループでデータの送受信を行いバスの
正常性を診断するように構成する。

［産業上の利用分野］ 本発明は制御装置と被制御装置間をバスで接続したシス
テムのバスの正常性を診断するようにしたバス診断装置
に関する。

制御装置と被制御装置間をバスで接続したシステムのバ
スの正常性を診断するようにしたバス診断装置において
は、バスそのものの正常性のみならず、バスに接続され
る制御装置及び被制御装置内のドライバ／レシーバが正
確に動作しているかどうかも併せて診断するものである
。この種のバス診断装置では、バスのビット数の増加に
つれて診断回路のハードウェアか増大する傾向にあり、
ハードウェアの削減と効率的なバス診断が要求される。

［従来の技術］ 第４図は従来方式の構成概念図である。制御装置１と被
制御装置２とがバス３を介して接続されている。ここで
は、バス３０ビツト数として１６ビツトの場合を示して
いる。そして、制御装Ｗ１１はバス３を介して被制御装
置２の制御を行う。４はバス３と接続されたラッチであ
り、バス３からのデータをラッチし、その出力を３ステ
ートゲートを介してバス３に接続している。このラッチ
４には、３ステートゲートをイネーブルにするイネーブ
ル信号とデータラッチ用のクロックＣＬＫか被制御装置
２側から与えられている。

第５図は従来方式のラッチの具体的構成例を示す図であ
る。図に示す例は１ビット分を示し、残りの１５ビツト
分については省略している。先ず、被制御装置２からバ
ス診断用のデータをバス３に送出する。これらデータの
うち、データＤＯのパスライン１０からの信号はＤタイ
プのフリップフロップ１１のＤ入力に入り、このＤ入力
のデータはクロックＣＬＫによりラッチされる。ラッチ
されたデータはイネーブル信号がアクティブになった時
、図に示す矢印のループで３ステートゲート１２からＤ
Ｏのパスライン１０に乗る。

従って、パスライン１０上のデータをラッチ１１に取込
む時にはイネーブル信号により３ステートゲート１２の
出力はハイインピーダンスになっており、データのラッ
チに影響を与えないようにしておく必要がある。そして
、取込んだデータをパスライン１０に乗せる時には３ス
テートゲート１２をアクティブにして、ラッチしたデー
タをパスライン１０に乗せる。被制御装置２はデータラ
イン１０に乗ったデータを読込んでバス３の正常性を診
断する。つまり、全ての１６ビツトのパスラインについ
て、送信データと受信データとが一致した時、バス３は
被制御装置２内のドライバ／レシーバを含めて正常であ
ると判断する。

［発明が解決しようとする課題］ 従来のバス診断ては、ラッチの数はバスのビット数分（
例えば１６ビツトの場合には１６個）必要になる。バス
のビット数は、従来の４本、８本から１６本、３２本と
増加していく傾向にあり、ラッチもそれに応じて増やす
必要がある。従って、従来の診断方式によれば、バスの
ビット数の増加につれてハードウェア（ラッチ）の量が
増大するという問題があった。

本発明はこのような課題に鑑みてなされたものであって
、バスの診断に要するハードウェアの削減を図って効率
的なバスの診断を行うようにすることができるバス診断
装置を提供することを目的としている。

〔課題を解決するための手段〕

第１図は本発明の原理ブロック図である。第４図と同一
のものは、同一の符号を付して示す。図において、１は
制御装置、２は被制御装置である。

これら制御装置１と被制御装置２間を接続するバスは上
下（上位ビット群と下位ビット群）に２分割（２等分）
されている。ＢＵＳｌ、ＢＵＳ２は２分割されたバスで
、どちらが上位ビット群であってもよい。そして、これ
らバスＢＵＳＩ、ＢＵＳ２の間には両者をビット毎に接
続する３ステーゲート１０が設けられている。この３ス
テートゲート１０には被制御装置２から制御信号が与え
られており、３ステートゲート１０を全てハイインピー
ダンスにしたり、ゲートの方向性を決定することができ
るようになっている。

［作用コ 制御装置１と被制御装置２間で通常のデータ伝送をして
いる時には、３ステートゲート１０の入出力部を制御信
号によりハイインピーダンスにする。これにより、３ス
テートゲート１０をバスから切離して３ステートゲート
１０がないのと同じ状態にすることができ、ＢＵＳ　１
とＢＵＳ２とて１つのハスを構成し、データの伝送を行
う。

バス診断モードにする場合には、被制御装置２から３ス
テートゲート１０に制御信号を送り、３ステートゲート
の方向を定める。例えば、ＢＵＳｌを出力バス、ＢＵＳ
２を入力バスとする。そして、被制御装置２から出力さ
れた試験データは、ＢＵＳ２→３ステートゲート１０→
ＢＵＳ１のルートを通り、再び被制御装置２に戻る。被
制御装置２では、出力データと入力データをビット毎に
比較し、バスの正常性を診断する。このデータのルート
は３ステートゲート１０の方向を逆にし、ＢＵＳｌから
ＢＵＳ２への流れてあってもよい。

このようにして、本発明によればバスの診断に要するハ
ードウェアの削減を図って効率的なバスの診断を行うよ
うにすることができる。

［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図は本発明の一実施例を示す構成ブロック図である
。図に示す実施例では、バスのビ・ソト数としてＤＯ〜
Ｄ　１．５までの１６ビツトの場合を示している。そし
て、このバスを上下に２分割し、上位８ビツトをＢＵＳ
ｌとし、下位８ビツトをＢＵＳ２としている。これら両
方のバスＢＵＳＩとＢＵＳ２の間を接続する３ステート
ゲート１０は、これらバスＢＵＳ　１とＢＵＳ２のビッ
ト数８ピントに応して８個の３ステートゲート１０ａよ
り構成されている。

これら３ステートゲート１０ａは上下のバスの対応・す
るビット同志を接続するようになっている。

例えば、ＤＯとＤ８．ＤＩとＤ９というように接続され
る。残りのビットについても同様である。

３ステートゲート１０ａは図に示すようなレシーバ／ド
ライバの組み合わせて構成される。これら３ステートゲ
ート１０ａには制御信号１と制御信号２が人力されてい
る。

制御信号１．制御信号２の組合わせにより、３ステート
ゲート１０ａのレシーバ／ドライバ側のいずれもハイイ
ンピーダンスにしてバスＢＵＳＩ。

ＢＵＳ２からの切離しを行うと共に、３ステートゲート
１０ａのゲートのいずれをドライバ／レシーバにするか
を決定する。例えば、図の矢印て示す方向に３ステート
ゲート１０ａを設定する。つまり、この場合にはＢＵＳ
２かデータの入力バスとなり、ＢＵＳ　１がデータの出
力バスとなる。そして、被制御装置２から出力された試
験データはＢＵＳ２→３ステートゲートｌＱａ　→ＢＵ
ＳＩのルートて被制御装置２に取込まれ、出力データと
入力データとの比較照合が行われる。

一方、制御信号１．制御信号２の組合わせによりデータ
の流れるルートは図と逆になる。つまり、被制御装置２
から出力された試験データはＢＵＳ１矢印３ステートゲ
ート１０ａ→ＢＵＳ２のルートで被制御装置２に取込ま
れ、出力データと入ツノデータとの比較照合か行われる
。このように構成された回路の動作を説明すれば、以下
のとおりである。

先ず、バスを通常の動作で使用する場合について説明す
る。この場合には、被制御装置２から出力する制御信号
１．制御信号２の組合わせにより、３ステートゲート１
０ａをハイインピーダンスにする。この結果、３ステー
トゲート１．　Ｏａはドライバ／レシーバのいずれもハ
イインピーダンスとなり、回路から切離される。従って
、バスＢＵＳｌとＢＵＳ２とで１６ビツトのバスとして
機能する。従って、制御装置１（第４図参照）と被制御
装置２間でバスを介してデータ伝送が行われる。

次に、バスの診断を行う場合について説明する。

この場合には、被制御装置２から出力される制御信号１
．制御信号２の組合わせにより３ステートゲート１０ａ
をアクティブにし、更に３ステートゲート１０ａの方向
を決める。ＢＵＳ　１を入力バス、ＢＵＳ２を出力バス
になるように、又はＢＵＳｌを出力バス、ＢＵＳ２を入
力バスになるように３ステートゲート１０ａのドライバ
／レシーバを決めてやる。

図に示す例では、ＢＵＳ２か入力バス、ＢＵＳｌが出力
バスの場合を示している。この場合には、被制御装置２
から出力された試験データはＢＵＳ２に出力される。Ｂ
ＵＳ２上のデータは３ステートゲート１０ａを介してＢ
ＵＳ　１に乗る。ＢＵＳｌに乗った試験データは被制御
装置２に取込まれる。被制御装置２は、出力したデータ
と取込んだデータとの比較照合をビット毎に行う。そし
て、全ビットが一致したら、被制御装置２内のドライバ
／レシーバを含めてバスの正常性があると判断する。以
上、ＢＵＳ２を入力バス、ＢＵＳｌを出力バスとした場
合を説明したが、制御信号１，２の組合わせによりバス
の人出力を逆転し、ＢＵＳｌが入力バス、ＢｔＪＳ２が
出力バスとなるようにすることができる。そして、同様
の試験を行う。

このように、本発明によれば、制御装置１と被制御装置
２間を接続するバスを上下に２分割し、２分割したバス
をそれぞれ入力バス、出力バスとしてデータを送受信す
ることにより、バスの診断を行うことができる。本発明
によれば、バスのビット数に応じたラッチを用意する必
要はなく、バスの全ビット数の半分の３ステートゲート
を用意するだけで対応でき、バスの診断に要するノ＼−
、ドウエアの削減を図って効率的なバスの診断を行うよ
うにすることができる。

第３図は３ステートゲート１０ａの具体的構成例を示す
図である。３ステートゲートを構成するゲートをそれぞ
れＧｌ、Ｇ２とし、ゲートＧ１には制御信号１が、グー
）Ｇ２には制御信号２か入っている。被制御装置２内に
は、制御信号１．制御信号２を作るゲート回路か設けら
れており、ナントゲートＧｌｌ　　Ｇ１２及びインバー
タＧ１３より構成されている。ナントゲートＧ１１には
イネーブル信号（ＥＮＡＢＬＥ）信号と方向決定信号（
Ｄ　Ｉ　ＲＥＣＴ　Ｉ　ＯＮ）が入っている。

一方、ナントゲートＧ１２にはイネーブル信号（ＥＮＡ
ＢＬＥ）信号と方向決定信号（ＤＩＲＥＣＴＩＯＮ）を
インバータＧ１３で反転したものが入っている。そして
、ナントゲートＧ１１の出力が選択信号１としてゲート
Ｇ１に入り、ナントゲートＧ１２の出力が選択信号２と
してゲートＧ２に入っている。なお、実際には図に示す
３ステートゲート１０ａの数は、ＢＵＳＩ（又はＢＵＳ
２）のビット数だけ存在する。このように構成された回
路の動作を説明すれば、以下のとおりである。

先ず、３ステートゲート１０ａをｌ＼イインピーダンス
にする場合について説明する。この場合には、イネーブ
ル信号ＥＮＡＢＬＥを“Ｏ“にする。

この結果、ナントゲートＧｌｌ、Ｇ１２がいずれも“１
°になってゲートＧｌ、Ｇ２をハイインピーダンスにす
る。この結果、３ステートゲート１０ａはバスから切離
されることになる。

次に、バス診断を行う場合について考える。この場合に
は、イネーブル信号ＥＮＡＢＬＥを“１”にする。この
結果、ナントゲートＧｌ、Ｇ２はゲトが開くことになる
。そして、方向決定信号ＤＩＲＥＣＴＩＯＮが１”の場
合には、ナンドゲトＧ］１の出力が“０°になり、ゲー
トＧ１をアクティブにする。ナントゲートＧ１２の出力
は“１°になり、グー）Ｇ２はハイインピーダンスとな
る。この状態では、Ｂｕｓ　１からの信号をＢＵＳ２側
に通すことになり、ＢＵＳｌが人力バス、ＢＵＳ２か出
力バスになる。

これに対し、方向決定信号ＤＩＲＥＣＴＩＯＮが０２の
場合には、ナントゲートＧ１２の出力が“０゛になり、
グー１−Ｇ２をアクティブにする。

ナントゲートＧｌｌの出力は“ｌｏになり、グー）Ｇｌ
はハイインピーダンスとなる。この状態では、ＢＵＳ２
からの信号をＢＵＳｌ側に通すことになり、ＢＵＳ２が
入力バス、ＢＵＳｌが出力バスになる。

上述の実施例の説明では、バスのビット数として１６ビ
ツトの場合を説明したが、本発明はこれに限るものでは
なく、任意のビット数のバスの診断に用いることができ
る。上下に２分割できるためには、バスのビット数は偶
数である必要がある。

［発明の効果コ 以上、詳細に説明したように、本発明によれば制御装置
と被制御装置間を接続するバスを上下に２分割し、２分
割したバスをそれぞれ入力バス。

出力バスとしてデータを送受信することにより、バスの
診断を行うことかできる。本発明によれば、バスのビッ
ト数に応したラッチを用意する必要はなく、ハスの全ビ
ット数の半分の３ステートゲートを用意するだけで対応
でき、バスの診断に要するハードウェアの削減を図って
効率的なバスの診断を行うようにすることができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す構成ブロック図、 第３図は３ステートゲートの具体的構成例を示す図、 第４図は従来方式の構成概念図、 第５図は従来方式のラッチの具体的構成例を示す図であ
る。 第１図において、 １は制御装置、 ２は被制御装置、 １０は３ステートゲート、 ＢＵＳＩ、ＢＵＳ２はバスである。 従来方式の構成概念図 第４図 本発明の原理カツク図 第１図 従来方式のラガの具体的構成例を示す図第５図

Claims (2)

【特許請求の範囲】
1. （１）制御装置（１）と被制御装置（２）間をバスで接
   続したシステムのバスの正常性を診断する場合において
   、 前記バスを上下に２等分したバス（ＢＵＳ １）、（ＢＵＳ２）とし、 これらバス（ＢＵＳ１）、（ＢＵＳ２）の 間に２等分したバスのビット数に等しい数の３ステート
   ゲート（１０ａ）を設け、 被制御装置（２）側からの制御信号により 前記バス（ＢＵＳ１）、（ＢＵＳ２）の内の一方を入力
   バス、他方を出力バスとして前記３ステートゲート（１
   ０ａ）を介して構成されるループでデータの送受信を行
   いバスの正常性を診断するように構成したことを特徴と
   するバス診断装置。
2. （２）前記制御信号としてイネーブル信号と方向決定信
   号を用い、 システムが通常動作を行う場合にはイネー ブル信号により前記３ステートゲート（１０ａ）をハイ
   インピーダンスにしてバスから切離すと共に、バス診断
   時には方向決定信号により前記２つのバス（ＢＵＳ１）
   、（ＢＵＳ２）のうちのいずれか一方を入力バス、他方
   を出力バスとするようにしたことを特徴とする請求項１
   記載のバス診断装置。