JPH049586Y2 - - Google Patents
Info
- Publication number
- JPH049586Y2 JPH049586Y2 JP10499981U JP10499981U JPH049586Y2 JP H049586 Y2 JPH049586 Y2 JP H049586Y2 JP 10499981 U JP10499981 U JP 10499981U JP 10499981 U JP10499981 U JP 10499981U JP H049586 Y2 JPH049586 Y2 JP H049586Y2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse motor
- tested
- motor
- rotary encoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 15
- 238000006073 displacement reaction Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Description
【考案の詳細な説明】
本考案は、パルスモータ試験装置に関する。更
に詳しくは、被検パルスモータの変位量のみ記憶
することができるようにしてメモリの節約を図つ
たパルスモータ試験装置に関する。
に詳しくは、被検パルスモータの変位量のみ記憶
することができるようにしてメモリの節約を図つ
たパルスモータ試験装置に関する。
従来よりパルスモータの変位量よりパルスモー
タの性能を試験するパルスモータ試験装置が知ら
れている。従来のこの種の装置では、モータを間
けつ的に駆動し、該モータに連結されたロータリ
ーエンコーダの積算値を操作者が読みとり、その
値をグラフにプロツトし当該グラフより被検モー
タの特性を判別していた。あるいは、ロータリー
エンコーダの値をコンピユータで読み取り、読み
取つたデータからコンピユータが論理演算して判
別していた。
タの性能を試験するパルスモータ試験装置が知ら
れている。従来のこの種の装置では、モータを間
けつ的に駆動し、該モータに連結されたロータリ
ーエンコーダの積算値を操作者が読みとり、その
値をグラフにプロツトし当該グラフより被検モー
タの特性を判別していた。あるいは、ロータリー
エンコーダの値をコンピユータで読み取り、読み
取つたデータからコンピユータが論理演算して判
別していた。
また、上述のような方法では間けつ駆動のた
め、モータ動作中の誤差が読みとれず、間けつの
間隔を短かくすると測定時間が長くなるという欠
点がある。更に、コンピユータで読み取るにして
も1データあたりのビツト数が多くなるという欠
点がある。
め、モータ動作中の誤差が読みとれず、間けつの
間隔を短かくすると測定時間が長くなるという欠
点がある。更に、コンピユータで読み取るにして
も1データあたりのビツト数が多くなるという欠
点がある。
本考案は、このような点に鑑みてなされたもの
で、被検モータの変位量のみ記憶させることがで
きるようにしてメモリの節約を図ると共に、モー
タを連続動作させた状態のままでその特性を自動
的に検査することができるパルスモータ試験装置
を実現したものである。以下、図面を参照して本
考案を詳細に説明する。
で、被検モータの変位量のみ記憶させることがで
きるようにしてメモリの節約を図ると共に、モー
タを連続動作させた状態のままでその特性を自動
的に検査することができるパルスモータ試験装置
を実現したものである。以下、図面を参照して本
考案を詳細に説明する。
第1図は、本考案の一実施例を示す構成図であ
る。同図において、1は被検パルスモータの定格
駆動時に定格変位量に相当するパルス列となるよ
うな周波数の基準パルスを発生するパルス発振器
である。2は被検パルスモータの定格駆動周波数
に整合させるため、パルス発振器1の基準パルス
を1/nに分周する分周器である。ここでnは整
数である。3は、被検パルスモータである。4
は、該被検パルスモータに連結され該モータの回
転に応じたパルスを発生するロータリーエンコー
ダである。5は、その一方の入力に発振器1の出
力を、他方の入力にロータリーエンコーダ4の出
力を受けこれら両出力の差分のみをカウントする
差分カウンタである。6は、該差分カウンタの出
力をアナログ電圧に変換するデイジタルアナログ
変換器(以下単にD/A変換器と略す)である。
7は、該D/A変換器の出力を受ける波形メモリ
装置である。このように構成された装置の動作を
以下に説明する。
る。同図において、1は被検パルスモータの定格
駆動時に定格変位量に相当するパルス列となるよ
うな周波数の基準パルスを発生するパルス発振器
である。2は被検パルスモータの定格駆動周波数
に整合させるため、パルス発振器1の基準パルス
を1/nに分周する分周器である。ここでnは整
数である。3は、被検パルスモータである。4
は、該被検パルスモータに連結され該モータの回
転に応じたパルスを発生するロータリーエンコー
ダである。5は、その一方の入力に発振器1の出
力を、他方の入力にロータリーエンコーダ4の出
力を受けこれら両出力の差分のみをカウントする
差分カウンタである。6は、該差分カウンタの出
力をアナログ電圧に変換するデイジタルアナログ
変換器(以下単にD/A変換器と略す)である。
7は、該D/A変換器の出力を受ける波形メモリ
装置である。このように構成された装置の動作を
以下に説明する。
発振器1から出力された周波数のパルス(被
検パルスモータが理想的な場合における定格駆動
時の定格変位量に相当するパルス列)は、続く分
周器2で1/nに分周されて被検パルスモータに
印加される。被検パルスモータ3は、入力パルス
に応じて回転する。該モータが回転すると、これ
に応じてロータリーエンコーダ4も回転し、回転
に応じたパルス(被検パルスモータの実動作時の
変位量に相当するパルス)を発生する。差分カウ
ンタ5は、発振器1の出力P0とロータリーエン
コーダ4の出力P1の両出力を受けてこれら両出
力の差分のみを計数積算する。図ではP0を負入
力に、P1を正入力に印加しているがこの逆でも
よいことはいうまでもない。
検パルスモータが理想的な場合における定格駆動
時の定格変位量に相当するパルス列)は、続く分
周器2で1/nに分周されて被検パルスモータに
印加される。被検パルスモータ3は、入力パルス
に応じて回転する。該モータが回転すると、これ
に応じてロータリーエンコーダ4も回転し、回転
に応じたパルス(被検パルスモータの実動作時の
変位量に相当するパルス)を発生する。差分カウ
ンタ5は、発振器1の出力P0とロータリーエン
コーダ4の出力P1の両出力を受けてこれら両出
力の差分のみを計数積算する。図ではP0を負入
力に、P1を正入力に印加しているがこの逆でも
よいことはいうまでもない。
第2図は、差分カウンタ5の動作原理を示す図
である。同図において、横軸は時間、縦軸はパル
ス積算量を示す。同図において、1はロータリー
エンコーダ4の出力の積算を示す特性曲線、2は
発振器1の出力の積算を示す特性曲線である。1
と2はそれぞれ次式で表わすことができる。
である。同図において、横軸は時間、縦軸はパル
ス積算量を示す。同図において、1はロータリー
エンコーダ4の出力の積算を示す特性曲線、2は
発振器1の出力の積算を示す特性曲線である。1
と2はそれぞれ次式で表わすことができる。
1=∫t pP1dt (1)
2=∫t pP0dt (2)
ここで、tは任意の時刻を表わす。即ち、2は
時間の経過とともに直線的に増加するが、1は被
検パルスモータにより異なつた特性をもつ。差分
カウンタ5は、1と2の差分(図中斜線で示した
部分)のみを計数積算する。図中のΔEが累積誤
差となる。
時間の経過とともに直線的に増加するが、1は被
検パルスモータにより異なつた特性をもつ。差分
カウンタ5は、1と2の差分(図中斜線で示した
部分)のみを計数積算する。図中のΔEが累積誤
差となる。
差分カウンタ5の出力は、続くD/A変換器b
でアナログ電圧に変換された後、波形メモリ装置
7に記憶される。記憶された波形は、必要に応じ
てコンピユータ等に読み出されΔEが算出される。
このように、本考案装置によれば発振器1の出力
P0と、ロータリーエンコーダ4の出力P1の差分
のみを記憶すればよいから、1データあたりのメ
モリ記憶容量が少くてすむ。例えば、1データあ
たり17ビツト要していたメモリ容量が10ビツト程
度で済んでしまう。従つて、メモリの節約ができ
る。また、波形を記憶するための波形メモリ装置
7を有しているので間けつ動作をさせる必要がな
く、従つて連続動作状態でモータの試験が行える
のでより正確な判別が行えるという特長がある。
でアナログ電圧に変換された後、波形メモリ装置
7に記憶される。記憶された波形は、必要に応じ
てコンピユータ等に読み出されΔEが算出される。
このように、本考案装置によれば発振器1の出力
P0と、ロータリーエンコーダ4の出力P1の差分
のみを記憶すればよいから、1データあたりのメ
モリ記憶容量が少くてすむ。例えば、1データあ
たり17ビツト要していたメモリ容量が10ビツト程
度で済んでしまう。従つて、メモリの節約ができ
る。また、波形を記憶するための波形メモリ装置
7を有しているので間けつ動作をさせる必要がな
く、従つて連続動作状態でモータの試験が行える
のでより正確な判別が行えるという特長がある。
第1図に示す実施例では、メモリとして波形メ
モリ装置を用いたため、D/A変換器を必要とし
たが、差分カウンタ5の出力を直接コンピユータ
あるいはメモリに転送する方式も可能である。
モリ装置を用いたため、D/A変換器を必要とし
たが、差分カウンタ5の出力を直接コンピユータ
あるいはメモリに転送する方式も可能である。
以上、詳細に説明したように、本考案によれば
被検パルスモータの変位量のみ記憶させることが
できるようにしてメモリの節約を図ると共に、モ
ータを連続動作させた状態のままでその特性を自
動的に検査することができるパルスモータ試験装
置を実現することができる。
被検パルスモータの変位量のみ記憶させることが
できるようにしてメモリの節約を図ると共に、モ
ータを連続動作させた状態のままでその特性を自
動的に検査することができるパルスモータ試験装
置を実現することができる。
第1図は、本考案の一実施例を示す構成図、第
2図は差分カウンタの原理を示す図である。 1……発振器、2……分周器、3……被検パル
スモータ、4……ロータリーエンコーダ、5……
差分カウンタ、6……D/A変換器、7……波形
メモリ装置。
2図は差分カウンタの原理を示す図である。 1……発振器、2……分周器、3……被検パル
スモータ、4……ロータリーエンコーダ、5……
差分カウンタ、6……D/A変換器、7……波形
メモリ装置。
Claims (1)
- 【実用新案登録請求の範囲】 被検パルスモータにパルスを印加して被検パル
スモータの回転の変位量を検出するパルスモータ
試験装置において、 被検パルスモータの定格駆動時に定格変位量に
相当するパルス列となるような周波数の基準パル
スを発生するパルス発振器と、 前記被検パルスモータに与えるパルスを被検パ
ルスモータの定格駆動周波数に整合させるために
前記パルス発振器の出力パルスを分周する分周器
と、 前記被検パルスモータに連結され被検パルスモ
ータの回転に応じたパルスを発生するロータリー
エンコーダと、 このロータリーエンコーダの出力パルスと前記
パルス発振器からの基準パルスを互いに逆極性の
関係で受け、双方の差分のみをカウントする差分
カウンタ を具備することを特徴とするパルスモータ試験装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10499981U JPS5812877U (ja) | 1981-07-15 | 1981-07-15 | パルスモ−タ試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10499981U JPS5812877U (ja) | 1981-07-15 | 1981-07-15 | パルスモ−タ試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5812877U JPS5812877U (ja) | 1983-01-27 |
JPH049586Y2 true JPH049586Y2 (ja) | 1992-03-10 |
Family
ID=29899552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10499981U Granted JPS5812877U (ja) | 1981-07-15 | 1981-07-15 | パルスモ−タ試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5812877U (ja) |
-
1981
- 1981-07-15 JP JP10499981U patent/JPS5812877U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5812877U (ja) | 1983-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4503374A (en) | Speed detection apparatus and method | |
JPH049586Y2 (ja) | ||
SE515201C2 (sv) | Förfarande och anordning för klocksignalgenerering | |
JPS6255735B2 (ja) | ||
KR870009359A (ko) | 회전 헤드의 각도 위치표시 신호 발생장치 | |
JPS5826580A (ja) | 周波数発電機補正方法 | |
JPS6211113A (ja) | 位置検出装置 | |
SU1520589A1 (ru) | Устройство дл контрол нестабильности скорости вращени магнитного диска накопител | |
SU1631258A1 (ru) | Тензометрическое устройство | |
SU1117670A1 (ru) | Устройство дл регистрации режимов работы двигател | |
SU1620940A1 (ru) | Тахометр с оперативной пам тью | |
SU641490A1 (ru) | Устройство дл контрол преобразователей угла поворота вала в код | |
SU1356223A1 (ru) | Аналого-цифровой преобразователь с коррекцией нелинейности | |
SU482004A1 (ru) | Преобразователь напр жени в код повышенной точности | |
SU419801A1 (ru) | Устройство для измерения нелинейности пилообразных напряжений | |
JPH09281158A (ja) | 正弦波信号の尖頭値検出装置 | |
JPS58120167A (ja) | 速度検出方法 | |
JPS631247Y2 (ja) | ||
JPH0340800A (ja) | ステッピングモータ測定装置 | |
JPS6394166A (ja) | 波形測定装置 | |
SU1307341A1 (ru) | Устройство дл измерени скорости вращени | |
JPS6147531A (ja) | トルク計測装置 | |
SU385246A1 (ru) | Устройство для измерения статического коэффициента передачи тока транзисторов | |
SU1195261A1 (ru) | Тензометрическое цифровое устройство | |
JPS62239060A (ja) | 回転数計測装置 |