JPH049586Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、パルスモータ試験装置に関する。更
に詳しくは、被検パルスモータの変位量のみ記憶
することができるようにしてメモリの節約を図つ
たパルスモータ試験装置に関する。

従来よりパルスモータの変位量よりパルスモー
タの性能を試験するパルスモータ試験装置が知ら
れている。従来のこの種の装置では、モータを間
けつ的に駆動し、該モータに連結されたロータリ
ーエンコーダの積算値を操作者が読みとり、その
値をグラフにプロツトし当該グラフより被検モー
タの特性を判別していた。あるいは、ロータリー
エンコーダの値をコンピユータで読み取り、読み
取つたデータからコンピユータが論理演算して判
別していた。

また、上述のような方法では間けつ駆動のた
め、モータ動作中の誤差が読みとれず、間けつの
間隔を短かくすると測定時間が長くなるという欠
点がある。更に、コンピユータで読み取るにして
も１データあたりのビツト数が多くなるという欠
点がある。

本考案は、このような点に鑑みてなされたもの
で、被検モータの変位量のみ記憶させることがで
きるようにしてメモリの節約を図ると共に、モー
タを連続動作させた状態のままでその特性を自動
的に検査することができるパルスモータ試験装置
を実現したものである。以下、図面を参照して本
考案を詳細に説明する。

第１図は、本考案の一実施例を示す構成図であ
る。同図において、１は被検パルスモータの定格
駆動時に定格変位量に相当するパルス列となるよ
うな周波数の基準パルスを発生するパルス発振器
である。２は被検パルスモータの定格駆動周波数
に整合させるため、パルス発振器１の基準パルス
を１／ｎに分周する分周器である。ここでｎは整
数である。３は、被検パルスモータである。４
は、該被検パルスモータに連結され該モータの回
転に応じたパルスを発生するロータリーエンコー
ダである。５は、その一方の入力に発振器１の出
力を、他方の入力にロータリーエンコーダ４の出
力を受けこれら両出力の差分のみをカウントする
差分カウンタである。６は、該差分カウンタの出
力をアナログ電圧に変換するデイジタルアナログ
変換器（以下単にＤ／Ａ変換器と略す）である。
７は、該Ｄ／Ａ変換器の出力を受ける波形メモリ
装置である。このように構成された装置の動作を
以下に説明する。

発振器１から出力された周波数のパルス（被
検パルスモータが理想的な場合における定格駆動
時の定格変位量に相当するパルス列）は、続く分
周器２で１／ｎに分周されて被検パルスモータに
印加される。被検パルスモータ３は、入力パルス
に応じて回転する。該モータが回転すると、これ
に応じてロータリーエンコーダ４も回転し、回転
に応じたパルス（被検パルスモータの実動作時の
変位量に相当するパルス）を発生する。差分カウ
ンタ５は、発振器１の出力P₀とロータリーエン
コーダ４の出力P₁の両出力を受けてこれら両出
力の差分のみを計数積算する。図ではP₀を負入
力に、P₁を正入力に印加しているがこの逆でも
よいことはいうまでもない。

第２図は、差分カウンタ５の動作原理を示す図
である。同図において、横軸は時間、縦軸はパル
ス積算量を示す。同図において、₁はロータリー
エンコーダ４の出力の積算を示す特性曲線、₂は
発振器１の出力の積算を示す特性曲線である。₁
と₂はそれぞれ次式で表わすことができる。

₁＝∫^t _pP₁dt (1) ₂＝∫^t _pP₀dt (2) ここで、ｔは任意の時刻を表わす。即ち、₂は
時間の経過とともに直線的に増加するが、₁は被
検パルスモータにより異なつた特性をもつ。差分
カウンタ５は、₁と₂の差分（図中斜線で示した
部分）のみを計数積算する。図中のΔEが累積誤
差となる。

差分カウンタ５の出力は、続くＤ／Ａ変換器ｂ
でアナログ電圧に変換された後、波形メモリ装置
７に記憶される。記憶された波形は、必要に応じ
てコンピユータ等に読み出されΔEが算出される。
このように、本考案装置によれば発振器１の出力
P₀と、ロータリーエンコーダ４の出力P₁の差分
のみを記憶すればよいから、１データあたりのメ
モリ記憶容量が少くてすむ。例えば、１データあ
たり17ビツト要していたメモリ容量が10ビツト程
度で済んでしまう。従つて、メモリの節約ができ
る。また、波形を記憶するための波形メモリ装置
７を有しているので間けつ動作をさせる必要がな
く、従つて連続動作状態でモータの試験が行える
のでより正確な判別が行えるという特長がある。

第１図に示す実施例では、メモリとして波形メ
モリ装置を用いたため、Ｄ／Ａ変換器を必要とし
たが、差分カウンタ５の出力を直接コンピユータ
あるいはメモリに転送する方式も可能である。

以上、詳細に説明したように、本考案によれば
被検パルスモータの変位量のみ記憶させることが
できるようにしてメモリの節約を図ると共に、モ
ータを連続動作させた状態のままでその特性を自
動的に検査することができるパルスモータ試験装
置を実現することができる。

【図面の簡単な説明】

第１図は、本考案の一実施例を示す構成図、第
２図は差分カウンタの原理を示す図である。 １……発振器、２……分周器、３……被検パル
スモータ、４……ロータリーエンコーダ、５……
差分カウンタ、６……Ｄ／Ａ変換器、７……波形
メモリ装置。

Claims (1)

1. 【実用新案登録請求の範囲】 被検パルスモータにパルスを印加して被検パル
   スモータの回転の変位量を検出するパルスモータ
   試験装置において、 被検パルスモータの定格駆動時に定格変位量に
   相当するパルス列となるような周波数の基準パル
   スを発生するパルス発振器と、 前記被検パルスモータに与えるパルスを被検パ
   ルスモータの定格駆動周波数に整合させるために
   前記パルス発振器の出力パルスを分周する分周器
   と、 前記被検パルスモータに連結され被検パルスモ
   ータの回転に応じたパルスを発生するロータリー
   エンコーダと、 このロータリーエンコーダの出力パルスと前記
   パルス発振器からの基準パルスを互いに逆極性の
   関係で受け、双方の差分のみをカウントする差分
   カウンタ を具備することを特徴とするパルスモータ試験装
   置。