JPH0494464A - Filter circuit - Google Patents

Abstract

PURPOSE:To variably change a time constant of delay circuit parts in accordance with a frequency of an input signal by removing a pulse, having duration less than a predetermined time constant, from the input signal, and giving a current signal of value in accordance with the frequency of the input signal current mirror circuits as an output control current. CONSTITUTION:In delay circuit parts 101 to 105, follow-up of a pulse front edge part of an output signal relating to a pulse front edge part of an input signal is refused by a time constant based on flow path resistance of an output current in current mirror circuits 104, 105 and capacitance of a capacitor 111 connected in parallel to a flow path of an output current in these current mirror circuits 104, 105, so that a pulse, having duration less than the time constant, is removed from the input signal. This input signal is converted into a current signal of value in accordance with a frequency of this input signal by control current supply circuits 112, 113, and this current signal is given to the current mirror circuits 104, 105 as an output control current. In this way, the time constant of the delay circuit parts 101 to 105 can be changed in accordance with the frequency of the input signal.

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、その出力パルス信号が自動車用点火装置等の
ドライブ信号となるドライバにおいて、ノイズ除去回路
として使用されるフィルタ回路に関するものである。[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to a filter circuit used as a noise removal circuit in a driver whose output pulse signal is a drive signal for an automobile ignition system, etc. It is related to.

（従来の技術） パルス信号により動作する装置のドライバ、例えば自動
車用点火装置のドライバには、上記パルス信号からノイ
ズを除去するためのフィルタ回路が設けられる。(Prior Art) A driver for a device operated by a pulse signal, such as a driver for an automobile ignition system, is provided with a filter circuit for removing noise from the pulse signal.

つまり、自動車用点火装置の場合、ドライバは電磁ピッ
クアップの出力を整形することによりパルス信号を得て
、このパルス信号を点火装置に供給する。点火装置では
、このパルス信号のパルス発生タイミングで点火時期の
制御を行う。That is, in the case of an automobile ignition system, the driver obtains a pulse signal by shaping the output of the electromagnetic pickup, and supplies this pulse signal to the ignition system. In the ignition device, ignition timing is controlled based on the pulse generation timing of this pulse signal.

したがって、パルス信号にノイズが乗っていると点火タ
イミングに影響を及ぼすこととなるため、ドライバには
上記したようなフィルタ回路が設けられるのである。Therefore, if noise is added to the pulse signal, it will affect the ignition timing, which is why the driver is provided with a filter circuit as described above.

従来、この種のフィルタ回路は、ＣＲオンデイレイ回路
の持つ時定数で入力信号のパルス前縁部に対する出力信
号のパルス前縁部の追従を拒否することにより、時定数
に満たない持続時間を有するパルス、つまりノイズパル
スを入力信号から除去するようになっている。Conventionally, this type of filter circuit rejects pulses whose duration is less than the time constant by refusing to follow the leading edge of the pulse of the input signal with the leading edge of the pulse of the input signal using the time constant of the CR on-delay circuit. In other words, noise pulses are removed from the input signal.

換言すれば、このフィルタ回路は上記時定数分の時間だ
け継続しない信号については入力と見なさず無視すると
いうもので、これにより、簡単な構成のノイズ除去回路
を提供している。In other words, this filter circuit ignores signals that do not continue for a period of time corresponding to the above-mentioned time constant, without considering them as input, thereby providing a noise removal circuit with a simple configuration.

しかし、このフィルタ回路は、パルス信号の供給先の動
作内容によっては、入力信号の周波数との関係で時定数
の設定に難点があった。However, this filter circuit has a difficulty in setting the time constant in relation to the frequency of the input signal, depending on the operation of the destination to which the pulse signal is supplied.

上記自動車用点火装置の場合、ドライバからのパルス信
号で点火時期を制御する関係上、ノイズの除去は不可欠
であるが、その他に、そのパルスの持続時間を利用して
点火コイルの電圧制御をも行っている。In the case of the above-mentioned automobile ignition system, noise removal is essential because the ignition timing is controlled by a pulse signal from the driver, but the duration of the pulse can also be used to control the voltage of the ignition coil. Is going.

第７図（イ）に示すパルス信号は電磁ピックアップから
の出力信号を整形して得たものであり、この図において
、Ｓはシグナルパルス、Ｎはノイズパルスである。The pulse signal shown in FIG. 7(a) is obtained by shaping the output signal from the electromagnetic pickup, and in this figure, S is a signal pulse and N is a noise pulse.

フィルタ回路では、上記遅延動作によってパルス信号か
らノイズパルスＮを除去し、第７図（）＼）に示すよう
な信号を得る。この図中、Δｔは遅延時間である。In the filter circuit, the noise pulse N is removed from the pulse signal by the delay operation described above, and a signal as shown in FIG. 7()\) is obtained. In this figure, Δt is the delay time.

このようにして得たパルス信号により、イグニッション
スイッチをオン・オフ制御する。例えば、パルス信号が
”Ｈ（ハイレベル）”のときイグニッションスイッチを
オンさせ、“Ｌ（ローレベル）”のときにはイグニッシ
ョンスイッチをオフさせる。The pulse signal obtained in this manner controls the ignition switch to be turned on or off. For example, when the pulse signal is "H (high level)", the ignition switch is turned on, and when the pulse signal is "L (low level)", the ignition switch is turned off.

そして、第７図（ニ）に示すようにイグニッションスイ
ッチがオンの期間中に点火コイルの電圧を高め、イグニ
ッションスイッチのターンオフでタイミングを取ってス
パークプラグに点火コイルの電圧を供給するようになっ
ている。Then, as shown in Figure 7 (d), the voltage of the ignition coil is increased while the ignition switch is on, and the voltage of the ignition coil is supplied to the spark plug at the timing when the ignition switch is turned off. There is.

ところで、ノイズパルスＮはエンジンの回転速度が低速
であるほど発生しやすく且つその発生期間が長くなる。Incidentally, the lower the rotational speed of the engine, the more likely the noise pulse N is to occur and the longer the period of its occurrence.

逆に、ノイズパルスＮはエンジンの回転速度が高速であ
るほど発生しに＜＜、発生しても第７図（ロ）に示すよ
うに短期間に集中する。On the other hand, the higher the rotational speed of the engine, the more likely the noise pulses N are generated, and even if they occur, they are concentrated in a short period of time as shown in FIG. 7(b).

よって、ノイズ除去の観点からは、上記遅延時間は、エ
ンジンの低速回転時に合わせ、長めにしておく方が有利
である。Therefore, from the viewpoint of noise removal, it is advantageous to set the delay time to be longer in accordance with the low speed rotation of the engine.

しかし、エンジン回転速度に応じて要求されるデユーテ
ィは第８図に実線で示すようにエンジン回転速度が高速
であるほど高い値が要求されるにもかかわらず、上記遅
延時間をエンジンの低速回転時に合わせて長く取ってし
まうと、もともと短い時間幅の高速回転時のパルスから
大きな割合でパルス前縁部が削られるため、デユーティ
不足を生じ、点火困難のような致命的な問題を生ずるこ
ととなってしまう。However, as shown by the solid line in Figure 8, the duty required according to the engine rotation speed is higher as the engine rotation speed becomes higher. If it is taken too long, the leading edge of the pulse will be shaved off to a large extent from the originally short pulse during high speed rotation, resulting in insufficient duty and causing fatal problems such as difficulty in ignition. It ends up.

つまり第７図（ニ）において、Ｉｓｏは点火コイルに最
低限必要な電流値であり、第７図（イ）に示すような低
速時のシグナルパルスＳであれば、フィルタ回路を通し
た後でも充分なパルス幅が確保され、第７図（ニ）に示
すように点火コイルの電流値をＩｓｌまで上昇させられ
、Ｉｓｏを優に越えられる。しかし、第７図（ロ）に示
すような高速時のシグナルパルスＳになると、フィルタ
回路を通すことにより、同図の例ではパルス幅の半分を
失われてしまう。その結果、フィルタ回路を通した後の
パルスは、第７図（ハ）において、立上がりをパルスＳ
′と同じとすると、立下がりは一点鎖線で示す時点にな
り、第７図（ハ）に示すように点火コイルの電流値はＩ
ｓ２までしか上昇させることができず、ＩｓＯに届かな
い。そのために点火困難のような問題を生ずることとな
るのである。In other words, in Figure 7 (d), Iso is the minimum current value required for the ignition coil, and if the signal pulse S at low speed as shown in Figure 7 (a) is used, even after passing through the filter circuit. A sufficient pulse width is ensured, and the current value of the ignition coil can be increased to Isl, as shown in FIG. 7(d), and can easily exceed Iso. However, when it comes to a high-speed signal pulse S as shown in FIG. 7(b), half of the pulse width is lost in the example shown in the figure by passing it through the filter circuit. As a result, the pulse after passing through the filter circuit has the rising edge as the pulse S in FIG. 7(c).
' is the same, the fall will be at the point indicated by the dashed line, and the current value of the ignition coil will be I as shown in Figure 7 (c).
It can only be raised to s2 and does not reach IsO. This results in problems such as difficulty in ignition.

さらに第８図に破線で示すように、エンジンの回転速度
が高速になる程、パルス時間幅の除去される割合が高く
なってデユーティの低下が著しくなるため、高速である
ほど問題は深刻になる。Furthermore, as shown by the broken line in Figure 8, the higher the engine speed, the higher the rate at which the pulse time width is removed and the more significant the reduction in duty becomes, so the problem becomes more serious as the engine speed increases. .

そこで、従来にあってはやむを得ず、第９図に示すよう
に、上記遅延時間をエンジン回転速度の高速側で最大限
許容される値に設定していた。Therefore, in the past, it was unavoidable to set the delay time to the maximum allowable value on the high side of the engine rotational speed, as shown in FIG.

そのため、エンジンの低速回転時にノイズの除去が充分
に行われず、上記したような点火タイミングの制御不良
を生じることがあった。Therefore, when the engine rotates at low speed, noise is not removed sufficiently, which may result in the above-described poor control of ignition timing.

（発明が解決しようとする課題） 上記したように従来のフィルタ回路にあっては、入力信
号の周波数との関係で時定数の設定に難点を生ずる場合
があった。(Problems to be Solved by the Invention) As described above, in conventional filter circuits, there are cases where difficulties arise in setting the time constant in relation to the frequency of the input signal.

本発明は、上記従来技術の有する問題点に鑑みてなされ
たもので、その目的とするところは、入力信号の周波数
に応じて時定数を可変としたフィルタ回路を提供するこ
とにある。The present invention has been made in view of the problems of the prior art described above, and an object thereof is to provide a filter circuit whose time constant is variable according to the frequency of an input signal.

〔発明の構成〕[Structure of the invention]

（課題を解決するための手段） 本発明のフィルタ回路は、カレントミラー回路における
出力電流の流路抵抗と、このカレントミラー回路におけ
る出力電流の流路に対し並列に接続されたコンデンサの
容量とに基づく時定数を持ち、この時定数で入力信号の
パルス前縁部に対する出力信号のパルス前縁部の追従を
拒否することにより、上記時定数に満たない持続時間を
有するパルスを入力信号から除去する遅延回路部と、上
記人力信号を、その周波数に応じた値の電流信号に変換
し、この電流信号を上記カレントミラー回路の入力端に
出力制御電流として与える制御電流供給回路とを備えて
いる。(Means for Solving the Problems) The filter circuit of the present invention has an output current flow path resistance in a current mirror circuit and a capacitance of a capacitor connected in parallel to the output current flow path in the current mirror circuit. a pulse having a duration less than the time constant is removed from the input signal by refusing to follow the leading edge of the pulse of the output signal with the leading edge of the pulse of the input signal with this time constant. The control current supply circuit includes a delay circuit section and a control current supply circuit that converts the human input signal into a current signal having a value corresponding to its frequency and supplies this current signal to the input end of the current mirror circuit as an output control current.

（作　用） 本発明によれば、遅延回路部の時定数の抵抗値がカレン
トミラー回路における出力電流の流路抵抗により設定さ
れ、この流路抵抗はカレントミラー回路へ入力する制御
電流の周波数特性に応じて変化する出力電流値に依存す
ることとなるため、遅延回路部の時定数を入力信号の周
波数に応じて変化させることができることとなる。(Function) According to the present invention, the resistance value of the time constant of the delay circuit section is set by the flow path resistance of the output current in the current mirror circuit, and this flow path resistance is determined by the frequency characteristics of the control current input to the current mirror circuit. Therefore, the time constant of the delay circuit section can be changed depending on the frequency of the input signal.

（実施例） 以下に本発明の実施例について図面を参照しつつ説明す
る。(Example) Examples of the present invention will be described below with reference to the drawings.

第２図は本発明に係るフィルタ回路を組込む点火装置の
ドライバの構成を示すものである。FIG. 2 shows the configuration of a driver for an ignition device incorporating a filter circuit according to the present invention.

この図において、２０１は入力回路、２０２は本発明に
係るフィルタ回路、２０３は出力回路である。In this figure, 201 is an input circuit, 202 is a filter circuit according to the present invention, and 203 is an output circuit.

入力回路２０１は電磁ピックアップ信号を波形整形して
パルス信号を出力する。このパルス信号はエンジンの回
転速度が高速であるほど周波数が高く且つデユーティが
高いものである。The input circuit 201 shapes the waveform of the electromagnetic pickup signal and outputs a pulse signal. The higher the rotational speed of the engine, the higher the frequency and duty of this pulse signal.

このパルス信号はフィルタ回路２０２に入力され、この
フィルタ回路２０２によってそのノイズか除去される。This pulse signal is input to a filter circuit 202, and the noise is removed by this filter circuit 202.

このフィルタ回路２０２の出力信号は出力回路２０３で
増幅され、点火装置に送られる。The output signal of this filter circuit 202 is amplified by an output circuit 203 and sent to the ignition device.

第１図は本発明の一実施例に係るフィルタ回路の回路構
成を示すものである。FIG. 1 shows the circuit configuration of a filter circuit according to an embodiment of the present invention.

この図に示す回路は機能により遅延回路部と制御電流発
生回路部とに大別される。The circuit shown in this figure is roughly divided into a delay circuit section and a control current generation circuit section depending on the function.

遅延回路部はＮＰＮ型トランジスタ１０１〜１０５と抵
抗器１０６〜１０８と定電流源回路１０９．１１０とコ
ンデンサ１１１とを備えている。The delay circuit section includes NPN transistors 101 to 105, resistors 106 to 108, constant current source circuits 109 and 110, and a capacitor 111.

入力信号はトランジスタ１０１のベースに与えられる。An input signal is applied to the base of transistor 101.

Ｖｉはその電圧値である。抵抗器１０６は、このトラン
ジスタ１０１のベース抵抗を、抵抗器１０７は、同トラ
ンジスタ１０１のコレクタ抵抗を構成する。Vi is the voltage value. Resistor 106 constitutes a base resistance of this transistor 101, and resistor 107 constitutes a collector resistance of this transistor 101.

トランジスタ１０２のベースはトランジスタ１０１のコ
レクタに接続され、抵抗器ＩＣｌ３は、このトランジス
タ１０２のコレクタ抵抗を構成する。The base of transistor 102 is connected to the collector of transistor 101, and resistor ICl3 constitutes the collector resistance of this transistor 102.

トランジスタ１０３はトランジスタ１０２とダーリント
ン接続され、定電流源回路１１０は、このトランジスタ
１０２のコレクタに流れる電流を一定値に保持する。Transistor 103 is Darlington connected to transistor 102, and constant current source circuit 110 maintains the current flowing through the collector of transistor 102 at a constant value.

トランジスタ１０４，１０５はカレントミラー回路を構
成している。すなわち、両トランジスタ１０４．１０５
はベース同士が接続され、トランジスタ１０４のコレク
タとベースとは共通に接続されており、トランジスタ１
０４のコレクタに流れる電流値と同じ値の電流■１がト
ランジスタ１０５のコレクタに流れ、そのラインの抵抗
値が決まるようになっている。Transistors 104 and 105 constitute a current mirror circuit. That is, both transistors 104.105
The bases of transistor 104 are connected to each other, and the collector and base of transistor 104 are commonly connected.
A current 1 having the same value as the current value flowing through the collector of transistor 04 flows through the collector of transistor 105, and the resistance value of that line is determined.

トランジスタ１０４のコレクタは定電流源回路１０９に
接続され、トランジスタ１０４は、この定電流源回路１
０９により常時バイアスされるとともに、トランジスタ
１０５のコレクタはトランジスタ１０２のエミッタに接
続され、トランジスタ１０２のターンオンを待機して、
そのコレクタに電流１１が流れるようになっている。The collector of the transistor 104 is connected to the constant current source circuit 109, and the transistor 104 is connected to the constant current source circuit 109.
09, and the collector of transistor 105 is connected to the emitter of transistor 102, waiting for transistor 102 to turn on.
A current 11 is allowed to flow through its collector.

コンデンサ１１１はトランジスタ１０２のエミッタとト
ランジスタ１０３のコレクタとの間に接続されている。Capacitor 111 is connected between the emitter of transistor 102 and the collector of transistor 103.

ここで、このように構成された遅延回路部の動作につい
て説明する。Here, the operation of the delay circuit section configured as described above will be explained.

入力電圧Ｖｔとして“Ｈ（ハイレベル）”が入力される
と、トランジスタ１０１がオンとなる。When "H (high level)" is input as the input voltage Vt, the transistor 101 is turned on.

これにより、トランジスタ１０２のベースは“Ｌ（ロー
レベル）”となるために、このトランジスタ１０２はオ
フされ、連動してトランジスタ１０３がオフとなり、出
力電圧ＶＯは“Ｈ”となる。As a result, the base of the transistor 102 becomes "L" (low level), so this transistor 102 is turned off, and in conjunction, the transistor 103 is turned off, and the output voltage VO becomes "H".

また、入力電圧Ｖｉとして“Ｌｏが入力されると、トラ
ンジスタ１０１はオフとなる。これにより、トランジス
タ１０２のベースは“Ｈｏとなるために、このトランジ
スタ１０２はオンとなり、連動してトランジスタ１０３
がオンとなり、出力電圧Ｖｏは“Ｌｏとなる。Furthermore, when "Lo" is inputted as the input voltage Vi, the transistor 101 is turned off.As a result, the base of the transistor 102 becomes "Ho", so this transistor 102 is turned on, and in conjunction, the transistor 103
is turned on, and the output voltage Vo becomes "Lo".

つまり、コンデンサ１１１を抜きにして考えると出力電
圧Ｖｏのレベルは入力電圧Ｖｉ　と同期して同一のレベ
ルになる。In other words, when considering without the capacitor 111, the level of the output voltage Vo becomes the same level in synchronization with the input voltage Vi.

ここで、このコンデンサ１１１は、トランジスタ１０２
がオン状態のときに充電され、トランジスタ１０２がオ
フ状態のときに放電する。よってトランジスタ１０２が
ターンオフしても、コンデンサ１１１の電位がその放電
の最中に“Ｈｏに保持される時間だけトランジスタ１０
３はオン状態を持続した後にターンオフすることとなる
ため、このトランジスタ１０３のターンオフはトランジ
スタ１０２のターンオフに遅れる。このことにより、出
力信号の立上りは人力信号の立上りよりも遅れることと
なる。Here, this capacitor 111 is connected to the transistor 102
is charged when transistor 102 is on, and discharged when transistor 102 is off. Therefore, even if the transistor 102 is turned off, the transistor 10 is turned off only for the time that the potential of the capacitor 111 is held at "Ho" during its discharge.
Since the transistor 103 is turned off after remaining in the on state, the turn-off of the transistor 103 lags behind the turn-off of the transistor 102. As a result, the rise of the output signal is delayed from the rise of the human input signal.

したがって、出力信号のパルス幅は入力信号のパルス幅
よりその立上りの遅延時間分だけ短くなる。そのため、
入力信号におけるその遅延時間に満たない時間幅の信号
は除去される。これにより、入力信号のノイズが除去さ
れることとなる。Therefore, the pulse width of the output signal is shorter than the pulse width of the input signal by the delay time of its rise. Therefore,
Signals with a time width less than the delay time in the input signal are removed. This will remove noise from the input signal.

この遅延時定数は、コンデンサ１１１の単位時間あたり
の放電電流値が電流値１１により規定されるために、電
流値１１に比例する。This delay time constant is proportional to the current value 11 because the discharge current value of the capacitor 111 per unit time is defined by the current value 11.

この関係を式で表すと、次のようになる。This relationship can be expressed as follows.

Δｔ＋ｃＶｏ／１１ この式中、Δｔは時定数、Ｃはコンデンサ１１１の容量
である。Δt+cVo/11 In this formula, Δt is a time constant, and C is the capacitance of the capacitor 111.

次に、制御電流発生回路部はＦ／Ｖ　（周波数／電圧）
変換回路部とＶ／Ｉ（電圧／電流）変換回路部とを含む
。Next, the control current generation circuit section is F/V (frequency/voltage)
It includes a conversion circuit section and a V/I (voltage/current) conversion circuit section.

Ｆ／Ｖ変換回路部は、ＮＰＮ型トランジスタ１１２．１
１３とＰＮＰ型トランジスタ１１４とインバータ１１５
と抵抗器１１６，１１７と定電流源回路１１８とダイオ
ード１１９とコンデンサ１２０とを備えている。The F/V conversion circuit section includes an NPN transistor 112.1.
13, PNP transistor 114, and inverter 115
, resistors 116 and 117, a constant current source circuit 118, a diode 119, and a capacitor 120.

入力信号はインバータ１１５によってレベルが反転され
、その反転信号がトランジスタ１１２のベースに与えら
れる。■１′はその電圧値である。The level of the input signal is inverted by an inverter 115, and the inverted signal is applied to the base of the transistor 112. (1) 1' is the voltage value.

定電流源回路１１８は同トランジスタ１１２のコレクタ
に接続されている。A constant current source circuit 118 is connected to the collector of the transistor 112.

抵抗３１１６とコンデンサ１２０とは積分回路を構成し
ており、この積分回路にはトランジスタ１１２がオフの
ときダイオード１１９を介して定電流源回路１１８から
定電流が供給され、その積分値Ｖｃを出力する。The resistor 3116 and the capacitor 120 constitute an integrating circuit, and a constant current is supplied to this integrating circuit from the constant current source circuit 118 via the diode 119 when the transistor 112 is off, and outputs the integrated value Vc. .

トランジスタ１１３，１１４はインピーダンス変換回路
を構成する。トランジスタ１１３のベスは積分回路の出
力端に接続され、トランジスタ１１４のベースはトラン
ジスタ１１３のコレクタに接続されている。よって、積
分回路の出力電位Ｖｃはトランジスタ１１３のエミッタ
ーベースにより電位Ｖｆだけ引上げられ、トランジスタ
１１４のベース−エミッタにより電位Ｖｆだけ引下げら
れ、トランジスタ１１４のエミッタの電位は積分回路と
同じ＜Ｖｃとなる。このトランジスタ１１４のエミッタ
はＦ／Ｖ変換回路部の出力端子とされている。Transistors 113 and 114 constitute an impedance conversion circuit. The base of transistor 113 is connected to the output terminal of the integrating circuit, and the base of transistor 114 is connected to the collector of transistor 113. Therefore, the output potential Vc of the integrating circuit is raised by the potential Vf by the emitter base of the transistor 113, and lowered by the potential Vf by the base-emitter of the transistor 114, so that the potential of the emitter of the transistor 114 becomes <Vc, which is the same as that of the integrating circuit. The emitter of this transistor 114 is used as an output terminal of the F/V conversion circuit section.

ここで、このＦ／Ｖ変換回路部の動作について説明する
。Here, the operation of this F/V conversion circuit section will be explained.

まず、入力電圧Ｖｉとして“Ｈ″　（電圧Ｖｌ’として
は“Ｌ”）が入力されると、トランジスタ１１２はオフ
となり、定電流源回路１１８から上記積分回路へ電流が
供給される。これにより、コンデンサ１２０が充電され
、その電位が上昇する。First, when "H" is input as the input voltage Vi ("L" as the voltage Vl'), the transistor 112 is turned off, and current is supplied from the constant current source circuit 118 to the integrating circuit. This charges the capacitor 120 and increases its potential.

また、入力電圧ＶＩとして“Ｌ″　（電圧Ｖ１°として
は“Ｈ”）が入力されると、トランジスタ１１２はオン
となるために、定電流源回路１１８からの電流供給はな
くなる。そして、コンデンサ１２０が抵抗器１１６を通
じて放電する。Further, when "L" is input as the input voltage VI ("H" as the voltage V1°), the transistor 112 is turned on, so that no current is supplied from the constant current source circuit 118. Capacitor 120 then discharges through resistor 116.

入力信号の反転信号は、そのデユーティが周波数に反比
例する。つまり、そのコンデンサ１２０の充電期間に対
する放電期間の比が周波数に反比例することとなるため
に、コンデンサ１２０の平均電位は周波数に比例するこ
ととなる。The duty of the inverted signal of the input signal is inversely proportional to the frequency. In other words, since the ratio of the discharging period to the charging period of the capacitor 120 is inversely proportional to the frequency, the average potential of the capacitor 120 is proportional to the frequency.

第４図（イ）はエンジン回転速度が低速のときの入力信
号の電圧ｖ１１第１図（ロ）はその反転信号の電圧Ｖｉ
゛、第４図（ハ）は同低速時における積分回路の出力電
圧ＶＣ，第４図（ニ）は同低速時における出力信号の電
圧ＶＯｓ第４図（ホ）はエンジン回転速度が高速のとき
の入力信号の電圧Ｖ１、第４図（へ）はその反転信号の
電圧Ｖｉ’、第４図（ト）は同高速時における積分回路
の出力電圧ｖｃ、第４図（チ）は同高速時における出力
信号の電圧Ｖｏの各波形図である。Figure 4 (a) shows the voltage V1 of the input signal when the engine speed is low; Figure 1 (b) shows the voltage Vi of the inverted signal.
゛, Figure 4 (c) shows the output voltage VC of the integrating circuit at the same low speed, Figure 4 (d) shows the voltage VO of the output signal at the same low speed, and Figure 4 (e) shows the output voltage VC when the engine rotation speed is high. The voltage V1 of the input signal is shown in FIG. FIG. 3 is a waveform diagram of the voltage Vo of the output signal in FIG.

これらの図に示すように、入力信号の反転信号Ｖ１’は
、そのデユーティが低速時より高速時の方が低く、その
コンデンサ１２０の充電期間に対する放電期間の比が高
速時のほうが高くなるため、コンデンサ１２０の平均電
位は周波数に比例することとなる。As shown in these figures, the duty of the inverted input signal V1' is lower at high speed than at low speed, and the ratio of the discharging period to the charging period of the capacitor 120 is higher at high speed. The average potential of capacitor 120 will be proportional to frequency.

つまり、図中、Ｖｓａｘｌは低速時のＶｃの最大値、Ｖ
ｍｉｎｌは同最小値、Ｖ＋ｇａｘ２は高速時のＶＣの最
大値、Ｖｓｉｎ２は同最小値である。That is, in the figure, Vsaxl is the maximum value of Vc at low speed, V
minl is the same minimum value, V+gax2 is the maximum value of VC at high speed, and Vsin2 is the same minimum value.

ｖｌｏのデユーティは低速時・高速時ともに５０％を割
るから、低速時・高速時共に次第に最大ピーク値まで上
昇することから最大値Ｖ　ｇ＋ａｘｌ。Since the duty of vlo is less than 50% at both low and high speeds, it gradually increases to the maximum peak value at both low and high speeds, so the maximum value is V g + axl.

Ｖｓａｘ２は同程度の値になる。しかし、放電時間が低
速時の方が長く、逆に高速時の方が短くなるために、最
小値に関しては放電量の違いでＶ■ｉｎ２　＞Ｖｍｉｎ
ｌの関係となる。よって、最大値は同程度であり、最小
値は高速時の方が高くなるために、Ｖｃの平均値は高速
時の方が低速時よりも大きな値になる。Vsax2 has a similar value. However, since the discharge time is longer at low speeds and shorter at high speeds, the minimum value is V in2 > Vmin due to the difference in discharge amount.
The relationship is l. Therefore, the maximum value is about the same, and the minimum value is higher at high speed, so the average value of Vc is larger at high speed than at low speed.

したがって、当該Ｆ／Ｖ変換回路の出力端子の電位はエ
ンジン回転速度が高速であるほど高く、入力電圧ｖ１の
周波数ｆｉに比例することとなる。Therefore, the potential at the output terminal of the F/V conversion circuit increases as the engine rotation speed increases, and is proportional to the frequency fi of the input voltage v1.

このようなＦ／Ｖ変換回路部の出力端子は上記遅延回路
部のトランジスタ１０４のコレクタに抵抗器１２１を介
して接続されている。この抵抗器１２１は上記Ｖ／Ｉ変
換回路部を構成している。The output terminal of such an F/V conversion circuit section is connected to the collector of the transistor 104 of the delay circuit section via a resistor 121. This resistor 121 constitutes the V/I conversion circuit section.

これにより、上記カレントミラー回路の電流値は工１は
、定電流源回路１０９からの電流値Ｉ２に抵抗器１２１
での電流値■３を加えた値になり、この電流値Ｉ３は入
力電圧Ｖｊの周波数ｆｉに比例するため、電流値１１も
入力電圧ｖ１の周波数ｆｉに比例することとなる。As a result, the current value of the current mirror circuit 1 is connected to the current value I2 from the constant current source circuit 109 through the resistor 121.
Since this current value I3 is proportional to the frequency fi of the input voltage Vj, the current value 11 is also proportional to the frequency fi of the input voltage v1.

つまり、抵抗器１２１には、Ｆ／Ｖ変換回路部の出力端
子の電位Ｖｃからトランジスタ１０４のベース−エミッ
タの電位Ｖｒを引いた値の電圧が印加されることとなる
。That is, a voltage equal to the value obtained by subtracting the base-emitter potential Vr of the transistor 104 from the potential Vc of the output terminal of the F/V conversion circuit section is applied to the resistor 121.

よって、 ＩＩ　−１２＋ｌ３ Ｉ３−　（Ｖｃ　−Ｖｌ’　）　／Ｒ Ｖｃ父Ｎ の関係になる。Therefore, II -12+l3 I3-(Vc-Vl')/R Vc father N It becomes a relationship.

よって、電流値１１が入力電圧Ｖｌの周波数ｆ１に比例
し、遅延回路部における時定数は電流値１１に反比例、
すなわち第６図に示すようにエンジン回転数に反比例す
る。Therefore, the current value 11 is proportional to the frequency f1 of the input voltage Vl, and the time constant in the delay circuit section is inversely proportional to the current value 11.
That is, as shown in FIG. 6, it is inversely proportional to the engine speed.

Δｔ１．Δｔ２は低速時・高速時の各時定数である。図
に示すように、時定数は、周波数が低いほど大きくなり
、低速では充分なノイズ除去時間が得られる。逆に時定
数は入力電圧Ｖ１の周波数が高いほど短くなるために、
高速でのデユーティ不足を解消することもできる。Δt1. Δt2 is a time constant at low speed and high speed. As shown in the figure, the time constant becomes larger as the frequency becomes lower, and sufficient noise removal time can be obtained at low speeds. Conversely, the time constant becomes shorter as the frequency of input voltage V1 becomes higher.
It is also possible to eliminate the lack of duty at high speed.

第３図は本発明に係るフィルタ回路が組込まれる他種ド
ライバの構成を示すものである。FIG. 3 shows the configuration of another type of driver in which the filter circuit according to the present invention is incorporated.

この図に示すドライバには入力回路３０１、フィルタ回
路３０２、出力回路３０４の他、演算回路３０３を備え
ている。入力回路３０１、フィルタ回路３０２、出力回
路３０４については第２図に示す入力回路２０１、フィ
ルタ回路２０２、出力回路２０３と同一機能であるため
にその説明は省略する。The driver shown in this figure includes an input circuit 301, a filter circuit 302, an output circuit 304, and an arithmetic circuit 303. Since the input circuit 301, filter circuit 302, and output circuit 304 have the same functions as the input circuit 201, filter circuit 202, and output circuit 203 shown in FIG. 2, their explanation will be omitted.

演算回路３０３はフィルタ回路３０２の出力を受けて、
そのデユーティをエンジン回転数に応じて精密に調整す
るもので、例えば、フィルタ回路３０２の出力そのまま
ではデユーティが大きすぎる場合にはこれを小さくする
ように調整する。The arithmetic circuit 303 receives the output of the filter circuit 302, and
The duty is precisely adjusted according to the engine speed. For example, if the output of the filter circuit 302 is too large, the duty is adjusted to be smaller.

第５図はその動作の概略を示すもので、同図（イ）はフ
ィルタ回路３０２の出力信号電圧ｖｏ１同図（ロ）は演
算回路３０３の内部生成信号、同図（ハ）は演算回路３
０３の出力電圧である。FIG. 5 shows an outline of the operation. FIG. 5 (A) shows the output signal voltage vo of the filter circuit 302, FIG.
This is the output voltage of 03.

演算回路３０３では、フィルタ回路３０２からの信号の
オン期間を積分して第５図（ロ）に示すような鋸波を生
成し、これを所定のしきい値ｖｔｈでスライスして、第
５図（ハ）に示すようなデユーティを小さくした信号を
生成する。これを出力回路３０４を介して点火装置に与
える。The arithmetic circuit 303 integrates the ON period of the signal from the filter circuit 302 to generate a sawtooth wave as shown in FIG. A signal with a reduced duty as shown in (c) is generated. This is supplied to the ignition device via the output circuit 304.

従来にあっては、ノイズの除去が不十分であったために
、演算回路３０３でのデユーティ演算に誤差を生ずるこ
ととなっていた。が、本実施例のフィルタ回路によれば
、ノイズは確実に除去されるため、演算誤差をなくすこ
とができる。In the past, noise removal was insufficient, resulting in an error in the duty calculation in the calculation circuit 303. However, according to the filter circuit of this embodiment, since noise is reliably removed, calculation errors can be eliminated.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、遅延回路部の時定
数の抵抗値がカレントミラー回路における出力電流の流
路抵抗により設定され、二〇流路抵抗はカレントミラー
回路へ入力する制御電流の周波数特性に応じて変化する
出力電流値に依存することとなるため、遅延回路部の時
定数を入力信号の周波数に応じて変化させることができ
ることとなる。As explained above, according to the present invention, the resistance value of the time constant of the delay circuit section is set by the flow path resistance of the output current in the current mirror circuit, and the 20 flow path resistance is the flow path resistance of the control current input to the current mirror circuit. Since it depends on the output current value which changes according to the frequency characteristics, the time constant of the delay circuit section can be changed according to the frequency of the input signal.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例に係るフィルタ回路の回路図
、第２図は第１図に示すフィルタ回路が組込まれるドラ
イバの一例を示すブロック図、第３図は同ドライバの他
の例を示すブロック図、第４図は第１図に示すフィルタ
回路の動作を示す信号波形図、第５図は第３図に示す演
算回路の動作を示す信号波形図、第６図は第１図に示す
フィルタ回路のエツジ回転数に対する時定数の変化特性
を示す曲線図、第７図は従来のフィルタ回路の動作を示
す信号波形図、第８図は点火装置において要求するフィ
ルタ回路の出力デユーティと従来のフィルタ回路の出力
デユーティとの関係を示す曲線図、第９図は要求される
ノイズ除去時間と従来のフィルタ回路におけるノイズ除
去時間との関係を示す曲線図である。 １０１〜１０５・・・遅延回路部を構成するＮＰＮ型ト
ランジスタ（１０４，１０５・・・カレントミラー回路
を構成するトランジスタ）、１１１・・遅延回路部のコ
ンデンサ、１１２，１１３・・・制御電流発生回路部を
構成するＮＰＮ型トランジスタ、１１４・・・同ＰＮＰ
型トランジスタ、１１５・・・同インバータ、１１６・
・同Ｆ／Ｖ変換用抵抗器、１２０・・・同Ｆ／Ｖ変換用
コンデンサ、１２１は同Ｖ／Ｉ変換用抵抗器。Fig. 1 is a circuit diagram of a filter circuit according to an embodiment of the present invention, Fig. 2 is a block diagram showing an example of a driver in which the filter circuit shown in Fig. 1 is incorporated, and Fig. 3 is another example of the same driver. FIG. 4 is a signal waveform diagram showing the operation of the filter circuit shown in FIG. 1, FIG. 5 is a signal waveform diagram showing the operation of the arithmetic circuit shown in FIG. 7 is a signal waveform diagram showing the operation of the conventional filter circuit, and FIG. 8 shows the output duty of the filter circuit required in the ignition system. FIG. 9 is a curve diagram showing the relationship between the output duty of the conventional filter circuit and the required noise removal time and the noise removal time of the conventional filter circuit. 101 to 105... NPN transistors forming the delay circuit section (104, 105... transistors forming the current mirror circuit), 111... Capacitors of the delay circuit section, 112, 113... Control current generation circuit NPN type transistors constituting the section, 114...PNP
type transistor, 115...same inverter, 116...
・Resistor for F/V conversion, 120...Capacitor for F/V conversion, 121 is a resistor for V/I conversion.

Claims (1)

【特許請求の範囲】 カレントミラー回路における出力電流の流路抵抗と、該
カレントミラー回路における出力電流の流路に対し並列
に接続されたコンデンサの容量との時定数を持ち、この
時定数で入力信号のパルス前縁部に対する出力信号のパ
ルス前縁部の追従を拒否することにより、前記時定数に
満たない持続時間を有するパルスを前記入力信号から除
去する遅延回路部と、 前記入力信号の周波数に応じた値の電流信号を前記カレ
ントミラー回路の入力端に出力制御電流として与える制
御電流発生回路部と、 を備えているフィルタ回路。[Claims] It has a time constant of the flow path resistance of the output current in the current mirror circuit and the capacitance of the capacitor connected in parallel to the flow path of the output current in the current mirror circuit. a delay circuit for removing pulses from the input signal having a duration less than the time constant by refusing to follow a pulse leading edge of the output signal with respect to a pulse leading edge of the signal; a control current generation circuit section that supplies a current signal having a value corresponding to the current mirror circuit to an input terminal of the current mirror circuit as an output control current;