JPH0493059A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH0493059A JPH0493059A JP21084890A JP21084890A JPH0493059A JP H0493059 A JPH0493059 A JP H0493059A JP 21084890 A JP21084890 A JP 21084890A JP 21084890 A JP21084890 A JP 21084890A JP H0493059 A JPH0493059 A JP H0493059A
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead
- tab
- semiconductor
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 239000003566 sealing material Substances 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 14
- 238000005304 joining Methods 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract 4
- 238000000034 method Methods 0.000 description 13
- 239000000919 ceramic Substances 0.000 description 9
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000010931 gold Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は半導体パッケージに関する。
[従来の技術]
従来、IC(集積回路)、LSI(大規模集積回路)な
どの半導体チップが実装された半導体パッケージとして
は、TAB (テープ・オートメチド・ボンディング)
パッケージ、モールドパッケージ、セラミックパッケー
ジ等が知られている。
どの半導体チップが実装された半導体パッケージとして
は、TAB (テープ・オートメチド・ボンディング)
パッケージ、モールドパッケージ、セラミックパッケー
ジ等が知られている。
T A B パッケージは、TAB方式又はフィルムキ
ャリア方式と称される実装方式を用いて半導体チップを
配線等の施された可撓性テープ基板あるいはフィルム基
板に接合して作成される。
ャリア方式と称される実装方式を用いて半導体チップを
配線等の施された可撓性テープ基板あるいはフィルム基
板に接合して作成される。
モールドパッケージ、セラミックパッケージは、ワイヤ
ボンディング方式、フリップチップ方式、ビームリード
方式などの実装方式を用いて半導体チップを金属性リー
ドフレームに接合すると共にモールド樹脂やセラミック
などの封止用材料により半導体チップを封止して作成さ
れる。
ボンディング方式、フリップチップ方式、ビームリード
方式などの実装方式を用いて半導体チップを金属性リー
ドフレームに接合すると共にモールド樹脂やセラミック
などの封止用材料により半導体チップを封止して作成さ
れる。
従来のTABパッケージは、特にパッケージの小型・薄
型化に適したものとされている。
型化に適したものとされている。
他方、従来のモールドパッケージ、セラミックパッケー
ジ等は、リードフレームの一部がアウタリードを構成し
ているので、アウタリードの強度が高(、しかもパッケ
ージ外形が標準化されているので、パッケージを実装基
板等に実装しゃすいという利点がある。
ジ等は、リードフレームの一部がアウタリードを構成し
ているので、アウタリードの強度が高(、しかもパッケ
ージ外形が標準化されているので、パッケージを実装基
板等に実装しゃすいという利点がある。
[発明が解決しようとする課題]
半導体パッケージとしては一般に、小型・薄型化が可能
でしかも容易に実装可能であることが望まれている。
でしかも容易に実装可能であることが望まれている。
しかしながら、従来のTABパッケージに備えられるア
ウタリードは薄く強度が低いので、TABパッケージを
実装基板等に実装する際には、アウタリードの変形、断
線、ショート等が生じ易いため、その実装を容易に行う
ことができながった。
ウタリードは薄く強度が低いので、TABパッケージを
実装基板等に実装する際には、アウタリードの変形、断
線、ショート等が生じ易いため、その実装を容易に行う
ことができながった。
このため、例えば、打ち抜き金型によりTABパッケー
ジのアウタリードの切断及びフォーミング処理を行い、
ボンディングツールによりTABパッケージの実装基板
への実装を行う方法が提案された。しかしながら、この
方法では、TABパッケージの外形が標準化されていな
いため、汎用性がなく、個別に金型やボンディングツー
ルを用意しなければならず、また、パッケージの個々に
ついての実装基板等へのボンディングであるため、例え
ばパッケージの実装に広く用いられている半田リフロー
装置に比べて処理能力は低くなり、実装コストは高く、
容易に実装することはできなかった。
ジのアウタリードの切断及びフォーミング処理を行い、
ボンディングツールによりTABパッケージの実装基板
への実装を行う方法が提案された。しかしながら、この
方法では、TABパッケージの外形が標準化されていな
いため、汎用性がなく、個別に金型やボンディングツー
ルを用意しなければならず、また、パッケージの個々に
ついての実装基板等へのボンディングであるため、例え
ばパッケージの実装に広く用いられている半田リフロー
装置に比べて処理能力は低くなり、実装コストは高く、
容易に実装することはできなかった。
他方、モールドパッケージをTABパッケージなみに薄
くすることは、モールド樹脂等の流動性と半導体チップ
を含むパッケージ内部の構造を調節する必要があるなど
の理由から、困難であった。
くすることは、モールド樹脂等の流動性と半導体チップ
を含むパッケージ内部の構造を調節する必要があるなど
の理由から、困難であった。
本発明の目的は、小型・薄型化が可能であり且つ容易に
実装し得る半導体パッケージを提供することである。
実装し得る半導体パッケージを提供することである。
[課題を解決するための手段]
前述の目的を達成するために、本発明の半導体パッケー
ジは、可撓性テープ基板とテープ基板に接合された半導
体チップとテープ基板の外周部に配列された第1アウタ
リードとを有するTABパッケージと、TABパッケー
ジを囲む形状を有しており絶縁性の封止用材料から構成
されたパッケージ本体と、パッケージ本体の内周部に配
列されたインナリードと、パッケージ本体に封止された
リード部分を介してインナリードと一体的に接続されて
おりパッケージ本体の所定位置に配列された第2アウタ
リードとを備えており、第1アウタリードとインナリー
ドとを電気伝導可能に接合すると共にパッケージ本体が
所定の外形寸法を有するように構成したことを特徴とす
る。
ジは、可撓性テープ基板とテープ基板に接合された半導
体チップとテープ基板の外周部に配列された第1アウタ
リードとを有するTABパッケージと、TABパッケー
ジを囲む形状を有しており絶縁性の封止用材料から構成
されたパッケージ本体と、パッケージ本体の内周部に配
列されたインナリードと、パッケージ本体に封止された
リード部分を介してインナリードと一体的に接続されて
おりパッケージ本体の所定位置に配列された第2アウタ
リードとを備えており、第1アウタリードとインナリー
ドとを電気伝導可能に接合すると共にパッケージ本体が
所定の外形寸法を有するように構成したことを特徴とす
る。
[作用]
本発明の半導体パッケージにおいては、TABパッケー
ジは、テープ基板の外周部に配列された第1アウタリー
ドを有している。パッケージ本体は、TABパッケージ
を囲む形状を有しており、インナリードは、パッケージ
本体の内周部に配列されており、第2アウタリードは、
パッケージ本体の所定位置に配列されている。そして、
第1アウタリードとインナリードとを電気伝導可能に接
合するように構成したので、半導体チップをパッケージ
本体内に封止する必要かなく、パッケージ本体を薄くす
ることができる。ここで、半導体チップを含むTABパ
ッケージ部分は従来同様薄型に構成可能であるので、本
発明の構成によれば、従来の半導体チップをパッケージ
本体内に封止したモールドパッケージ、セラミックパッ
ケージ等と比べて、半導体パッケージ全体を薄型に構成
することが可能になる。しかも、半導体パッケージのア
ウタリードとしての第2アウタリードは、従来のモール
ドパッケージ、セラミックパッケージ等の場合と同様に
十分な強度を持つように例えばリードフレームから作成
することができる。従って、従来のTABパッケージの
場合のように実装する際に発生するアウタリードの変形
、断線、ショート等を未然に防止することができ、即ち
、半導体パッケージの実装基板等への実装を容易とする
ことができる。更に、パッケージ本体が所定の外形寸法
を有するように構成したので、例えばパッケージ本体の
平面形状における外形寸法を標準化されたモールドパッ
ケージやセラミックパッケジなどの汎用半導体パッケー
ジと同じになるように構成すれば、本発明の半導体パッ
ケージに、これら汎用半導体パッケージと互換性を持た
せることができ、より容易に実装可能にすると共に汎用
性を高めることができる。また、同一のTABパッケー
ジを用いても、パッケージ本体の外形状を変えれば、様
々な使用ニーズに合った形状に整えることができるので
便利である。
ジは、テープ基板の外周部に配列された第1アウタリー
ドを有している。パッケージ本体は、TABパッケージ
を囲む形状を有しており、インナリードは、パッケージ
本体の内周部に配列されており、第2アウタリードは、
パッケージ本体の所定位置に配列されている。そして、
第1アウタリードとインナリードとを電気伝導可能に接
合するように構成したので、半導体チップをパッケージ
本体内に封止する必要かなく、パッケージ本体を薄くす
ることができる。ここで、半導体チップを含むTABパ
ッケージ部分は従来同様薄型に構成可能であるので、本
発明の構成によれば、従来の半導体チップをパッケージ
本体内に封止したモールドパッケージ、セラミックパッ
ケージ等と比べて、半導体パッケージ全体を薄型に構成
することが可能になる。しかも、半導体パッケージのア
ウタリードとしての第2アウタリードは、従来のモール
ドパッケージ、セラミックパッケージ等の場合と同様に
十分な強度を持つように例えばリードフレームから作成
することができる。従って、従来のTABパッケージの
場合のように実装する際に発生するアウタリードの変形
、断線、ショート等を未然に防止することができ、即ち
、半導体パッケージの実装基板等への実装を容易とする
ことができる。更に、パッケージ本体が所定の外形寸法
を有するように構成したので、例えばパッケージ本体の
平面形状における外形寸法を標準化されたモールドパッ
ケージやセラミックパッケジなどの汎用半導体パッケー
ジと同じになるように構成すれば、本発明の半導体パッ
ケージに、これら汎用半導体パッケージと互換性を持た
せることができ、より容易に実装可能にすると共に汎用
性を高めることができる。また、同一のTABパッケー
ジを用いても、パッケージ本体の外形状を変えれば、様
々な使用ニーズに合った形状に整えることができるので
便利である。
次に示す本発明の実施例から、本発明のこのような作用
がより明らかにされ、更に本発明の他の作用が明らかに
されよう。
がより明らかにされ、更に本発明の他の作用が明らかに
されよう。
[実施例]
本発明の実施例を図面に基づいて説明する。
本発明の第1実施例である半導体パッケージが、第1図
及び第2図に平面図及び断面図により夫々示されている
。
及び第2図に平面図及び断面図により夫々示されている
。
第1図及び第2図において、半導体パッケージ10は、
TABパッケージ20と、TABパッケジ20を囲むリ
ードフレームパッケージ30とを備えている。TABパ
ッケージ20は、第1アウタリド21を備えている。リ
ードフレームパッケージ30はインナリード31を備え
ている。
TABパッケージ20と、TABパッケジ20を囲むリ
ードフレームパッケージ30とを備えている。TABパ
ッケージ20は、第1アウタリド21を備えている。リ
ードフレームパッケージ30はインナリード31を備え
ている。
アウタリード21とインナリード31とは電気伝導可能
に接合されている。このような接合方法としては、例え
ば、Au (金) −8n (錫)又は5nSn等によ
る熱圧着、半田付け、もしくは導電性接着剤により接合
する方法がある。
に接合されている。このような接合方法としては、例え
ば、Au (金) −8n (錫)又は5nSn等によ
る熱圧着、半田付け、もしくは導電性接着剤により接合
する方法がある。
第4図及び第5図は夫々、TABパッケージ20の平面
図及び断面図である。
図及び断面図である。
第4図及び第5図において、TABパッケージ20は、
可撓性テープ基板22を備えている。
可撓性テープ基板22を備えている。
テープ基板22は例えばポリイミドテープから構成され
ている。
ている。
テープ基板22上には、アウタリード21を含む電気配
線が形成されている。このような配線は、例えば、銅、
錫、金、半田等の導電性材料を用いてのメツキ処理技術
等により形成されている。
線が形成されている。このような配線は、例えば、銅、
錫、金、半田等の導電性材料を用いてのメツキ処理技術
等により形成されている。
このようにして形成された配線の所定部分が夫々、半導
体チップ24の図示しない接続用パッドの夫々に電気的
接続されるように、半導体チップ24は、TAB方式に
よりテープ基板22に接合されている。
体チップ24の図示しない接続用パッドの夫々に電気的
接続されるように、半導体チップ24は、TAB方式に
よりテープ基板22に接合されている。
尚、TAB封止樹脂25により、配線と半導体チップ2
4との接続部分等は、樹脂封止されている。
4との接続部分等は、樹脂封止されている。
このように、TABパッケージ20においては、半導体
チップ24に対して所定の電気的接続が施されたアウタ
リード21がTABパッケージ20の外周部に沿って配
列されている。
チップ24に対して所定の電気的接続が施されたアウタ
リード21がTABパッケージ20の外周部に沿って配
列されている。
第6図及び第7図は夫々、リードフレームパッケージ3
0の平面図及び断面図である。
0の平面図及び断面図である。
第6図及び第7図において、リードフレームパッケージ
30は、絶縁性の封止用材料から構成されたパッケージ
本体32を備えている。パッケージ本体32は、例えば
、モールド樹脂、セラミック、ガラス等から構成されて
おり、TABパッケージ20の平面図における外形より
も−回り大きい正方形の枠の形状を有している。
30は、絶縁性の封止用材料から構成されたパッケージ
本体32を備えている。パッケージ本体32は、例えば
、モールド樹脂、セラミック、ガラス等から構成されて
おり、TABパッケージ20の平面図における外形より
も−回り大きい正方形の枠の形状を有している。
パッケージ本体32の内周部には、インナリード3Iが
配列されている。パッケージ本体32の外周部には、第
2アウタリード33が配列されている。インナリード3
1とアウタリード33とは、リードフレムから一体的に
形成されており、パッケージ本体32に封止されたリー
ド部分を介して互いに接続されている。
配列されている。パッケージ本体32の外周部には、第
2アウタリード33が配列されている。インナリード3
1とアウタリード33とは、リードフレムから一体的に
形成されており、パッケージ本体32に封止されたリー
ド部分を介して互いに接続されている。
リードフレームパッケージ3oは、例えば、リドフレー
ムを金型内に配置して樹脂を用いてトランスファモール
ド成型するか又は射出成型した後、リードフレームを所
定の位置で切断し、フォーミング処理を施して作成され
る。
ムを金型内に配置して樹脂を用いてトランスファモール
ド成型するか又は射出成型した後、リードフレームを所
定の位置で切断し、フォーミング処理を施して作成され
る。
第8図に、このようなリードフレームパッヶジ30を複
数含む多連リードフレームパッケージ5゜を示す。
数含む多連リードフレームパッケージ5゜を示す。
第8図において、多連リードフレームパッヶジ50は、
第6図に示したリードフレームパッヶジ30を4つ含ん
でいる。多連リードフレームパッケージ50は、4組の
インナリード31及びアウタリド33となる部分を含む
リードフレーム4oを備えている。リードフレーム40
は、錫、金、半田等の導電性材料を用いてのメツキ処理
技術等により形成されている。
第6図に示したリードフレームパッヶジ30を4つ含ん
でいる。多連リードフレームパッケージ50は、4組の
インナリード31及びアウタリド33となる部分を含む
リードフレーム4oを備えている。リードフレーム40
は、錫、金、半田等の導電性材料を用いてのメツキ処理
技術等により形成されている。
多連リードフレームパッケージ5oは、リードフレーム
40において個々のリドフレームパッケーを形成すべき
部分の夫々に対して、前述のトランスファモールド成型
又は射出成型技術を連続的又は同時に適用して作成する
ことができる。
40において個々のリドフレームパッケーを形成すべき
部分の夫々に対して、前述のトランスファモールド成型
又は射出成型技術を連続的又は同時に適用して作成する
ことができる。
多連リードフレームパッケージ50に含まれる夫々のリ
ードフレームパッケージ30にTABパッケージ20を
搭載した後、リードフレーム40を切断し、さらにフォ
ーミング処理を施すことにより複数の半導体パッケージ
10を作成することができる。このようにすると、複数
の半導体パッケージIOを連続的又は同時に製造するこ
とができるので大変便利である。また、多連リードフレ
ームパッケジ50は、TABパッケージ20を搭載する
前に個々のリードフレームパッケージ30に切断されて
もよい。以上のように、多連リードフレームパッケジ5
0は、大量生産に適している。
ードフレームパッケージ30にTABパッケージ20を
搭載した後、リードフレーム40を切断し、さらにフォ
ーミング処理を施すことにより複数の半導体パッケージ
10を作成することができる。このようにすると、複数
の半導体パッケージIOを連続的又は同時に製造するこ
とができるので大変便利である。また、多連リードフレ
ームパッケジ50は、TABパッケージ20を搭載する
前に個々のリードフレームパッケージ30に切断されて
もよい。以上のように、多連リードフレームパッケジ5
0は、大量生産に適している。
リードフレームパッケージ30の平面形状における外形
寸法は、半導体パッケージ10に汎用性を持たせるよう
に、標準化されたモールドパッケージやセラミックパッ
ケージなどの汎用半導体パッテジと互換性を持たせたも
のとするのが好ましい。
寸法は、半導体パッケージ10に汎用性を持たせるよう
に、標準化されたモールドパッケージやセラミックパッ
ケージなどの汎用半導体パッテジと互換性を持たせたも
のとするのが好ましい。
また、使用ニーズに合わせたものとしても良い。
尚、本第1実施例では、第2図から明らかなように、イ
ンナリード31が真直ぐなリード部分から構成されてお
り、パッケージ本体32の厚みはTABパッケージ20
の厚みより厚くなるように構成されている。
ンナリード31が真直ぐなリード部分から構成されてお
り、パッケージ本体32の厚みはTABパッケージ20
の厚みより厚くなるように構成されている。
第3図に、本発明の第2実施例である半導体パッケージ
が、断面図により示されている。
が、断面図により示されている。
同図において、半導体パッケージ10aは、第1゜実施
例の場合と同じTABパッケージ20と、リドフレーム
パッケージ30a とから構成されている。
例の場合と同じTABパッケージ20と、リドフレーム
パッケージ30a とから構成されている。
リードフレームパッケージ30aにおいては、パッケー
ジ本体32aの厚みをTABパッケージ20の厚みと同
程度に薄く構成することができるようにインナリード3
1aは段状に曲げられて構成されている。従って、半導
体パッケージ10aの全体の厚みは半導体パッケージI
Oよりも薄くされており、即ち、第2実施例は第1実施
例よりも小型・薄型化の観点で有利である。
ジ本体32aの厚みをTABパッケージ20の厚みと同
程度に薄く構成することができるようにインナリード3
1aは段状に曲げられて構成されている。従って、半導
体パッケージ10aの全体の厚みは半導体パッケージI
Oよりも薄くされており、即ち、第2実施例は第1実施
例よりも小型・薄型化の観点で有利である。
尚、以上の実施例では、第2図及び第3図から分かるよ
うに、アウタリード33は段状に曲げられており、パッ
ケージ本体32の底面よりやや低い位置にありこの底面
と平行な直線部分を有している。
うに、アウタリード33は段状に曲げられており、パッ
ケージ本体32の底面よりやや低い位置にありこの底面
と平行な直線部分を有している。
従って、半導体パッケージ10.10aを図示しない実
装基板等に対して実装する際には、このアウタリード3
3の直線部分を従来のフラットパック方式と同様に実装
基板等の所定配線部分に接合することになる。しかしな
がら、アウタリード33の形状を、従来のデュアル・イ
ン−ライン型、ピン・グリッド・アレー型、チップキャ
リア型等のパッケジの有するアウタリードと同様の形状
に構成して、これらの従来の実装方式と同様に、アウタ
リド33を実装基板等の所定配線部分に接合するように
構成してもよい。
装基板等に対して実装する際には、このアウタリード3
3の直線部分を従来のフラットパック方式と同様に実装
基板等の所定配線部分に接合することになる。しかしな
がら、アウタリード33の形状を、従来のデュアル・イ
ン−ライン型、ピン・グリッド・アレー型、チップキャ
リア型等のパッケジの有するアウタリードと同様の形状
に構成して、これらの従来の実装方式と同様に、アウタ
リド33を実装基板等の所定配線部分に接合するように
構成してもよい。
[発明の効果]
以上説明したように本発明の半導体パッケージによれば
、TABパッケージは、テープ基板の外周部に配列され
た第1アウタリードを有しており、パッケージ本体は、
TABパッケージを囲む形状を有しており、インナリー
ドは、パッケージ本体の内周部に配列されており、第1
アウタリードとインナリードとを電気伝導可能に接合す
るように構成したので、半導体パッケージ全体を薄型に
構成することが可能になる。しかも、半導体パッケジの
アウタリードとしての第2アウタリードは、十分な強度
を持つように作成することができる。
、TABパッケージは、テープ基板の外周部に配列され
た第1アウタリードを有しており、パッケージ本体は、
TABパッケージを囲む形状を有しており、インナリー
ドは、パッケージ本体の内周部に配列されており、第1
アウタリードとインナリードとを電気伝導可能に接合す
るように構成したので、半導体パッケージ全体を薄型に
構成することが可能になる。しかも、半導体パッケジの
アウタリードとしての第2アウタリードは、十分な強度
を持つように作成することができる。
従って、半導体パッケージの実装基板等への実装を容易
とすることができる。更に、パッケージ本体が所定の外
形寸法を有するように構成したので、例えばパッケージ
本体の平面形状における外形寸法を標準化された汎用半
導体パッケージと同じになるように構成すれば、本発明
の半導体パッケージに、これら汎用半導体パッケージと
互換性を持たせることができ、より容易に実装可能にす
ると共に汎用性を高めることができる。また、同一のT
ABパッケージを用いても、パッケージ本体の外形状を
変えれば、様々な使用ニーズに合った形状に整えること
ができるので便利である。この結果、本発明によれば、
小型・薄型化が可能であり且つ容易に実装し得る半導体
パッケージを提供することができる。
とすることができる。更に、パッケージ本体が所定の外
形寸法を有するように構成したので、例えばパッケージ
本体の平面形状における外形寸法を標準化された汎用半
導体パッケージと同じになるように構成すれば、本発明
の半導体パッケージに、これら汎用半導体パッケージと
互換性を持たせることができ、より容易に実装可能にす
ると共に汎用性を高めることができる。また、同一のT
ABパッケージを用いても、パッケージ本体の外形状を
変えれば、様々な使用ニーズに合った形状に整えること
ができるので便利である。この結果、本発明によれば、
小型・薄型化が可能であり且つ容易に実装し得る半導体
パッケージを提供することができる。
第1図は本発明の第1実施例を示す平面図、第2図は第
11図のA−A断面図、第3図は本発明の第2実施例を
示す断面図、第4図は第1実施例のTABパッケージを
示す平面図、第5図は第4図のA−A断面図、第6図は
第1実施例のリードフレームパッケージを示す平面図、
第7図は第6図のA、−A断面図、第8図は複数の第6
図のリードフレームパッケージを含む多連リードフレー
ムパッケージの平面図である。
11図のA−A断面図、第3図は本発明の第2実施例を
示す断面図、第4図は第1実施例のTABパッケージを
示す平面図、第5図は第4図のA−A断面図、第6図は
第1実施例のリードフレームパッケージを示す平面図、
第7図は第6図のA、−A断面図、第8図は複数の第6
図のリードフレームパッケージを含む多連リードフレー
ムパッケージの平面図である。
Claims (1)
- 可撓性テープ基板と該テープ基板に接合された半導体
チップと該テープ基板の外周部に配列された第1アウタ
リードとを有するTABパッケージと、該TABパッケ
ージを囲む形状を有しており絶縁性の封止用材料から構
成されたパッケージ本体と、該パッケージ本体の内周部
に配列されたインナリードと、前記パッケージ本体に封
止されたリード部分を介して前記インナリードと一体的
に接続されており前記パッケージ本体の所定位置に配列
された第2アウタリードとを備えており、前記第1アウ
タリードと前記インナリードとを電気伝導可能に接合す
ると共に前記パッケージ本体が所定の外形寸法を有する
ように構成したことを特徴とする半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21084890A JPH0493059A (ja) | 1990-08-08 | 1990-08-08 | 半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21084890A JPH0493059A (ja) | 1990-08-08 | 1990-08-08 | 半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0493059A true JPH0493059A (ja) | 1992-03-25 |
Family
ID=16596112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21084890A Pending JPH0493059A (ja) | 1990-08-08 | 1990-08-08 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0493059A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06188285A (ja) * | 1992-12-16 | 1994-07-08 | Toshiba Corp | 半導体装置 |
JP2010267976A (ja) * | 2010-06-10 | 2010-11-25 | Mitsubishi Electric Corp | 電子部品搭載構造及び車載用センサー |
-
1990
- 1990-08-08 JP JP21084890A patent/JPH0493059A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06188285A (ja) * | 1992-12-16 | 1994-07-08 | Toshiba Corp | 半導体装置 |
JP2010267976A (ja) * | 2010-06-10 | 2010-11-25 | Mitsubishi Electric Corp | 電子部品搭載構造及び車載用センサー |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4870224A (en) | Integrated circuit package for surface mount technology | |
KR100219791B1 (ko) | 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법 | |
US7405104B2 (en) | Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same | |
US4891687A (en) | Multi-layer molded plastic IC package | |
US5637828A (en) | High density semiconductor package | |
US5227662A (en) | Composite lead frame and semiconductor device using the same | |
US7799611B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
US4835120A (en) | Method of making a multilayer molded plastic IC package | |
US6867066B2 (en) | Method for production of a semiconductor device with package that includes an insulator frame on a metal member | |
US4012766A (en) | Semiconductor package and method of manufacture thereof | |
JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPH05343588A (ja) | 一部モールド型pcbチップキャリヤタイプパッケージ | |
JPH08148603A (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
WO2004064144A2 (en) | Semiconductor packaging with a partially prepatterned lead frame and method of manufacturing the same | |
KR19990083550A (ko) | 수지밀봉형반도체장치및그제조방법,리드프레임 | |
KR20050066999A (ko) | 반도체장치 및 그 제조방법 | |
KR100226335B1 (ko) | 플라스틱 성형회로 패키지 | |
US5445995A (en) | Method for manufacturing plastic-encapsulated semiconductor devices with exposed metal heat sink | |
US20020003308A1 (en) | Semiconductor chip package and method for fabricating the same | |
US5708295A (en) | Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same | |
JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH0493059A (ja) | 半導体パッケージ | |
JP3466354B2 (ja) | 半導体装置 | |
JP2001177007A (ja) | 半導体装置及びその製造方法 |