JPH0492589A - Color image pickup device - Google Patents

Abstract

PURPOSE:To reduce the generation of a pseudo color, and to obtain the resolution of a luminance signal to a logical limit by defining the pitch of the horizontal scanning direction of a color filter as a PH, and the pitch of the vertical scanning direction as a PV, and arranging the same kinds of color filters by 2PH and 2PV pitches with the offset of only PH in the horizontal direction. CONSTITUTION:An RGB pure color type is used for a color filter array 1b. Each color filter R, G1, G2, and B is arranged in the horizontal direction by 2PH pitch, and in the vertical direction by 2PV pitch, and also is the offset sampling constitution of the offset amount PH in the horizontal direction. There is no carrier of a color difference signal on an fH axis, and the signal is shifted up and down by only + or -1/4 PH, so that it can be apart from a base band. Thus, the pseudo color due to the return of the color difference signal, can be reduced. Moreover, there is not any carrier of the color difference signal on the fH axis so that even the luminance signal can be obtained even to fH=1/2 PH being a theoretical resolution limit frequency.

Description

【発明の詳細な説明】[Detailed description of the invention]

（産業上の利用分野〕 本発明は、スチルビデオカメラ、ビデオカメラ等のカラ
ー撮像装置に関するものである。 〔従来の技術〕 従来、スチルビデオカメラ等で、静止画をフレーム撮影
する（ｏｄｄ、ｅｖｅｎの２つのフィールド情報を得る
）ためには、第１３図（ａ）または（ｂ）のような垂直
走査方向（以下垂直方向という）に２画素周期で縁り返
される色フィルタの撮像素子を用いる必要があった。こ
れは、従来の撮像素子が、第１３図に示すように奇数（
ｏｄｄ）フィールドと偶数（ｅｖｅｎ）フィールドで、
奇数行と偶数行交互に読み出すため、その両川力を同じ
ものとしなくてはならなかったためである。(Industrial Application Field) The present invention relates to a color imaging device such as a still video camera or a video camera. In order to obtain the two field information of 1), an image sensor with a color filter whose edges are turned around in the vertical scanning direction (hereinafter referred to as the vertical direction) at a 2-pixel period as shown in Fig. 13(a) or (b) is used. This is because the conventional image sensor has an odd number (
odd) field and even field,
This is because odd and even rows are read out alternately, so both rivers had to have the same power.

【発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、第１３図（ａ）、（ｂ）のような色フィ
ルタの撮像素子を用いた場合、輝度信号や色信号を導出
するためには、１行分とばした２つの行データ、たとえ
ば奇数フィールドでは１゜３行、偶数フィールドでは２
．４行の信号を用いなくてはならない。そのため、デー
タの垂直方向の距離が離れるため垂直方向の相関性は小
ざくなり偽色の発生量が増加する。 また、信号処理において輝度信号及び色信号導出のため
にＩＨ（水平走査期間）遅延線を多数必要とするなどの
問題があった。 第１４図に前述の色フィルタを設けた撮像素子のヘース
バント近傍でのキャリア成分の出る位置を示す。第１３
図（ａ）、（ｂ）いずわの場合も、撮像素子の色フィル
タの水平走査方向く以下水平方向という）のピッチをＰ
□とすると、輝度信号のキャリアは（±１７Ｐ１１．０
）の位置に発生する。また、色差信号のキャリアは水平
方向の同一色のフィルタのピッチか２Ｐ□となることか
ら（±１／２Ｐ！（，０）の位置となる。 この撮像素子より得らゎる輝度信号は、サンプリング定
理によれば、周波数１／２Ｐ□まで帯域をとることかで
きる。したがって輝度信号の折り返り歪を発生させない
ためには、撮像素子の前に置く光学的ローパスフィルタ
が、１／２Ｐ□以上の周波数成分をすべて零にするもの
であれば理想的である。ところが、第１５図に示すよう
に、水平周波数ｆＨ＝±１／２ＰＨに色差信号のキャリ
アが発生する。このため、前記の周波数特性を持つ光学
的ローパスフィルタを用いると、色差信号の折り返りに
よる偽色が発生する。このため光学的ローパスフィルタ
の周波数特性は第１５図に示すようにｆ。＝１　／　２
　Ｐ　Ｈより色差信号の帯域弁だけ低い帯域としなけれ
ばならない。したがフて原理的な解像度限界より低い解
像度しか得られないという問題があった。 第１６図（ａ）に第１３図の様な色フィルタ配列の固体
撮像素子に従来用いられていた光学的ローパスフィルタ
の構成を示す。第１６図において、光学的ローパスフィ
ルタ７ｏは、水平方向に対し９０°の方向に距１１１１
　Ｐ　＋１だけ入射した光線を２本に分割する複屈折板
７１と、直線偏光を円偏光にする位相板７２と、水平方
向に対し９０’の方向に距ＩＩＩＰＨ／２だけ入射した
光線を２本に分割する複屈折板７３とで構成されている
。この光学的ローパスフィルタの伝達特性（ＭＴＦ）Ｈ
は次の式で表ねされる。 Ｈ，（ｆ、、ｆ、）＝、１ｃｏｓ　　（−Ｐｕ　ｆｘ　
）−ｃｏｓ（πＰｎｆ−） ・・・・・・■ これをグラフにしたのが第１６図（ｂ）であり、周波数
空間上の特性を表わしたものが第１６図（ｅ）である。 第１６図（ｃ）に示した点線７４ａ、７４ｂ、７５ａ、
７５ｂは光学的ローパスフィルタ７０かトラップする周
波数てあり、同図より輝度信号のキャリア周波数ｆ、＝
±！／Ｐｏ、色差信号のキャリア周波数ｆ１１”±１／
２Ｐ、をトラップすることがわかる。前述の特性の光学
的ローバスフルタは０式または第１６図（ｂ）からもわ
かるように、色差信号のキャリア周波数ｆ９．＝±１　
／２　ＰＨでＭＴＦが０９周波数の約８５％で伝達特性
が−１５ｄＢとなる。このため解像度限界であるｆ　＋
＋　＝　１　／　２　Ｐ　、４までの解像本数を得るこ
とはできない。 本発明は、このような事情に鑑みてなされたもので、偽
色の発生か少なく、輝度信号の解像度が理論上の限界ま
で得られるカラー撮像装置を提供することを目的とする
ものである。 〔課題を解決するための手段〕 前記目的を達成するため、本発明では、カラー撮像装置
をつぎの（１）〜（５）のとおりに構成する。 （１）つきのａに示す色フィルタアレイを設けた撮像素
子を備えたカラー撮像装置。 ａ、３種類以上の色フィルタからなり、色フィルタの水
平走査方向のピッチをＰＨとし垂直走査方向のピッチを
ＰＶとして、同種類の色フィルタを、水平走査方向に２
　Ｐ　ｎのピッチで、垂直走査方向に２　Ｐ　ｖのピッ
チでかつ水平走査方向にＰ　１１だけオフセットして配
列してなる色フィルタアレイ。 （２）前記（１）において、撮像素子の前面にっぎのａ
に示す光学的ローパスフィルタを設けたカラー撮像装置
。 ａ、水平走査方向に対し４５°の方向に距＃Ｉ　ｐ　＋
たけ入射した光線を２本に分割する第１の光学部材と、
水平走査方向に対し９０°の方向に距離Ｐ２だけ入射し
た光線を２本に分割する第２の光学部材と、水平走査方
向釘対し１３５°の方向に距Ｒｐ　＋だけ入射した光線
を２本に分割する第３の光学部材とを積層してなり、つ
きの条件を満たす光学的ローパスフィルタ。 ｐ２＜ｐ。 （３）水平・垂直２次元周波数空間における水平周波数
軸上に色差４８号のキャリアの出ない色フィルタアレイ
を備えたカラー撮像装置。 （４）前記（３）において、水平・垂直２次元周波数空
間における輝度信号キャリア、色差信号キャリア位置近
傍をトラップする光学的ローパスフィルタを撮像素子の
前面に設けたことを特徴とするカラー撮像装置。 （５）前記（１）、（２）、（３）、（４）のいずれか
において、撮像素子の出力を一旦メモリに記録し、該メ
モリからの読み出し信号によりフレーム情報を形成する
ことを特徴とするカラー撮像装置。 〔作　用） 前記（１）〜（５）の構成によれば、偽色がほとんど発
生せず、輝度信号の高域は理論上の限界まで得られ、（
５）の構成では更に奇数フィールドと偶数フィールドの
出力タイミングを適宜に設定できる。 （実施例） 以下本発明を実施例により詳しく説明する。 第１図は、本発明の第１実施例である“カラー撮像装置
”で用いる撮像素子に設ける色フィルタの配列を示す。 なお色フイルタ全体は色フィルタアレイという。 同図に示すように、色フィルタアレイｔｂ（第４図参照
）にはＲＧＢ純色タイプのものを用いる。色フィルタの
水平方向のピッチをＰＨ１垂直方向のピッチをＰＶとし
て、各色フィルタＲ１Ｇ　＋　、　Ｇ２　、　Ｂは、そ
れぞれ水平方向に２Ｐ、のピッチで、垂直方向に２ＰＶ
のピッチでかつ水平方向のオフセットｆｆｉ　ｐ　Ｈの
オフセットサンプリング構成になっている。 この構成の色フィルタアレイを用いた撮像素子のベース
バンド近傍でのキャリア成分の出る位置を示したのが第
２図である。 図示のように、輝度（３号のキャリアは（±１／ｐ、４
．ｏ）の位置に、色差信号のキャリアはく±１　／　２
　Ｐ　１１＋±ｔ　／　４　Ｐ　Ｖ　）の位置に発生す
る。第１４図と比べて明らかなように、ｆ　１１軸上に
色差１５号のキャリアはなく、±１／４Ｐ１だけ上下に
シフトしているため、ベースバントからの距離が離れて
いる。このため、色差信号の折り返りによる偽色が発生
しにくい。さらに、ｆ、軸上に色差信号のキャリアがな
いため、輝度信号を原理的な解像度限界周波数であるｆ
ｎ＝１／２Ｐ。 まで得ることが可能となる。 第３図に本実施例における光学的ローパスフィルタの構
成を示す。 同図において、光学的ローパスフィルタ３０は、水平方
向に対して４５°の方向に距Ｍｐ　ｌだけ入射した光線
を２本に分割する複屈折板３１より成る第１の光学部材
と、水平方向に対し９０゜の方向にＰ２だけ入射した光
線を２本に分割する複屈折板３２より成る第２の光学部
材と、水平方向に対して１３５°の方向に距ｍｌ　Ｐ　
＋だけ入射した光線を２本に分割する複屈折板３３より
成る第３の光学部材とで構成されていて、かつ以下の条
件が満足されている。 Ｐ２　＜Ｐ）ｌ　　　　　　　・・・・・・■Ｐ１が不
等式■の下限を越えると、折り返り歪、特に偽色の発生
を抑制することがてきず、上限を越えると充分な解像度
を得ることかできない。また、Ｐ２が不等式■の上限を
越えると充分な解像度を得ることがてきす不都合である
。光学的ローパスフィルタ３０の伝達特性（ＭＴＦ）は
次の式％式％ ここで、例えばＮＴＳＣ方式で、画面の縦横比が３：４
の場合、第１図に示すような有効画素数が水平６４０．
垂直４８０程度の固体撮像素子であればほぼ次の関係が
成り立つ。 ＰＨ＝ＰＶ　　・・・・・・■ 本実施例では Ｐ＋　＝　””Ｐｕ　、　Ｐ２　＝　”　　　・＝−＠
としている。このときの伝達特性をｆ０軸上について表
わしたものが第３図（Ｃ）であり、２次元周波数空間で
表わしたものが第３図（ｄ）である。第３図（ｄ）に示
した点線３４ａ、３４ｂ３５ａ、３５ｂ、３６ａ、３６
ｂは光学的ローパスフィルタ３０がトラップする周波数
であり、同図より輝度１色差両信号のキャリア周波数を
すべてトラップすることかわかる。また、第３図（ｃ）
より、解像度限界周波数ｆＨ＝１／２Ｐ。 以上の周波数成分を充分抑制しており、輝度の折り返り
歪は発生しない。さらに■、■、■式から明らかなよう
に、１ｆＨ１≦１／２Ｐ、の周波数領域で、伝達特性が
−１５ｄＢ以内の落ちとなるため、はぼ限界解像周波数
１／２Ｐ□まで解像度を確保できる。 次に本実施例において１画像化号を得る手法について述
べる。 第４図は本実施例の全体構成を示すブロック図で、３０
は光学的ローパスフィルタ、１ａは固体撮像素子ＣＣＤ
、１ｂは固体撮像素子１ａに設けた色フィルタアレイ、
２は相関二重サンプリング回路ＣＤＳ、３は色分離回路
Ｃ−３ＥＰ回路、４は色分離後の信号をホワイトバラン
ス調整するＷＢブロック、５．７は２出力を択一選択す
るスイッチ、６はガンマ処理、ホワイトクリップ処理、
ブランキング処理、ベデスタルレへルセット処理を行う
信号処理ブロック、８はアナログデジタル変換器Ａ／Ｄ
、９はシリアルメモリブロック、１０．１１はデジタル
−アナログ変換器Ｄ／Ａ、１２はアナログ−デジタル変
換器Ａ／Ｄ、シリアルメモリブロック、Ｄ／Ａをコント
ロールするメモリコントローラ、１３は各袖パルスを発
生するクロック発生回路、１４は加竺器、１５゜１６．
１．７．１８はサンプルホールド回路、１９は１４〜１
８の出力から輝度信号（Ｙ）１色差イΔ号（Ｒ−Ｙ、Ｂ
−Ｙ）を生成するマトリクス回路である。 また、Ｍ６図はシリアルメモリブロック９の構成模式図
、第７図はメモリのコントロールのタイミング図である
。 以下、第４図、第６図、及び第７図を用いて本実施例の
動作を説明する。 第４図の固体撮像素子から出力された映像信号は相関２
重サンプリング回路２にて低減ノイズを除去され、色分
離回路３に人力される。３にて固体撮像素子１ａの映像
出力を三原色Ｒ，Ｇ、Ｂ信号に分離し、ＷＢブロック４
にてホワイトバランス調整を行う。但し、固体撮像素子
１ａは第１図に示す色フィルタ配列であるため、図示し
であるように、奇数フィールドではＲとＧ、偶数フィー
ルドてはＢとＧの信号しか得られない。したがって、奇
数フィールドにてＷＢブロック４より出力されるＢ信号
、偶数フィールドでＷＢブロック４より出力されるＲ信
号は偽情報であり、使用することはできない。そこで、
スイッチ５により奇数フィールドてはＲ信号、偶数フィ
ールドではＢ信号を選択する。選択のための切替パルス
Ｆｖはクロック発生回路１３より送られる。選択された
ＲとＢの信号がＩＶ（垂直走査期間）毎に交互になった
信号をＲＩＢ信号とする。以降「１」は面順次を表わす
記号とする。 そして、ＷＢブロック４の他の出力Ｇとともに信号処理
ブロック６へ送られ、ガンマ処理、ホワイトクリップ処
理、ブランキング処理、ペデスタルレベルセットの処理
が行われる。 信号処理ブロック６の出力Ｇ及びＲＩＢはスイッチ７に
てＳＨＩパルスにより、画素単位で切り替えらね、再び
固体撮像素子１の色フィルタ配列に対応する信号Ｇ１．
ＲＩＧ２．Ｂ　（以下略してＧ、ＲＩＢとする）が得ら
れる。ここで「、Ｊは点順次信号であることを示す。ま
た、ＳＨＩパルスはクロック発生回路１３より送られる
。 スイッチ７にて点順次化された信号Ｇ、ＲＩＢは、Ａ／
Ｄ変換器８にてデジタル信号に変換され、シリアルメモ
リブロック（Ｓ、ＭＥＭ）９へ人力される。そしてシリ
アルメモリブロック９の２系統の出力がＤ／Ａ変換器ｉ
ｏ、ｉｔにてアナログ信号に変換される。この際Ａ／Ｄ
、Ｄ／ＡのクロックＰＡＤ、ＰＤＡ及びメモリのコント
ロールパルスは、メモリコントローラ１２より送られる
。 以下シリアルメモリ９の動作を第６図及び第７図を用い
て、さらに詳細に説明する。 第６図において２０〜２２はシリアルメモリ（木実流側
では３チツプにて固体撮像素子１であるＣＣＤの全画素
データが記憶できるメモリ容量を有する）、２３−１は
各メモリ出力を切り替え、Ｄ／Ａ変換器１０．１１へ出
力するスイッチテアル。第７図（イ）　２）ノ如＜、ｔ
ｏ　ｋ７ＣＣＤ出力かＡ／Ｄ変換器８から入力され始め
るので、その出力をシリアルメモリ９の第１のチップの
メモリ（１ｓｔ　　Ｃｈｉｐ２０）に記憶するへく、ラ
イトイネーブル信号ＷＥＩを、ハイレベルとしてメモリ
２０をイネーブル状態とし、ライトリセラ８４８号ＲＳ
ＴＷＩによりメモリのライトアドレスをリセットして０
番地（第６図２０の１行左端）から書き込みを開始して
いく。その結果第７図２）のＣＣＤ出力（奇数フィール
ド）の（Ｇ。 Ｒ）信号は第６図のメモリ２０上に、図示のごとく記憶
されていく。続いて、ｔｌにてメモリ２０の記憶容量が
一杯になる時点で、ライトイネーブル信号ＷＥＩはロー
レベルとなり、メモリ２０はディセーブル状態となる。 ここで第７図のライトイネーブル信号ＷＥ２によりシリ
アルメモリ９の第２のチップのメモリ（２ｎｄ　　Ｃｈ
ｉｐ２１）はイネーブル状態となり、９）のＲＳＴＷ２
パルス出力によりアドレス０番地より、ＣＣＤ奇数（ｏ
ｄｄ）フィールドのｔ１以降の出力信号か第６図のよう
に記憶される。続いて偶数フィールドの映像期間が終わ
るｔ２より、奇数フィールドの始まるｔ３までのブラン
キング期間ＫＨはＷＥ２をローレベルとしてアドレスを
ｔ２時点の番地に保持して、メモリ２１への書き込みは
行わないようにする。また、各メモリ２０，２１．２２
がシリアルダイナミックメモリで、ブランキング期間Ｘ
＋＋が一定時間に。より長いと、リセット動作が必要と
なることがあるのでＣＯＤ映像出力のブランキング期間
ＫＨを、アドレスを保持したままデータが保持できる時
間内に設定しておく（Ｋｌｌ〈に０）。このようにに、
を、テレビレートのＶブランキング期間と無関係に設定
してメモリへの書き込みを行っても、読み出し時に正規
のＶブランキング期間にしてやれば全く影響無い。 次に、＋３で偶数フィールドの映像期間が始まったら第
７図８）のＷＦ２を再度ハイレベルとし、メモリ２１の
容量が一杯になる＋４まで、信号（Ｇ２．Ｂ）のデータ
を書き込んでいき、＋４にて、ＷＦ２をローレベルとし
、メモリ２１をディセーブル状態とする。そして、１２
）のＷＦ３をハイレベル、１３）のＲ３ＴＷ３のパルス
を発生させて、第３のチップのメモリ（３ｒｄＣｈｉｐ
）２２へ＋４以降の偶数フィールド映像信号を書き込ん
でいく。＋５にて偶数フィールド映像信号が終わると同
時にメモリ２２をＷＦ３によりディセーブル状態として
書き込み動作を終了する。 続いて、シリアルメモリ９からの読み出しについて説明
する。まず、スイッチ２３−１はｂに接続して、オーブ
ン状態としておく。＋６にてＩｎ）のり一ドイネーブル
信号ＲＥ２をハイレベルに、＋１）のリートリセットＲ
５ＴＲ２パルスを出力して、メモリ２１の読み出しを開
始する。この際、スイッチ２３−１はオーブン、またＲ
Ｅｆ、ＲＥ３がローレベルてメモリ２０．２２の出力が
ハイインピーダンス状態なので１０．１１へは信号か出
力されない。次いで１ａにてＲＥＩをハイレベル、ＲＳ
ＴＲＩパルスを出力し、メモリ２０のデータを読み出し
１ｏへ出力する。と同時にスイッチ２３−１をａ側に接
続し、メモリ２１の出力を１１へ読み出す。この際、メ
モリ２１は、アドレスか１８分進んでいるのて、８）Ｗ
Ｆ２のｔ〜ｔ２の間に記憶された分（１行からＸ行）は
すでにアドレスが進んでいる。従って、アドレスは第２
２図（ロ）の２１の（０２，８）データ開始のポイント
（ｘ＋ｉ）行を示しているので、１１へは（Ｇ２．Ｂ）
信号が出力されていくことになる。次いで＋９にてスイ
ッチ２３−１をｂ接続しオープン状態として、同時にＲ
Ｅ３をハイレベルにし、Ｒ３ＴＲ３パルスを出力して、
メモリ２２のデータ読み出しを開始する。その結果１１
へはメモリ２２の出力（Ｇ２．Ｂ）データが出力されて
いくことになる。ｔｌｏではスイッチ２３−１をＣに接
続し、同時にＲ５ＴＲ２パルスを再度出力することによ
り、１０への０番地からの信号が出力される。ｔｌｌに
て、第１フイールドの映像期間を終えスイッチ２３−１
をｂに接続し、ＲＥ２゜ＲＥ３をローレベルとして、各
メモリをすべてディセーブル状態にする。次に、第２フ
イールドの読み出しを行う。まず、第１フイールドと同
様にｔｌｌにて、ＲＥ２をハイレベル、Ｒ５ＴＲ２パル
スを出力する。この際、スイッチ２３−１はｂのままで
ある。従って、１０．１１へは何も出力されない。次に
＋１４にてＲＥＩをハイレベルとし、ＲＳＴＲＩパルス
を出力する。そのＩｎ後の＋１５にてスイッチ２３−１
をａに接続する。その結果ｔ１４より、メモリ２０の出
力（Ｇｌ　、Ｂ）がＤ／Ａ変換器１１ヘアドレス０番地
から出力され、Ｄ／Ａ変換器１２へは２１のデータ（Ｇ
２゜Ｂ）がｔ＋ｓより出力される。これは、第２フイー
ルドを第１フイールドの信号に対してインターレースが
とれるように１８分ずらして読み出しているわけである
。すなわち、１０への出力はメモリ２０の第２行から、
１１へはメモリ２１の第（Ｘ＋１）行からの信号が４１
効となる。そのため、第７図に示すようにｔ７〜七〇期
間の長さをｍＨとするとｔ　１３〜ｔ　１４期間の長さ
は、（ｍ−１）３．となる。次に＋１６にて、最終２行
の読み出しが完了したら、スイッチ２３−１をｂに接続
し、かつ、ＲＥ３をハイレベルにし、Ｒ３ＴＲ３パルス
を出力することにより１１への出力はメモリ２２の第１
行に切り替わる。さらに、＋１７にてスイッチ２３−１
をＣに接続し１０への出力をメモリ２１側に切り替え、
同時にＲ５ＴＲ２パルスを出力することによりメモリ２
１の第１行からデータを読み出していく。この際、ＲＥ
】をイネーブルにしている期間はｎｏで第１フイールド
と同じであり、そのためメモリ２０が全て読み出されて
からメモリ２１へ出力が切り替わるので境界で情報か失
われることはない。一方、第７図１）のｖＰ立ち下がり
からの期間ｔ１３〜ｔｌ、は（ｍ＋ｎ−１）Ｈとなり、
第１フイールドの１．〜ｔ＋。 の長さと比べると１８分短くなる。 その後ｔｌＡまで出力を続け、ｔｌｌ！ではスイッチ２
３−１をｂに接続、オーブン状態にすると同時にＲＥ２
．ＲＥ３をローレベルとすることでメモリ２１．メモリ
２２をハイインピーダンス状態として映像信号出力を終
了する。 ところで、第２フイールドでは、（Ｇ２．Ｂ）データは
ｔ’ｓから読み出すのに対して（Ｇ、。 Ｒ）データはｔ１４からの読み出しであるから読み出し
時間が１８分ずれてしまい、逆に読み出し終了時の（Ｇ
２．Ｂ）データの最終行の読み出し時には（Ｇｌ　、Ｒ
）データはないので偽の信号を読み出してしまうことに
なる。したがって、第２フイールドでの（Ｇｌ　、Ｒ）
、（Ｇ２　、Ｂ）データの読み出しは存効画素の映像期
間よりＩＨ分少なくしている。同時に第１フイールドと
第２フイールドで映像期間が異なると、最終行（２行）
で部分的フリッカ−となるので第１フイールドについて
も（Ｇｌ　、Ｒ）、（Ｇ２　、Ｂ）ともにＩＨ分出力信
号期間を短くしている。つまり、ｔ１７〜ｔ１８期間の
長さをｏｔ＋とすると１．ｏ−１期間は（ｏ−１）＋＋
となり、ｖＰの立ち下がりがらの時間ｔ７〜ｔＩｌ＋ｔ
１３〜ｔ１８は第１フイールド第２フイールドともに（
ｍ＋ｎ＋ｏ−１）ｕと等しくなる。さらに、第１フイー
ルドのメモリ２０の読み出しも１８分早く、偽信号とな
るので、第８図のスイッチ２３−２によりｔｏｏからｔ
ｌ！＋までメモリ２０の出力をオーブン状態として除去
してもよい。 また、同しく偽情報除去・フリッカ−防止のため１８）
に示すようなブランキングパルスによりｔ８〜ｔｌｌ＋
　ｔＩｓ〜ｔ１８に期間（ｎ＋ｏ−１，）□以外の信号
をミュートしてもよい。さらに、偽情報を除去するので
はなく、メモリ２２の２行を続けて２度読み出すことに
より、第１フィールドメモリ２１．２２及び第２フイー
ルドメモリ２１を最終行まで出力してもよい。 一方、書き込み終了と読み出し開始のタイミングの設定
や第１フィールド読み出し終了と第２フィールド読み出
し開始のタイミングの設定は使用するシリアルメモリの
スペックや応用する映像機器のスペックに合せて任意に
設定すればよく、各タイミングを極力近づけることで、
撮影のスピードアップを可能とする。 さらに、スイッチ２３−１及び２３−２の切り替えは映
像信号のＨブランキング期間内に行うことて不要ノイズ
の発生を押えることができる。第９図の１６）　、　１
７）は本実施例における出力（Ｄ／ＡＩ０．１１への出
力）のタイミング図である。 さて、以上のようにしてＤ／Ａ変換器１０゜１１へ送ら
れたデジタル信号はアナログ信号（Ｇｌ　、Ｒ）及び（
Ｇ２．Ｂ）へ変換され、以降のアナログ系の信号処理回
路へ送られる。まず、１４では信号（Ｇｌ　、Ｒ）と（
Ｇ２．Ｂ）を加算することで高域成分を持つ輝度信号Ｙ
。を導出し、又、１５．１６では、それぞれ（Ｇｌ　、
Ｒ）と（Ｇ２．Ｂ）を５ｌ−１１パルスにてサンプルホ
ールドすることでＧ、及びＧ２を導出、さらに１７．１
８では（Ｇｌ　、Ｒ）と（Ｇ２　、ａ）をＳＨ２パルス
にてサンプルホールドすることでＲ及びＢ信号を導出し
、マトリクス回路部１９へ送る。さらに１９では、第５
図に示すように、加算器２４にてＧ、とＧ２を平均化し
Ｇを導出し減算器２５．２６にてＧ１とＲ，Ｇ２とＢの
差をとってＧ−Ｒ，Ｇ−Ｂを導出する。Ｇ−Ｒ，Ｇ、Ｇ
−ＢはＹ　＋、　　Ｍ　Ａ　Ｔ　ＲＩ　Ｘ　２７　ヘ送
られ低減輝度信号ＹＬを、また、Ｇ−Ｒ，Ｇ−Ｂは、Ｃ
ＭＡＴＲＩＸ２８へ送られ色差信号Ｒ−Ｙ、Ｂ−Ｙを導
出する。 一方、加算器２９．３０ではＧ、とＲ，Ｇ、とＢを加算
、さらに加算器３１で加算器２９．３０の出力を加算し
て、加算器１４の出力ＹＨの低域成分Ｙ□、を導出し、
減算器３２にてＹ、とＹ□、の差ＹＨ−Ｙ□、を導出す
る。また、加算器２４の出力ＧはＩＨ遅延ｌ１１３４に
て１Ｈ遅れた信号とされ、減算器３５にてＧとの差つま
り垂直高域成分を表わすＶＡＰＣを導出する。そして、
加算器３３にてＹＬとＹｌｌ　　ＹＨいさらに加算器３
６にてｖＡＰＣを加算し輝度信号Ｙ　：　ＹＨＨ＋　Ｙ
Ｌ　十ＶＡＰＣを得る。 以上説明した実施例によると、シリアルメモリ９を用い
ることでメモリのルノ御がより単純化され、メモリコン
トローラ１２の設計が容易に行えることになる。 また、高速非同期リード／ライト動作可能高速ＦＩＦＯ
シリアルメモリを用いることで、メモリ書き込み中（メ
モリ２１ではｔ１〜ｔ４期間）に読み出しくメモリ２１
ではｔｓ）を開始することでシステムをより高速化する
ことができる。 次に本実施例の変形を説明する。 この変形の全体構成は、第４図と同じである。 但し、メモリ以降の信号の流れとして（）内の信号が出
力される。以下８図、第９図を用いて説明する。まず、
第９図２）のようにｔ、よりＣＣＤ１の出力が、Ａ／Ｄ
変換器８から入力し始めるので、その出力をメモリ２１
の（Ｘ＋　１　）行から、記憶すべく、８）のライトイ
ネーブル信号ＷＥ２をそのＩＨ前のｔ。よりハイレベル
にしてイネーブル状態とし、ライトリセット信号Ｒ５Ｔ
Ｗ２によりメモリのライトアドレスをリセット後０番地
（第８図メモリ２１の１行左＠）から、書き込みを開始
していく。（但し、１：ｘ）その結果幻のＣＣＤ出力（
奇数フィールド）の（Ｇｌ、Ｂ）４３号は第８図のメモ
リ２１上の（Ｘ＋１）行以険に、図示のごとく記憶され
ていく。続いて、＋２にてメモリ２１の記憶容量が一杯
になる時点てＷＥ２はローレベルとなり、メモリ２１は
ディセーブル状態となる。ここで１２）のライトイネー
ブル信号ＷＥ３によりメモリ２２はイネーブル状態とな
り、＋３）Ｒ５ＴＷ３パルス出力によりアト１２０番地
よりＣＣＤ奇数フィールドの＋２以降の出力信号が第８
図のようにメモリ２２に記憶される。奇数フィールドの
映像期間が終わる＋３よりＷＥ３９０−レベルとしてメ
モリ２２をディセーブル状態とする。次に、＋４で偶数
フィールドの映像期間が始まったら４）のＷＥＩをハイ
レベルとし、メモリ２０の容量が一杯になる＋５まで、
信号（Ｇ２．Ｂ）のデータを書き込んでいく。さらにｔ
ＳてはＷＥＩをローレベルとし、メモリ２１をディセー
ブル状態とする。モして８）のＷＥ２を再度ハイレベル
、９）のＲ３ＴＷ２のパルスを発生させて、メモリ２１
の１行がらＸ−１行に＋５以降の偶数フィールド映像信
号を書き込んでいく。＋６にて偶数フィールド映像信号
が終わると同時にメモリ２１をＷＥ２によりディセーブ
ル状態として書き込み動作を終了する。続いてシリアル
メモリ９からの読み出しについて説明する。まず、スイ
ッチ２３−１はｂに接続して、オーブン状態としておく
。＋７にて１０）のり一ドイネーブル信号ＲＥ２をハイ
レベルとしＩＩ）のリードリセットＲ５ＴＲ２パルスを
出力してメモリ２１の読み出しを開始する。この際、ス
イッチ２３−１けオーブン、またＲＥＩ、ＲＥ２がロー
レベルでメモリ２０．２２の出力がハイビーダンス状悪
なので１０．１１へは信号が出力されない。次いで七９
にてＲＥＩをハイレベル、Ｒ５ＴＲ１パルスを出力しメ
モリ２０のデータを読み出し１０へ出力する。と同時に
スイッチ２３−１をａ側に接続して出力を１１へ読み出
す。この際、メモリ２１は、アドレスが１８分進んでい
るので、８）ＷＥ２の＋５〜＋６の間にＪ己憶された分
、すでにアドレスが進んでいる。したがって、アドレス
は第８図のメモリ２１の（Ｃｚ、Ｒ）データ開始のポイ
ント（Ｘ＋１）行を示しているので、！！へは（Ｇ、、
Ｒ）信号が出力されていくことになる。 次いてｔｌｏにてスイッチ２３−１をｂに接続しオーブ
ン状態として、同時にＲＥ３をハイレベルにし、Ｒ５Ｔ
Ｒ３パルスを出力して、メモリ２２のデータ読み出しを
開始する。その結果１１へはメモリ２２の出力（Ｇｌ　
、Ｒ）データが出力されていくことになる。ｔｌ＋では
スイッチ２３−１をＣに接続し、同時にＲ３ＴＲ２パル
スを再度出力することにより、１０ヘメモリ２１の０番
地からの信号が出力される。＋１２にて第１フイールド
の映像期間を終え、スイッチ２３−１を、ｂに接続し、
ＲＥ２．ＲＥ３をローレベルとして、各メモリをすべて
ディセーブル状態とする。 次に、第２フイールドの読み出しを行う。まず、第１フ
イールドと同様に＋１３にてＲＥ２をハイレベル、Ｒ５
ＴＲ２パルスを出力する。この際、スイッチ２３−１は
ｂのままである。したがって、１０．１１へは何も出力
されない。ｔ’ｓにてスイッチ２３−１がａに接続され
、ＲＥＩをハイレベルとし、ＲＳＴＲＩパルスが出力さ
れる。その結果、１０へはメモリ２０の出力（Ｇ２、Ｂ
）がアドレス０番地から出力され１１へはメモリ２１の
データ（Ｇｌ　、Ｒ）が出力される。たたし、第２フイ
ールドでは、第１フイールドの信号に対してインターレ
ースかとれるようにＩＨ分ずらして読み出す必要がある
。すなわち１１への出力を（Ｇ、、Ｒ）データの２行目
つまり（ｘ＋２）行から誘み出すようにしなくてはなら
なしＡｏそのため、ｔ７〜ｔ８期間の長さをｍｌ、とす
るとｔ１３〜ｔ１４期間の長さは、（ｍ＋１）□とする
。 モしてｔａ−＋９の期間とｔ１４〜ｔ＋ｓの期間を同じ
長さとすることにより、＋１５の時点では、メモリ２１
のアドレスは（Ｇ、、Ｒ）データの２４テ目（Ｘ＋２）
行左端に設定されてしすることになる。 次にｔ＋ａにてスイッチ２３−１をｂに接続しＲＥ３を
ハイレベルにし、Ｒ５ＴＲ３／＼ルスを出力する。；：
　；：　テｔ　Ｈｓはｔ　１４”　ｔ　１６期間が（ｎ
　　ｆ）Ｈとなるように設定されており、第１フイール
ドのｔ８〜ｔ、。の期間にたいして、ＩＨ短くなってい
る。したがって、ｔ、〜ｔ、。期間とｔ１３〜ｔ＋６期
間はともに（ｎ＋ｍ）ｌ（と等しくなり、ｔｌｌ！ちょ
うど２の＜ａ、、Ｒ）データの読み出しが終了した時点
であることになる。つまり、＋１６にて１１へは（Ｇｌ
　、Ｒ）のデータが２ｎｄ　　Ｃｈｉｐ出力から３ｒｄ
　　Ｃｈｉｐ出力への境界で情報を失うことなく送られ
ることになる。続いて＋１７でスイッチ２３−１をＣに
接続しＲＥＩをローレベルとし、Ｒ３ＴＲ２パルスを再
度出力することで１０への出力をメモリ２０から２１へ
切り替え、＋１８まで出力を続ける。ｔ１♂ではスイッ
チ２３−１をｂに接続オーブン状態にすると同時に、Ｒ
Ｅ２．ＲＥ３をローレベルとすることでメモリ２１、メ
モリ２２をハイインピーダンス状態として映像信号出力
を終了する。ところで、第２フイールドでは（Ｇ２．Ｂ
）データ１行目から読み出すのに対して、（Ｇｌ、Ｒ）
データは２行目からの読み出しであるから読み出し時間
がＩＨ分ずれてしまい、（Ｇ２　、　　Ｂ　）データの
最終行の読み出し時には（ａｔ　、Ｒ）データは無いの
で偽の（５号を読み出してしまうことになる。したがっ
て、第２フイールドでの（Ｇｌ　、Ｒ）、（Ｇ２　。 Ｂ）データの読み出しは有効画素の映像期間よりＩＨ分
少々くしている。同時に第１フイールドと映像期間が異
なると、最終行（２行）で部分的フリッカ−となるので
第１フイールドについても（Ｇｌ　、Ｒ）　、（Ｇ２　
、Ｂ）ともにＩＨ分読み出しを少なくしている。つまり
ｔ１６〜ｔ１６期間の長さをＯＨとするとｔ８〜ｔ１２
＋ｔ１４〜ｔ＋８は第１フイールド、第２フイールドと
もに（ｙ＋＋０−１）ｌ、と等しくなる。また、同しく
偽情報除去。 フリッカ−防止のため１８）に示すようなブランキング
パルスにより七〇〜１１１．　１　＋５〜ｔ＋ｇの期間
以外に信号をミュートしてもよい。さらに、偽情報を除
去するのではなくメモリ２２の２行を続＆プて２度読み
出すことにより近似処理してもよし）。 一方、書き込み終了と読み出し開始のタイミングの設定
や第１フィールド読み出し終了と第２フィールド読み出
し開始のタイミングの設定は使用するシリアルメモリの
スペックや応用する映像機器のスペックに合せて任意に
設定すれば良く各タイミングを極力近づけることで、撮
影のスピードアップを可能とする。さらに、スイッチ２
３−１の切り替えは映像信号のＨブランキング期間内に
行うことで不要ノイズの発生を押えることができる。第
９図は＋６）　、　１７）出力（Ｄ／Ａ変換器１０．１
１への出力）のタイミング図である。さて、以上のよう
にしてＤ／Ａ変換器１０．１１へ送られたデジタル４８
号はアナログ信号（Ｇ２゜Ｂ）及び（Ｇ、、Ｒ）へ変換
され、以降のアナログ系の信号処理回路へ送られる。ま
ず、加算器１４では信号（Ｇｌ　、Ｒ）と（Ｇ２．Ｂ）
を加算することで高域成分をもつ輝度信号Ｙ。を導出し
、また、Ｓ／Ｈ１５，１６ではそれぞれ（０２Ｂ）、（
Ｇｌ　、Ｒ）をＳＨＩパルスにてサンプルホールドする
ことで６２及びＧｌを導出、さらにＳ／Ｈ１７，１８で
は（Ｇ２．Ｂ）、（Ｇｌ　。 Ｒ）をＳＨ２パルスにてサンプルボールドすることでＢ
及びＲ信号を導出し、マトリクス回路部１９へ送る。以
降マトリクス回路の動作は前述のとおりである。 本実施例ではメモリにシリアルメモリを用いたが、これ
をランダムアクセスメモリにしてもよい。また信号Ｇ、
、Ｇ２．Ｒ，Ｂごとに別のメモリを用いてもよい。 第８図に本発明の第２実施例の“カラー撮像装置”にお
ける固体撮像素子の色フィルタ配置を示す。同図に示す
ように、色フィルタにはＹｅ。 Ｍｇ、Ｃｙ、Ｇｒ　（イエロ、マゼンタ、シアン。 グリーン）補色タイプのものが用いられ、各フィルタＭ
ｇ、Ｃｙ、Ｙｅ、Ｇｒはそれぞれ水平方向のピッチ２Ｐ
□、垂直方向には２ＰＶ、水平方向のオフセットＪｉ　
Ｐ　Ｈのオフセットサンプリング構造になっている。前
記構造の色フィルタアレイを設けた撮像素子のキャリア
成分の出る位置は、第２図に示す第１実施例のものと同
様となる。さらに本実施例による光学的ローパスフィル
タは第３図（ａ）と同様の構成となるが、第１０図に示
すような有効画素数が水平７６ｏ、垂直４８０程度の固
体撮像素子で、画面の縦横比が３：４であればほぼ次の
関係が成り立つ。 １　、　２　Ｐ　ＩＩ＝　Ｐ　ｖ　　−＝■本本実側で
は １２１２　　　　　　　Ｐ。 Ｐ、＝　　　　　ｐ、、、ｐ２＝□　　・・・・・・■
としている。ただしＰＩは第３図（ａ）３１に示す第１
の光学部材と３３に示す第３の光学部材が入射光線を分
離する距離、Ｐ２は３２に示す第２の光学部材が入射光
線を分頗する距離である。この光学的ローパスフィルタ
の伝達特性を２次元周波数空間で表わしたものが第１１
図である。第１１図に示した点線９１ａ、９１ｂ、９２
ａ。 ９２ｂ、９３ａ、９３ｂは光学的ローパスフィルタかト
ラップする周波数である。 同図より輝度１色差両信号のキャリア周波数をすべてト
ラップしており、これにより充分な折り返り歪の抑制を
行うことができる。さらに、■。 ■、■式を用いて計算すると、Ｉｆ＋！≦１／２ＰＨの
周波数傾城の約９６％で一１５ｄＢ以内のＭＴＦ落ちと
なる。このためほぼ限界解像周波数１　／２　ＰＨに近
い解像度を確保できる。 なお、第１実施例９本実施例とも、輝度１色差両信号と
もキャリア周波数でトラップし、ＭＴＦをτにする光学
的ローパスフィルタを用いているが、これは必ずしもキ
ャリア周波数のところでなくてもよく、キャリア周波数
近傍のＭＴＦが充分零に近いものであればよい。そのた
めには■、■式で示した条件を満足すればよい。 次に本実施例により、画像信号を得る方法について述べ
る。 第１２図は本実施例の信号処理を示すブロック図である
。 ＣＣＤセンサ１０１ａには、第１０図の４種の色フィル
タからなる色フィルタアレイ１０１ｂが配置されている
。センサ１０１ａからインタレース走査で一画素ごとに
読み出された画像信号は、ＡＧＣ（自動利得調整回路）
１０２により利得調整された後、Ａ／Ｄ変換器１０３で
読出しクロックに同期したタイミングでＡ／Ｄ変換され
る。後で行う色処理のために、このＡ／Ｄ変換機１０３
は、リニアな特性が良く、量子化誤差の点から考えて、
８ビット以上で行うのが望ましい。Ａ／Ｄ変換された信
号は、後て行う２次元化号処理のため、−度ランダムア
クセスメモリ１２５に書き込まれ、そこから読み出され
る。 輝度信号は、ＣＯＤの画素読出しに対応した順序で、ラ
ンダムアクセスメモリ１２５から読み出され、バイパス
フィルタ１１６で高域成分が検出され、後述するような
方法で得られる輝度の低域成分Ｙ　、と加算器１１７で
加算され、Ｄ／Ａ変換器１１８でＤ／Ａ変換され、出力
される。 一方、色フィルタＭｇ、Ｃｙ、Ｙｅ、Ｇｒに対応する信
号は、ランダムアクセスメモリ１２５から読み出され、
４つの補間フィルタ１０６゜１０７．１０８，１０９に
入力され、各々同時化された色信号Ｍｇ、Ｃｙ、Ｙｅ、
Ｏｒとなる。 これらの色信号はＲＧＢ変換部１１０に入力し、Ｒ，Ｇ
、Ｂ３信号に変換される。これは次のようなマトリクス
演算によるものである。 ここでマトリクスＡはセンサ１０１ａのＭｇＧｒ、Ｃｙ
、Ｙｅの分光特性Ｍｇ（λ）、Ｇｒ（λ）、Ｃｙ（λ）
、Ｙｅ（λ）をＮＴＳＣで定められたＲＧＢの理想分光
特性Ｒ（λ）、Ｇ（λ）、Ｂ（λ）に近づけるように最
適化された３行４列のマトリクスである。 次にホワイトバランス部１１１でＲＧＢ信号をホワイト
バランスセンサ１２０より得られた色温度情報をもとに
Ｒ，Ｇ、ＢからαＲ，Ｇ、βＢという形に変換すること
でホワイトバランスカ鬼とられる。 次にγ変換部１１２てはテーブル変換によってＲＧＢ信
号がγ変換される。 色差マトリックス部１１３では、 というＮＴＳＣの規格にあった変換を行い、前述した輝
度の低減成分Ｙ７、と色差信号Ｒ−Ｙ、Ｂ−Ｙとか生成
される。色差信号Ｒ−Ｙ、Ｂ−Ｙはひき続＜Ｄ／Ａ変換
器１１４，１１５てＤ／Ａ変換され、出力される。輝度
の低減成分Ｙ１．は前述したようにバイパスフィルタ１
１６で検出された輝度の高域成分と加算機１１７で加算
され、Ｄ／Ａ変換器１１８でＤ／Ａ変換され、出力され
る。 本実施例は、ブロック図にそってハートワイヤードに構
成してもよいが、Ｄ　Ｓ　Ｐ　（ｄｉｇｉｔａｌｓｉｇ
ｎａｌ　ｐｒｏｃｅｓｓｅｒ）等を用いて、ソフトウェ
アで構成してもよい。 なお、第１実施例、第２実施例とも、静ＩＩ−画記録が
可能であるが、これらをビデオカメラ等動画記録に用い
ることもてきる。 〔発明の効果〕 以上説明したように、本発明によれば水平、垂直方向と
も偽色の発生を少なくし、しかも輝度信号の解像度が理
論上の限界近くまで得られるカラー撮像装置を提供する
ことができる。 また、輝度９色差両信号とも、トラップすべき周波数か
高いことから、光学的ローパスフィルタを薄くコンパク
トにすることができるため、光学系全体をコンパクトに
構成することができる。 さらに、メモリを用いることで奇数フィールドと偶数フ
ィールドの出力タイミングを適宜に設定できるので、例
えばスチルビデオカメラに用いた場合、フィールドヘッ
ドのみでフレーム撮影が可能となるため、低コストでし
かも信頼性に優れたスチルビデオカメラを作成すること
ができる。However, when using an image sensor with a color filter as shown in FIGS. 13(a) and 13(b), in order to derive a luminance signal or a color signal, two rows of data skipped by one row, for example, an odd field. then 1°3 rows, 2 for even fields
．． Four lines of signals must be used. As a result, the vertical distance between the data increases, the vertical correlation decreases, and the amount of false colors increases. Further, there is a problem in that a large number of IH (horizontal scanning period) delay lines are required to derive luminance signals and color signals in signal processing. FIG. 14 shows the positions where carrier components appear in the vicinity of the Hessband of an image sensor provided with the above-mentioned color filter. 13th
In both figures (a) and (b), the pitch in the horizontal scanning direction (hereinafter referred to as horizontal direction) of the color filter of the image sensor is P.
□, the carrier of the luminance signal is (±17P11.0
) occurs at the position. Also, since the carrier of the color difference signal is 2P□, which is the pitch of the filters of the same color in the horizontal direction, the position is (±1/2P!(,0)).The luminance signal obtained from this image sensor is According to the sampling theorem, it is possible to obtain a frequency band up to 1/2P□.Therefore, in order to prevent aliasing of the luminance signal, the optical low-pass filter placed in front of the image sensor must have a frequency of 1/2P□ or more. It would be ideal if all the frequency components of If an optical low-pass filter with such characteristics is used, false colors will occur due to aliasing of color difference signals.For this reason, the frequency characteristic of the optical low-pass filter is f.=1/2 as shown in Fig. 15.
The band must be lower than PH by the band value of the color difference signal. However, there was a problem in that a resolution lower than the theoretical resolution limit could be obtained. FIG. 16(a) shows the configuration of an optical low-pass filter conventionally used in a solid-state imaging device having a color filter arrangement as shown in FIG. In FIG. 16, the optical low-pass filter 7o is arranged at a distance of 1111 in a direction of 90° with respect to the horizontal direction.
A birefringent plate 71 that splits a ray of light incident by P +1 into two, a phase plate 72 that converts linearly polarized light into circularly polarized light, and two rays of light incident a distance IIIPH/2 in a direction 90' with respect to the horizontal direction. It is composed of a birefringent plate 73 which is divided into two. Transfer characteristic (MTF) of this optical low-pass filter H
is expressed by the following formula. H, (f,,f,)=,1cos (-Pu fx
)-cos(πPnf-)...■ FIG. 16(b) is a graph of this, and FIG. 16(e) is a graph showing the characteristics in the frequency space. Dotted lines 74a, 74b, 75a shown in FIG. 16(c),
75b is the frequency that the optical low-pass filter 70 traps, and from the same figure, the carrier frequency f,=of the luminance signal is
±! /Po, carrier frequency of color difference signal f11”±1/
It can be seen that 2P is trapped. As can be seen from equation 0 or FIG. 16(b), the optical low-pass filter with the above-mentioned characteristics has a carrier frequency of f9. =±1
At /2 PH, the MTF is approximately 85% of the 09 frequency and the transfer characteristic is -15 dB. Therefore, the resolution limit is f +
+=1/2P, it is not possible to obtain a resolution number of up to 4. The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a color imaging device in which the occurrence of false colors is reduced and the resolution of the luminance signal can be obtained up to the theoretical limit. [Means for Solving the Problems] In order to achieve the above object, in the present invention, a color imaging device is configured as shown in (1) to (5) below. (1) A color imaging device including an imaging element provided with a color filter array shown in a. a. Consisting of three or more types of color filters, where the pitch in the horizontal scanning direction of the color filters is PH and the pitch in the vertical scanning direction is PV, the same type of color filters are arranged 2 times in the horizontal scanning direction.
A color filter array arranged with a pitch of Pn, a pitch of 2Pv in the vertical scanning direction, and an offset of P11 in the horizontal scanning direction. (2) In (1) above, a of the front side of the image sensor
A color imaging device equipped with an optical low-pass filter shown in FIG. a, distance #I p + in the direction of 45° to the horizontal scanning direction
a first optical member that divides the incident light beam into two;
A second optical member that divides a ray of light that is incident for a distance P2 in a direction at 90° to the horizontal scanning direction into two beams; An optical low-pass filter which is formed by laminating a third optical member to be divided and which satisfies the following conditions. p2<p. (3) A color imaging device equipped with a color filter array with a color difference of No. 48 and no carriers appearing on the horizontal frequency axis in a two-dimensional horizontal and vertical frequency space. (4) The color imaging device according to (3) above, characterized in that an optical low-pass filter is provided in front of the imaging element to trap the vicinity of the positions of the luminance signal carrier and the color difference signal carrier in the horizontal and vertical two-dimensional frequency space. (5) In any one of (1), (2), (3), and (4) above, the output of the image sensor is temporarily recorded in a memory, and frame information is formed by a read signal from the memory. Color imaging device. [Function] According to the configurations (1) to (5) above, false colors hardly occur, the high range of the luminance signal can be obtained up to the theoretical limit, and (
In the configuration 5), it is also possible to set the output timings of odd and even fields as appropriate. (Examples) The present invention will be explained in detail below using examples. FIG. 1 shows an arrangement of color filters provided in an image sensor used in a "color image sensor" which is a first embodiment of the present invention. Note that the entire color filter is called a color filter array. As shown in the figure, the color filter array tb (see FIG. 4) is of RGB pure color type. The horizontal pitch of the color filters is PH1, and the vertical pitch is PV, and each color filter R1G + , G2, B has a pitch of 2P in the horizontal direction and 2PV in the vertical direction.
It has an offset sampling configuration with a pitch of , and a horizontal offset ffi p H. FIG. 2 shows the positions where carrier components appear near the baseband of an image sensor using a color filter array having this configuration. As shown in the figure, the brightness (carrier No. 3 is (±1/p, 4
．． At position o), the color difference signal carrier foil ±1/2
It occurs at the position P 11+±t/4 P V ). As is clear from comparison with FIG. 14, there is no carrier with color difference No. 15 on the f11 axis, and it is shifted up and down by ±1/4P1, so the distance from the base band is large. Therefore, false colors due to aliasing of color difference signals are less likely to occur. Furthermore, since there is no carrier of the color difference signal on the f axis, the luminance signal is converted to the theoretical resolution limit frequency f
n=1/2P. It is possible to obtain up to. FIG. 3 shows the configuration of the optical low-pass filter in this example. In the same figure, the optical low-pass filter 30 includes a first optical member consisting of a birefringent plate 31 that splits into two a ray of light that is incident by a distance Mp l in a direction of 45° to the horizontal direction, and A second optical member consisting of a birefringent plate 32 that splits into two a ray of light P2 incident in a direction of 90°, and a distance ml P in a direction of 135° with respect to the horizontal direction.
and a third optical member consisting of a birefringent plate 33 that splits the incident light beam into two, and the following conditions are satisfied. P2 <P)l ・・・・・・■ If P1 exceeds the lower limit of inequality ■, it will not be possible to suppress the occurrence of aliasing distortion, especially false color, and if it exceeds the upper limit, it will be difficult to obtain sufficient resolution. Can not. Furthermore, if P2 exceeds the upper limit of inequality (2), it is difficult to obtain sufficient resolution. The transfer characteristic (MTF) of the optical low-pass filter 30 is expressed by the following formula.For example, in the NTSC system, the aspect ratio of the screen is 3:4.
In the case of , the number of effective pixels is 640 horizontally as shown in FIG.
In the case of a solid-state image sensor with a vertical angle of about 480, the following relationship holds approximately. PH=PV...■ In this example, P+ = ``''Pu, P2 = '' ・=-@
It is said that FIG. 3(C) shows the transfer characteristic at this time on the f0 axis, and FIG. 3(d) shows the transfer characteristic in a two-dimensional frequency space. Dotted lines 34a, 34b, 35a, 35b, 36a, 36 shown in FIG. 3(d)
b is the frequency that the optical low-pass filter 30 traps, and it can be seen from the figure that all the carrier frequencies of the luminance and color difference signals are trapped. Also, Fig. 3(c)
Therefore, the resolution limit frequency fH=1/2P. The above frequency components are sufficiently suppressed, and aliasing distortion of brightness does not occur. Furthermore, as is clear from formulas ■, ■, and ■, the transfer characteristics drop within -15 dB in the frequency region of 1fH1≦1/2P, so resolution can be secured up to the limit resolution frequency of 1/2P□. can. Next, a method for obtaining one image signal in this embodiment will be described. FIG. 4 is a block diagram showing the overall configuration of this embodiment.
is an optical low-pass filter, 1a is a solid-state image sensor CCD
, 1b is a color filter array provided on the solid-state image sensor 1a,
2 is a correlated double sampling circuit CDS, 3 is a color separation circuit C-3EP circuit, 4 is a WB block that adjusts the white balance of the signal after color separation, 5.7 is a switch for selecting one of two outputs, 6 is a gamma processing, white clip processing,
A signal processing block that performs blanking processing and beddestal reset processing, 8 is an analog-to-digital converter A/D
, 9 is a serial memory block, 10.11 is a digital-analog converter D/A, 12 is an analog-digital converter A/D, a serial memory block, and a memory controller that controls the D/A. 13 is a memory controller that controls each sleeve pulse. A clock generating circuit for generating the clock, 14 a processor, 15°16.
1.7.18 is sample hold circuit, 19 is 14-1
From the output of 8, the luminance signal (Y) 1 color difference A
-Y). Further, FIG. M6 is a schematic diagram of the configuration of the serial memory block 9, and FIG. 7 is a timing diagram of memory control. The operation of this embodiment will be described below with reference to FIGS. 4, 6, and 7. The video signal output from the solid-state image sensor in Figure 4 has a correlation of 2
The reduced noise is removed by the multiple sampling circuit 2, and then input to the color separation circuit 3. 3, the video output of the solid-state image sensor 1a is separated into three primary color R, G, and B signals, and the WB block 4
Perform white balance adjustment. However, since the solid-state image sensing device 1a has the color filter array shown in FIG. 1, only R and G signals can be obtained in the odd field and B and G signals in the even field, as shown. Therefore, the B signal output from the WB block 4 in the odd field and the R signal output from the WB block 4 in the even field are false information and cannot be used. Therefore,
The switch 5 selects the R signal for odd fields and the B signal for even fields. A switching pulse Fv for selection is sent from the clock generation circuit 13. A signal in which the selected R and B signals are alternated every IV (vertical scanning period) is defined as a RIB signal. Hereinafter, "1" will be a symbol representing field sequential. The signal is then sent to the signal processing block 6 together with the other output G of the WB block 4, where it is subjected to gamma processing, white clip processing, blanking processing, and pedestal level set processing. The outputs G and RIB of the signal processing block 6 are switched pixel by pixel by the SHI pulse at the switch 7, and the signals G1 .
RIG2. B (hereinafter abbreviated as G and RIB) is obtained. Here, ", J" indicates a dot sequential signal. Also, the SHI pulse is sent from the clock generation circuit 13. The signals G and RIB, which are made dot sequential by the switch 7, are
It is converted into a digital signal by a D converter 8 and inputted to a serial memory block (S, MEM) 9. The two outputs of the serial memory block 9 are connected to the D/A converter i.
o, it is converted into an analog signal. At this time, A/D
, D/A clock PAD, PDA and memory control pulses are sent from the memory controller 12. The operation of the serial memory 9 will be explained in more detail below with reference to FIGS. 6 and 7. In FIG. 6, 20 to 22 are serial memories (on the wood side, three chips have a memory capacity that can store all pixel data of the CCD, which is the solid-state image sensor 1), and 23-1 switches each memory output. Switch signal output to D/A converter 10.11. Figure 7 (a) 2) Noru <, t
o k7 Since the CCD output starts to be input from the A/D converter 8, the output is stored in the memory of the first chip (1st Chip 20) of the serial memory 9, and the write enable signal WEI is set to high level and sent to the memory 20. is enabled, and the write reseller No. 848 RS
TWI resets the memory write address to 0.
Writing starts from the address (the left end of the first line in FIG. 6, 20). As a result, the (G.R) signal of the CCD output (odd field) shown in FIG. 7 (2) is stored in the memory 20 of FIG. 6 as shown. Subsequently, when the storage capacity of the memory 20 becomes full at tl, the write enable signal WEI becomes low level, and the memory 20 becomes disabled. Here, the memory of the second chip of the serial memory 9 (2nd Ch.
ip21) is enabled, and RSTW2 of 9)
From address 0 by pulse output, CCD odd number (o
dd) The output signals after t1 of the field are stored as shown in FIG. Subsequently, during the blanking period KH from t2 when the video period of the even field ends to t3 when the odd field begins, WE2 is set to low level, the address is held at the address at time t2, and writing to the memory 21 is not performed. do. In addition, each memory 20, 21.22
is a serial dynamic memory, and the blanking period is
++ is a fixed time. If it is longer, a reset operation may be required, so the blanking period KH for COD video output is set within a time period in which data can be held while the address is held (Kll<=0). In this way,
Even if it is written into the memory by setting it independently of the TV rate V blanking period, there will be no effect at all if the normal V blanking period is set at the time of reading. Next, when the even field video period starts at +3, WF2 in FIG. At +4, WF2 is set to low level and the memory 21 is disabled. And 12
) is set to high level, R3TW3 (13) is set to high level, and the memory of the third chip (3rdChip
) 22, even field video signals from +4 onwards are written. At the same time as the even field video signal ends at +5, the memory 22 is disabled by the WF3 and the write operation ends. Next, reading from the serial memory 9 will be explained. First, the switch 23-1 is connected to b to set the oven state. At +6, In) glue enable signal RE2 is set to high level, +1) reset R
5TR2 pulses are output to start reading the memory 21. At this time, the switch 23-1 is set to the oven or R
Since Ef and RE3 are at low level and the output of memory 20.22 is in a high impedance state, no signal is output to 10.11. Then, at 1a, set REI to high level, RS
It outputs a TRI pulse, reads out the data in the memory 20, and outputs it to the 1o. At the same time, the switch 23-1 is connected to the a side, and the output of the memory 21 is read out to the memory 11. At this time, the memory 21 is 18 minutes ahead of the address, so 8) W
The address has already advanced by the amount stored between t and t2 of F2 (line 1 to line X). Therefore, the address is the second
Since it shows the point (x+i) line of the data start point (02,8) of 21 in Figure 2 (b), it is (G2.B) to go to 11.
A signal will be output. Next, switch 23-1 is connected to B at +9 to open it, and at the same time R is connected.
Set E3 to high level, output R3TR3 pulse,
Start reading data from the memory 22. Result 11
The output (G2.B) data of the memory 22 will be output to. In tlo, by connecting the switch 23-1 to C and simultaneously outputting the R5TR2 pulse again, the signal from address 0 to 10 is output. At tll, the video period of the first field ends and the switch 23-1
is connected to b, and RE2 and RE3 are set to low level to disable all memories. Next, the second field is read. First, as in the first field, at tll, RE2 is set to high level and R5TR2 pulse is output. At this time, the switch 23-1 remains in b. Therefore, nothing is output to 10.11. Next, at +14, REI is set to high level and an RSTRI pulse is output. Switch 23-1 at +15 after that In
Connect to a. As a result, from t14, the output (Gl, B) of the memory 20 is output to the D/A converter 11 from address 0, and the data 21 (G
2°B) is output from t+s. This means that the second field is read out with a shift of 18 minutes from the first field signal to ensure interlacing. That is, the output to 10 is from the second row of memory 20,
11, the signal from the (X+1)th row of memory 21 is sent to 41.
It becomes effective. Therefore, as shown in FIG. 7, if the length of the period from t7 to 70 is mH, the length of the period from t13 to t14 is (m-1)3. becomes. Next, when the reading of the last two rows is completed at +16, switch 23-1 is connected to b, RE3 is set to high level, and the R3TR3 pulse is output.
Switch to line. Furthermore, switch 23-1 at +17
Connect to C and switch the output to 10 to the memory 21 side,
By simultaneously outputting R5TR2 pulses, memory 2
Data is read from the first row of 1. At this time, RE
] is enabled, which is no and is the same as the first field, so the output is switched to the memory 21 after all of the memory 20 is read, so no information is lost at the boundary. On the other hand, the period t13 to tl from the fall of vP in Fig. 7 1) becomes (m+n-1)H,
1 in the first field. ~t+. It is 18 minutes shorter than the length of . After that, the output continues until tlA, and tll! Now switch 2
Connect 3-1 to b, and at the same time turn on the oven, RE2
．． By setting RE3 to low level, the memory 21. The memory 22 is placed in a high impedance state and video signal output is ended. By the way, in the second field, the (G2.B) data is read from t's, whereas the (G,.R) data is read from t14, so the readout time is shifted by 18 minutes, and conversely, the readout At the end (G
2. B) When reading the last row of data (Gl, R
) Since there is no data, a false signal will be read. Therefore, (Gl, R) in the second field
, (G2, B) The data readout is made shorter by IH than the video period of the effective pixels. At the same time, if the first and second fields have different video periods, the last line (2 lines)
Therefore, the output signal period of both (Gl, R) and (G2, B) of the first field is shortened by IH. In other words, if the length of the period t17 to t18 is ot+, then 1. The o-1 period is (o-1)++
Then, the time t7 to the falling edge of vP to tIl+t
13 to t18, both the first field and the second field (
m+n+o-1) is equal to u. Furthermore, the readout of the memory 20 of the first field is also 18 minutes earlier, resulting in a false signal, so the switch 23-2 in FIG.
l! The output of the memory 20 up to + may be removed as an oven state. Also, to remove false information and prevent flicker18)
t8~tll+ by blanking pulse as shown in
Signals other than the period (n+o-1,)□ may be muted from tIs to t18. Furthermore, instead of removing false information, the first field memory 21, 22 and the second field memory 21 may be output to the last row by reading two rows of the memory 22 twice in succession. On the other hand, the settings for the end of writing and start of reading, and the end of reading of the first field and start of reading of the second field can be set arbitrarily according to the specifications of the serial memory used and the specifications of the video equipment to be applied. , by making each timing as close as possible,
Enables speeding up of shooting. Further, by switching the switches 23-1 and 23-2 during the H blanking period of the video signal, generation of unnecessary noise can be suppressed. 16) in Figure 9, 1
7) is a timing chart of output (output to D/AI0.11) in this embodiment. Now, the digital signals sent to the D/A converters 10 and 11 as described above are analog signals (Gl, R) and (
G2. B) and sent to the subsequent analog signal processing circuit. First, in 14, the signals (Gl, R) and (
G2. By adding B), the luminance signal Y with high frequency components is obtained.
. In 15.16, we derive (Gl,
G and G2 are derived by sampling and holding R) and (G2.B) with 5l-11 pulses, and further 17.1
8, R and B signals are derived by sampling and holding (Gl, R) and (G2, a) using the SH2 pulse, and sent to the matrix circuit section 19. Furthermore, in 19, the fifth
As shown in the figure, the adder 24 averages G and G2 to derive G, and the subtracter 25.26 calculates the difference between G1 and R and G2 and B to derive G-R and G-B. do. G-R, G, G
-B is sent to Y +, M A T R I X 27 and the reduced luminance signal YL is sent to,
The signal is sent to MATRIX 28 to derive color difference signals R-Y and B-Y. On the other hand, the adder 29.30 adds G, R, G, and B, and the adder 31 adds the output of the adder 29.30, so that the low frequency component Y□ of the output YH of the adder 14, Derive
A subtracter 32 derives the difference YH-Y□ between Y and Y□. Further, the output G of the adder 24 is made into a signal delayed by 1H by an IH delay l1134, and a subtracter 35 derives VAPC representing the difference from G, that is, the vertical high frequency component. and,
YL and Yll YH in adder 33 and adder 3
In step 6, add vAPC and get luminance signal Y: YHH+Y
L Obtain 10 VAPC. According to the embodiment described above, the use of the serial memory 9 simplifies the control of the memory and facilitates the design of the memory controller 12. Also, high-speed FIFO capable of high-speed asynchronous read/write operations
By using a serial memory, the memory 21 can be read while writing to the memory (period t1 to t4 in the memory 21).
The system can be made faster by starting ts). Next, a modification of this embodiment will be explained. The overall configuration of this modification is the same as that shown in FIG. However, the signals in parentheses are output as the signal flow after the memory. This will be explained below using FIGS. 8 and 9. first,
As shown in Fig. 9 (2), the output of CCD 1 becomes A/D at t.
Since the input starts from the converter 8, its output is stored in the memory 21.
From row (X+1) of 8), write enable signal WE2 of 8) is stored at t before IH. Set it to a higher level and enable the write reset signal R5T.
After the write address of the memory is reset by W2, writing starts from address 0 (1 row left @ of the memory 21 in FIG. 8). (However, 1:x) As a result, the phantom CCD output (
(Gl, B) No. 43 of the odd field) is stored in the memory 21 of FIG. 8 starting from the (X+1) row as shown. Subsequently, when the storage capacity of the memory 21 becomes full at +2, WE2 becomes low level and the memory 21 becomes disabled. Here, the memory 22 is enabled by the write enable signal WE3 of 12), and the output signals after +2 of the CCD odd field are output from address 120 by the pulse output of +3) R5TW3.
It is stored in the memory 22 as shown in the figure. From +3 when the video period of the odd field ends, the WE390- level is set and the memory 22 is disabled. Next, when the video period of the even field starts at +4, the WEI of 4) is set to a high level, and until the capacity of the memory 20 is full at +5,
Write the data of the signal (G2.B). Further t
Then, WEI is set to low level and the memory 21 is disabled. Then, set WE2 in 8) to high level again, generate a pulse in R3TW2 in 9), and
Even field video signals from +5 onward are written in rows 1 to X-1. At the same time as the even field video signal ends at +6, the memory 21 is disabled by WE2 and the write operation ends. Next, reading from the serial memory 9 will be explained. First, the switch 23-1 is connected to b to set the oven state. At +7, 10) the glue enable signal RE2 is set to high level and the read reset R5TR2 pulse II) is output to start reading the memory 21. At this time, since the oven switch 23-1, REI, and RE2 are at low level, and the output of the memory 20.22 is in a high-beam state, no signal is output to the switch 10.11. then seven nine
At this point, REI is set to high level, R5TR1 pulses are outputted, and the data in the memory 20 is read out and outputted to the memory 10. At the same time, the switch 23-1 is connected to the a side and the output is read out to 11. At this time, since the address in the memory 21 has advanced by 18 minutes, the address has already advanced by the amount stored between +5 and +6 of 8) WE2. Therefore, since the address indicates the point (X+1) line of the memory 21 in FIG. 8 where the (Cz, R) data starts, ! ! Haha (G,,
R) signals will be output. Next, connect the switch 23-1 to b at tlo to set the oven state, and at the same time set RE3 to high level and R5T
The R3 pulse is output to start reading data from the memory 22. As a result, the output of the memory 22 (Gl
, R) data will be output. At tl+, by connecting the switch 23-1 to C and simultaneously outputting the R3TR2 pulse again, the signal from address 0 of the memory 21 is output to 10. The video period of the first field ends at +12, and the switch 23-1 is connected to b.
RE2. By setting RE3 to low level, all memories are disabled. Next, the second field is read. First, as in the first field, set RE2 to high level at +13, and set R5 to high level.
Outputs TR2 pulse. At this time, the switch 23-1 remains in b. Therefore, nothing is output to 10.11. At t's, the switch 23-1 is connected to a, setting REI to high level and outputting the RSTRI pulse. As a result, the output of memory 20 (G2, B
) is output from address 0, and data (Gl, R) of the memory 21 is output to address 11. However, in the second field, it is necessary to shift the signal by IH and read out the signal in the first field so that the signal can be interlaced. In other words, the output to 11 must be derived from the second row of (G,, R) data, that is, the (x+2) row.Ao Therefore, if the length of the period t7 to t8 is ml, then t13 to The length of the t14 period is (m+1)□. By making the period of ta-+9 and the period of t14 to t+s the same length, at the time of +15, the memory 21
The address of (G,,R) is the 24th data (X+2)
It will be set to the left end of the line. Next, at t+a, switch 23-1 is connected to b, RE3 is set to high level, and R5TR3/\rus is output. ;:
;: Tet Hs is t 14” t 16 period is (n
f) It is set to be H, and t8 to t of the first field. The IH is shorter than the period of . Therefore, t, ~t,. The period and the period t13 to t+6 are both equal to (n+m)l(, and tll! exactly 2<a,,R) This means that the reading of the data is completed. In other words, at +16 to 11 (Gl
, R) data from the 2nd Chip output to the 3rd
It will be sent without loss of information at the boundary to the Chip output. Then, at +17, connect the switch 23-1 to C, set REI to low level, and output the R3TR2 pulse again to switch the output to 10 from the memory 20 to 21, and continue outputting until +18. At t1♂, switch 23-1 is connected to b to set the oven state, and at the same time, R
E2. By setting RE3 to a low level, the memory 21 and the memory 22 are placed in a high impedance state, and video signal output is ended. By the way, in the second field (G2.B
) while reading data from the first row, (Gl, R)
Since the data is read from the second line, the readout time is shifted by IH, and when the last line of (G2, B) data is read, there is no (at, R) data, so a false (No. 5) is read out. Therefore, the reading of (Gl, R), (G2.B) data in the second field is a little longer than the video period of the effective pixel by IH.At the same time, if the video period is different from the first field, Partial flicker occurs in the last row (2 rows), so (Gl, R), (G2
, B) both reduce readout by IH. In other words, if the length of the period from t16 to t16 is OH, then from t8 to t12
+t14 to t+8 are both equal to (y++0-1)l in the first field and the second field. Also, remove false information. To prevent flicker, a blanking pulse as shown in 18) is applied to 70 to 111. The signal may be muted outside the period from 1+5 to t+g. Furthermore, instead of removing false information, an approximation process may be performed by reading out two lines of the memory 22 twice.) On the other hand, the timing of writing end and reading start and the timing of end of first field reading and start of second field reading can be set arbitrarily according to the specifications of the serial memory used and the specifications of the video equipment to be applied. By bringing each timing as close as possible, it is possible to speed up shooting. Furthermore, switch 2
By performing the switching of 3-1 within the H blanking period of the video signal, generation of unnecessary noise can be suppressed. Figure 9 shows +6), 17) output (D/A converter 10.1
FIG. 1 is a timing diagram of output to Now, the digital 48 sent to the D/A converter 10.11 as described above.
The signals are converted into analog signals (G2°B) and (G,,R) and sent to the subsequent analog signal processing circuit. First, in the adder 14, the signals (Gl, R) and (G2.B)
By adding , a luminance signal Y with high-frequency components is obtained. In addition, in S/H15 and 16, (02B) and (
62 and Gl are derived by sampling and holding Gl, R) with the SHI pulse, and further, in S/H17 and 18, B is obtained by sample-bolding (G2.B) and (Gl.R) with the SH2 pulse.
and R signals are derived and sent to the matrix circuit section 19. Thereafter, the operation of the matrix circuit is as described above. In this embodiment, a serial memory is used as the memory, but it may also be a random access memory. Also, signal G,
, G2. Separate memories may be used for each of R and B. FIG. 8 shows a color filter arrangement of a solid-state image sensor in a "color image sensor" according to a second embodiment of the present invention. As shown in the figure, the color filter is Ye. Mg, Cy, Gr (yellow, magenta, cyan, green) complementary color types are used, and each filter M
g, Cy, Ye, Gr are each horizontal pitch 2P
□, 2PV in the vertical direction, offset Ji in the horizontal direction
It has a PH offset sampling structure. The positions where the carrier components of the image pickup device provided with the color filter array having the above structure are the same as those in the first embodiment shown in FIG. Furthermore, the optical low-pass filter according to this embodiment has a configuration similar to that shown in FIG. If the ratio is 3:4, the following relationship holds true. 1, 2 P II = P v - = ■ 1212 P on the real side. P,=p,,p2=□ ・・・・・・■
It is said that However, the PI is the first
P2 is the distance at which the second optical member shown at 32 separates the incident light beam, and P2 is the distance at which the second optical member shown at 32 separates the incident light beam. The transmission characteristic of this optical low-pass filter expressed in a two-dimensional frequency space is the 11th
It is a diagram. Dotted lines 91a, 91b, 92 shown in FIG.
a. 92b, 93a, and 93b are frequencies to be trapped by optical low-pass filters. As can be seen from the figure, all the carrier frequencies of both the luminance and color difference signals are trapped, thereby making it possible to sufficiently suppress aliasing distortion. Furthermore, ■. If you calculate using the formula ■, ■, If+! Approximately 96% of frequency tilts of ≦1/2PH result in an MTF drop within -15 dB. Therefore, a resolution close to the limit resolution frequency 1/2 PH can be ensured. Note that in both of the first embodiment 9 and this embodiment, an optical low-pass filter is used that traps both the luminance and color difference signals at the carrier frequency and sets the MTF to τ, but this does not necessarily have to be at the carrier frequency. , the MTF near the carrier frequency may be sufficiently close to zero. For this purpose, it is sufficient to satisfy the conditions shown in equations (1) and (2). Next, a method for obtaining an image signal according to this embodiment will be described. FIG. 12 is a block diagram showing signal processing in this embodiment. A color filter array 101b consisting of four types of color filters shown in FIG. 10 is arranged on the CCD sensor 101a. The image signal read out pixel by pixel from the sensor 101a by interlaced scanning is processed by an AGC (automatic gain adjustment circuit).
After the gain is adjusted by the A/D converter 102, the signal is A/D converted by the A/D converter 103 at a timing synchronized with the read clock. This A/D converter 103 is used for later color processing.
has good linear characteristics, and considering the quantization error,
It is desirable to use 8 bits or more. The A/D converted signal is written to and read from the -degree random access memory 125 for two-dimensional encoding processing to be performed later. The luminance signal is read out from the random access memory 125 in an order corresponding to the COD pixel readout, the high-frequency component is detected by the bypass filter 116, and the low-frequency component Y of the luminance obtained by the method described below. The signals are added by an adder 117, D/A converted by a D/A converter 118, and output. On the other hand, signals corresponding to the color filters Mg, Cy, Ye, and Gr are read out from the random access memory 125,
The color signals Mg, Cy, Ye, which are input to four interpolation filters 106, 107, 108, and 109 and are synchronized, respectively, are
It becomes Or. These color signals are input to the RGB converter 110, and R, G
, is converted into a B3 signal. This is due to the following matrix operation. Here, matrix A is MgGr, Cy of sensor 101a.
, spectral characteristics of Ye Mg(λ), Gr(λ), Cy(λ)
, Ye(λ) are optimized to bring RGB ideal spectral characteristics R(λ), G(λ), and B(λ) defined by NTSC to 3 rows and 4 columns. Next, the white balance unit 111 converts the RGB signals from R, G, and B to αR, G, and βB based on the color temperature information obtained from the white balance sensor 120, thereby improving the white balance. Next, the γ conversion unit 112 performs γ conversion on the RGB signals by table conversion. The color difference matrix unit 113 performs the following conversion in accordance with the NTSC standard, and generates the aforementioned luminance reduction component Y7 and color difference signals R-Y and B-Y. The color difference signals R-Y and B-Y are subsequently D/A converted by D/A converters 114 and 115 and output. Brightness reduction component Y1. As mentioned above, bypass filter 1
It is added to the high-frequency component of the luminance detected at step 16 by an adder 117, subjected to D/A conversion by a D/A converter 118, and output. Although this embodiment may be configured in a heart-wired manner according to the block diagram,
nal processor), etc., and may be configured by software. Note that although both the first and second embodiments are capable of still image recording, they can also be used for moving image recording with a video camera or the like. [Effects of the Invention] As explained above, according to the present invention, it is possible to provide a color imaging device that can reduce the occurrence of false colors in both the horizontal and vertical directions, and can obtain a luminance signal resolution close to the theoretical limit. I can do it. Furthermore, since both the luminance and chrominance signals have high frequencies to be trapped, the optical low-pass filter can be made thin and compact, so the entire optical system can be configured compactly. Furthermore, by using memory, the output timing of odd and even fields can be set appropriately, so when used in a still video camera, for example, it is possible to capture frames with only the field head, resulting in lower cost and higher reliability. You can create an excellent still video camera.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の第１実施例の色フィルタ配列を示す図
、第２図は同実施例の周波数空間特性図、第３図は同実
施例で用いる光学的ローパスフィルタの作用を説明する
図、第４図は同実施例の全体構成を示すブロック図、第
５図は同実施例のマトリックス回路１９のブロック図、
第６図は同実施例のシリアルメモリ９の第１の構成模式
図、第７図は第６図に示すメモリのタイミングチャート
、第８図は同実施例のシリアルメモリ９の第２の構成模
式図、第９図は第８図に示すメモリのタイミンクチャー
ト、第１０図は本発明の第２実施例の色フィルタ配列を
示す図、第１１図は同実施例で用いる光学的ローパスフ
ィルタの作用を説明する図、第１２図は同実施例の全体
構成を示す図、第１３図は従来例の色フィルタの配列例
を示す図、第１４図は同従来例の周波数空間特性図、第
１５図は同従来例の光学的ローパスフィルタの特性を示
す図、第１６図は同従来例の光学的ローパスフィルタの
作用を説明する図である。 １ａ−−−撮像床′ｆ−ＣＣＤ ｉｂ・・・色フィルタアレイ ９・・・・・・シリアルメモリFIG. 1 is a diagram showing the color filter array of the first embodiment of the present invention, FIG. 2 is a frequency space characteristic diagram of the same embodiment, and FIG. 3 is an explanation of the action of the optical low-pass filter used in the same embodiment. 4 is a block diagram showing the overall configuration of the same embodiment, and FIG. 5 is a block diagram of the matrix circuit 19 of the same embodiment.
FIG. 6 is a first structural schematic diagram of the serial memory 9 of the same embodiment, FIG. 7 is a timing chart of the memory shown in FIG. 6, and FIG. 8 is a second structural schematic diagram of the serial memory 9 of the same embodiment. 9 is a timing chart of the memory shown in FIG. 8, FIG. 10 is a diagram showing the color filter arrangement of the second embodiment of the present invention, and FIG. 11 is the effect of the optical low-pass filter used in the same embodiment. FIG. 12 is a diagram showing the overall configuration of the same embodiment. FIG. 13 is a diagram showing an example of the arrangement of color filters in the conventional example. FIG. 14 is a frequency space characteristic diagram of the conventional example. FIG. 16 is a diagram showing the characteristics of the conventional optical low-pass filter, and FIG. 16 is a diagram explaining the action of the conventional optical low-pass filter. 1a---Imaging floor'f-CCD ib...Color filter array 9...Serial memory

Claims (5)

【特許請求の範囲】[Claims] （１）つぎのａに示す色フィルタアレイを設けた撮像素
子を備えたことを特徴とするカラー撮像装置。 ａ、３種類以上の色フィルタからなり、色フィルタの水
平走査方向のピッチをＰ＿Ｈとし垂直走査方向のピッチ
をＰ＿Ｖとして、同種類の色フィルタを、水平走査方向
に２Ｐ＿Ｈのピッチで、垂直走査方向に２Ｐ＿Ｖのピッ
チでかつ水平走査方向にＰ＿Ｈだけオフセットして配列
してなる色フィルタアレイ。(1) A color imaging device characterized by comprising an imaging element provided with a color filter array as shown in a below. a. Consisting of three or more types of color filters, the pitch of the color filters in the horizontal scanning direction is P_H, the pitch in the vertical scanning direction is P_V, and the same type of color filters are arranged at a pitch of 2P_H in the horizontal scanning direction in the vertical scanning direction. A color filter array arranged at a pitch of 2P_V and offset by P_H in the horizontal scanning direction. （２）撮像素子の前面につぎのａに示す光学的ローパス
フィルタを設けたことを特徴とする請求項１記載のカラ
ー撮像装置。 ａ、水平走査方向に対し４５゜の方向に距離Ｐ＿１だけ
入射した光線を２本に分割する第１の光学部材と、水平
走査方向に対し９０゜の方向に距離Ｐ＿２だけ入射した
光線を２本に分割する第２の光学部材と、水平走査方向
に対し１３５゜の方向に距離Ｐ＿１だけ入射した光線を
２本に分割する第３の光学部材とを積層してなり、つぎ
の条件を満たす光学的ローパスフィルタ。 （３√２Ｐ＿ＨＰ＿Ｖ）／２（Ｐ＿Ｈ＋２Ｐ＿Ｖ）＜Ｐ
＿１＜（３√２Ｐ＿ＨＰ＿Ｖ）／（Ｐ＿Ｈ＋２Ｐ＿Ｖ）
Ｐ＿２＜Ｐ＿Ｈ(2) The color imaging device according to claim 1, further comprising an optical low-pass filter shown in a below provided in front of the imaging element. a, a first optical member that splits into two a ray of light that is incident for a distance P_1 in a direction of 45 degrees to the horizontal scanning direction, and two light rays that are incident for a distance of P_2 in a direction of 90 degrees to the horizontal scan direction; A second optical member that divides the beam into two beams, and a third optical member that divides the light beam incident at a distance P_1 in the direction of 135 degrees with respect to the horizontal scanning direction into two beams, which are laminated together, and which satisfies the following conditions. low-pass filter. (3√2P_HP_V)/2(P_H+2P_V)<P
_1<(3√2P_HP_V)/(P_H+2P_V)
P_2<P_H （３）水平・垂直２次元周波数空間における水平周波数
軸上に、色差信号のキャリアの出ない色フィルタアレイ
を設けた撮像素子を備えたことを特徴とするカラー撮像
装置。(3) A color imaging device characterized by comprising an imaging element provided with a color filter array on which carriers of color difference signals do not appear on the horizontal frequency axis in a two-dimensional horizontal and vertical frequency space. （４）水平・垂直２次元周波数空間における輝度信号キ
ャリア、色差信号キャリア位置近傍をトラップする光学
的ローパスフィルタを撮像素子の前面に設けたことを特
徴とする請求項３記載のカラー撮像装置。(4) The color imaging device according to claim 3, further comprising an optical low-pass filter that traps the luminance signal carrier and the color difference signal carrier in the vicinity of the positions in the horizontal and vertical two-dimensional frequency space. （５）撮像素子の出力を一旦メモリに記録し、該メモリ
からの読み出し信号によりフレーム情報を形成すること
を特徴とする請求項１又は請求項２又は請求項３又は請
求項４記載のカラー撮像装置。(5) Color imaging according to claim 1, claim 2, claim 3, or claim 4, wherein the output of the image sensor is temporarily recorded in a memory, and frame information is formed by a readout signal from the memory. Device.