JPH0490269A - Synchronizing signal discrimination circuit - Google Patents

Abstract

PURPOSE:To accurately discriminate a binary synchronizing signal and a ternary synchronizing signal with very simple constitution by forming the discrimination circuit with a pulse generating means using a gate pulse to gate a positive pulse of the synchronizing signal and generating an output pulse having a prescribed pulse width based on the gated positive pulse and with a comparator comparing the output pulse with a reference level to obtain a synchronization discrimination output. CONSTITUTION:An input video signal (d) after pedestal clamp is compared with a lst reference level V1, resulting in obtaining a comparison output (e). In this case, since no positive pulse is in existence in a binary synchronizing signal, a comparison output for the part is not obtained. Thus, a level of the comparison output (e) gated by a gate pulse (f) is 0, then a monostable multivibrator circuit 26 is not triggered based on the output. Thus, when the binary synchronizing signal is included in the input video signal (a), the detection means is controlled so as not to be in operation and when a ternary synchronizing signal is included in the input video signal (a), the detection means is controlled to be in operation.

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、現行のテレビジョン信号とノ１イビジョン
放送用テレビジョン信号の双方を受信できるようにした
モニタテレビジジン受像機などに適用して好適な同期信
号判別回路に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention is applicable to monitor television receivers and the like that can receive both current television signals and No.1 Vision broadcast television signals. The present invention relates to a synchronization signal discriminating circuit suitable for use.

［従来の技術］ 現行のテレビジョン放送と、近い将来実現される可能性
の高いハイビジョン放送の双方を受信できるようにした
モニタテレビジョン受像機におしＡては、現行テレビジ
ョン信号とノ１イビジョン用テレビジョン信号の双方に
挿入された同期信号をそれぞれ分離する必要がある。[Prior Art] A monitor television receiver that is capable of receiving both current television broadcasting and high-definition broadcasting that is likely to be realized in the near future is designed to be able to receive both current television signals and high-definition broadcasting. It is necessary to separate the synchronization signals inserted into both the vision television signals.

このためには、各テレビジョン信号の同期信号に対応し
て同期分離回路を２系統設ける必要かある。For this purpose, it is necessary to provide two systems of synchronization separation circuits corresponding to the synchronization signals of each television signal.

しかし、このようにそれぞれ独立した２系統の同期分離
回路を設けることは、回路規模が増大すると共に、コス
トアップを招来することになるから、あ′まり得策な構
成手段とは言えなし）。However, providing two independent synchronization separation circuits in this way increases the circuit scale and increases costs, so it cannot be said to be a very good configuration means.

ところで、現行テレビジョン信号中に挿入された同期信
号は、第３図に示すように２値の同期信号ｑである。こ
れに対しハイビジョンテレビジョン信号用に挿入された
同期信号は、第２図に示すように正極性のパルスと負極
性のパルスからなる３値の同期信号ｐである。By the way, the synchronization signal inserted into the current television signal is a binary synchronization signal q, as shown in FIG. On the other hand, the synchronization signal inserted for the high-definition television signal is a three-value synchronization signal p consisting of positive polarity pulses and negative polarity pulses, as shown in FIG.

これら２つの同期信号ｐ、　　ｑを比較すると、負極性
パルス部分が共通であるため、同期分離回路においても
一部を専用構成とするものの、その他を共用構成とする
ことが可能になる。Comparing these two synchronization signals p and q, since they have a common negative pulse portion, it is possible to have a dedicated configuration for a part of the synchronization separation circuit, but a shared configuration for the other parts.

ここで、ハイビジョン放送用テレビジョン信号において
は、第２１］Ａに示すように負極性パルスから正極性パ
ルスに移るタイミングにおいて、そのペデスタルレベル
とクロスする点を基準位相として各種の信号処理を施す
場合があるから、このペデスタルレベルとクロスする点
を検出するための手段が必要になり、この基準位相検出
手段は現行テレビジョン信号においてはその信号処理上
必要としない。Here, in the case of a television signal for high-definition broadcasting, various signal processing is performed using the point that crosses the pedestal level as a reference phase at the timing of transition from a negative polarity pulse to a positive polarity pulse as shown in 21]A. Therefore, a means for detecting a point crossing this pedestal level is required, and this reference phase detecting means is not necessary for signal processing in the current television signal.

したがって、同期分離回路の一部を共用構成とする場合
には、３値の同期信号用として専用の基準位相検出手段
を設ける必要がある。Therefore, when a part of the synchronization separation circuit is shared, it is necessary to provide a reference phase detection means dedicated to the three-value synchronization signal.

そのため、このようなモニタテレビジョン受像機におい
ては、同期信号の判別回路を設け、その判別出力で基準
位相検出手段が制御される。Therefore, such a monitor television receiver is provided with a synchronization signal discrimination circuit, and the reference phase detection means is controlled by the discrimination output thereof.

［発明が解決しようとする課題］ ところで、このように現行テレビジョン放送とハイビジ
ョン放送の双方を受信できるようにモニタテレビジョン
受像機を構成する場合において、その同期分離回路の一
部を共用構成とする場合には、当然のことながら専用部
分を切換制御する必要があるため、同期信号の判別手段
が必要となる。[Problems to be Solved by the Invention] By the way, when configuring a monitor television receiver so as to be able to receive both current television broadcasting and high-definition broadcasting, it is necessary to have a part of the synchronization separation circuit in a shared configuration. In this case, as a matter of course, it is necessary to control the switching of the dedicated portion, and therefore a means for determining the synchronization signal is required.

従来においては、このように同期分離回路の一部を共用
構成とするような構成は採られてないため、特に同期信
号判別回路の従来例は存在しない。Conventionally, such a structure in which a part of the synchronization separation circuit is shared has not been adopted, so there is no particular conventional example of a synchronization signal discriminating circuit.

この発明は、このように一部を共用構成とする同期分離
回路に適用できる同期信号判別回路を従業するものであ
る。The present invention employs a synchronization signal discriminating circuit that can be applied to a synchronization separation circuit in which a part of the circuit is shared.

［！Ｉ題を解決するための手段コ 上述の課題を解決するため、この発明においては、入力
映像信号に挿入された２値若しくは３値のレベルを有す
る同期信号を判別する同期信号判別回路において、 同期信号の内、負極性パルスを基準にして所定のパルス
幅を有するゲートパルスを形成するゲートパルス発生回
路と、 このゲートパルスで同期信号の正極性パルスをゲートし
、ゲートされた正極性パルスに基づいて所定のパルス幅
を有する出力パルスを形成するパルス形成手段と、 この出力パルスを基準レベルと比較して、同期判別出力
を得る比較器とで構成されたことを特徴とするものであ
る。[! Means for Solving the Problem I In order to solve the above-mentioned problem, in the present invention, in a synchronization signal discriminating circuit that discriminates a synchronization signal having a binary or ternary level inserted into an input video signal, a synchronization A gate pulse generation circuit that forms a gate pulse having a predetermined pulse width based on the negative pulse of the signal, and gates the positive pulse of the synchronization signal with this gate pulse, and generates a signal based on the gated positive pulse. The present invention is characterized by comprising: a pulse forming means for forming an output pulse having a predetermined pulse width; and a comparator that compares this output pulse with a reference level to obtain a synchronization determination output.

［作　用〕 第２図および第３図に示すように、シンクチップレベル
がクランプされた入力映像信号すに基づいてクランプパ
ルスＣが形成され、このクランプパルスＣによって入力
映像信号ｄがペデスタルクランプされる。[Function] As shown in FIGS. 2 and 3, a clamp pulse C is formed based on the input video signal d whose sync tip level is clamped, and the input video signal d is pedestally clamped by this clamp pulse C. Ru.

ペデスタルクランプされた入力映像信号ｄは、第１の基
準レベルＶ１と比較され、その比較出力ｅがパルス形成
手段として機能する単安定マルチバイブレータ２６に供
給される。The pedestal-clamped input video signal d is compared with a first reference level V1, and the comparison output e is supplied to a monostable multivibrator 26 functioning as a pulse forming means.

ここで、２値開期信号ｑの場合には、比較出力ｅとして
第３図Ｅに示すような出力が得られるのに対し、３値開
期信号ｐの場合には第２図Ｅに示すような比較出力ｅが
得られる。Here, in the case of the binary opening signal q, an output as shown in Fig. 3E is obtained as the comparison output e, whereas in the case of the ternary opening signal p, the output shown in Fig. 2E is obtained. A comparison output e like this is obtained.

比較出力ｅはゲートパルスｆによってゲートされ、ゲー
トされた出力が単安定マルチバイブレータ２６の入力パ
ルスとして機能する。その結果、ゲートパルスｆ中に比
較出力ｅが存在しないときには、モノマルチ出力パルス
ｇはＯである（第３図参照）、これに対し、ゲートパル
スｆ内に比較出力ｅが存在するときには、そのときのＭ
Ｍ出出力パルスゲ第２図のようになる。このＭＭ出力バ
パルｇはＲＣの積分回路２８によって積分され、その積
分出力りが比較器３０において第２の基準レベルｖ２と
比較される。The comparison output e is gated by a gate pulse f, and the gated output serves as an input pulse for the monostable multivibrator 26. As a result, when the comparison output e does not exist in the gate pulse f, the monomultiple output pulse g is O (see Fig. 3).On the other hand, when the comparison output e exists in the gate pulse f, the monomultiple output pulse g is O. Time M
The M output pulse waveform is as shown in Fig. 2. This MM output pulse g is integrated by an RC integrating circuit 28, and the integrated output is compared with a second reference level v2 in a comparator 30.

その結果、出力端子３４には第２図Ｉおよび第３図Ｉに
示すような同期判別出力ｉが得られる。As a result, a synchronization determination output i as shown in FIGS. 2I and 3I is obtained at the output terminal 34.

２値開期信号ｑの場合には同期判別出力ｉは０であるの
に対し、３値開期信号ｐの場合には所定レベルを有する
同期判別出力ｉとなる。In the case of a binary opening signal q, the synchronization determination output i is 0, whereas in the case of a ternary opening signal p, the synchronization determination output i has a predetermined level.

この同期判別出力ｉに基づいて、上述したように基準位
相検出手段（図示はしない）の使用状態が制御される。Based on this synchronization determination output i, the usage state of the reference phase detection means (not shown) is controlled as described above.

［実　施　例］ 続いて、この発明に係る同期信号判別回路の一例につい
て、上述した同期分離回路系に適用した場合につき、第
１図以下を参照して詳細に説明する。[Embodiment] Next, an example of the synchronization signal discriminating circuit according to the present invention will be described in detail with reference to FIG. 1 and subsequent figures when applied to the above-described synchronization separation circuit system.

第１図はこの発明に係る同期信号判別回路１０の一例を
示す系統図であって、端子１２には入力映像信号ａ（第
２図および第３図Ａ参照）が供給される。入力映像信号
ａとしては、上述したように現行テレビジョン信号の他
、ハイビジョン放送用のテレビジョン信号の何れかを指
す、以下説明する例では、説明の便宜上、端子１２には
ハイビジョン放送用のテレビジョン信号（入力映像信号
）ａが入力するものとする。FIG. 1 is a system diagram showing an example of a synchronization signal discriminating circuit 10 according to the present invention, and an input video signal a (see FIGS. 2 and 3A) is supplied to a terminal 12. As described above, the input video signal a refers to either a current television signal or a television signal for high-definition broadcasting. Assume that a video signal (input video signal) a is input.

入力映像信号ａはシンクチップクランプ回ｊ！１４にお
いて、３値開期信号ｐのシンクチップレベルが所定レベ
ルにクランプされる（第１？ｌＢ）。Input video signal a is sync tip clamp times j! At step 14, the sync tip level of the ternary open period signal p is clamped to a predetermined level (1st IB).

シンクチップクランプ後の入力映像信号すはクランプパ
ルス発生回路１６に供給されて３値開期信号ｐより所定
時間遅延された位置にクランプパルスＣが発生する（第
２ｒＭＣ）。The input video signal after the sync tip clamp is supplied to the clamp pulse generation circuit 16, and a clamp pulse C is generated at a position delayed by a predetermined time from the ternary opening signal p (second rMC).

このクランプパルスＣの発生タイミング位置は、３値開
期信号ｐの正極性パルスの立ち下がり位置よりも更に後
で映像信号にかからない位置に発生するように、その発
生タイミングが選定されているものとする。The generation timing position of this clamp pulse C is selected so that it occurs at a position that is not applied to the video signal and is later than the falling position of the positive pulse of the ternary opening period signal p. do.

入力映像信号ａは、ペデスタルクランプ回路２０にも供
給され、このペデスタルクランプ回［１２０において、
クランプパルスＣの発生するタイミングにおいてそのペ
デスタルレベルが所定レベルにクランプされる（第２図
Ｄ）。The input video signal a is also supplied to the pedestal clamp circuit 20, and the pedestal clamp circuit [120]
The pedestal level is clamped to a predetermined level at the timing when the clamp pulse C is generated (FIG. 2D).

ペデスタルクランプ後の入力映像信号ｄは第１の比較器
２２に供給され、ここに設けられた第１の基準レベル発
生器２４より出力された第１の基準レベルＶｌ（第２図
Ｄ）とレベル比較される。The input video signal d after pedestal clamping is supplied to the first comparator 22, and the first reference level Vl (D in FIG. 2) outputted from the first reference level generator 24 provided here and the level be compared.

第１の基準レベルＶ１は第２図からも明らかなように、
３値開期信号ｐの正極性パルスのピークレベルよりも低
い任意の値に選定されている。As is clear from FIG. 2, the first reference level V1 is
It is selected to be an arbitrary value lower than the peak level of the positive pulse of the ternary opening signal p.

その結果、第１の比較器２２からは第２図Ｅに示すよう
な比較出力ｅが得られる。この比較出力ｅは後述するよ
うに所定のパルス幅を有する出力パルスを形成するため
のパルス形成手段として機能する本例では、単安定マル
チバイブレータ２６に供給される。As a result, a comparison output e as shown in FIG. 2E is obtained from the first comparator 22. This comparison output e is supplied to a monostable multivibrator 26 in this example, which functions as a pulse forming means for forming an output pulse having a predetermined pulse width, as will be described later.

一方、シンクチップクランプ、された入力映像信号すは
更にゲートパルス発生回路１８にも供給され、これより
第２図Ｆに示すようなゲートパルスｆが形成される。こ
のゲートパルスｆは３値開期信号ｐの内、負極性パルス
の立ち下がりに同期して発生するパルスであって、本例
では正極性パルス領域を少なくとも含むようなパルス幅
Ｗ１に選定されている。On the other hand, the sync-tip clamped input video signal is further supplied to a gate pulse generation circuit 18, from which a gate pulse f as shown in FIG. 2F is generated. This gate pulse f is a pulse generated in synchronization with the falling edge of a negative pulse of the three-value opening signal p, and in this example, the pulse width W1 is selected to include at least a positive pulse region. There is.

ゲートパルスｆによって比較出力ｅがゲートされ、その
ゲート出力が単安定マルチバイブレーク２６のトリガー
信号として供給される。その結果、この単安定マルチバ
イブレータ２６からは第２図Ｇに示すような所定のパル
ス幅Ｗ２を持つＭＭ出力バパルｇが得られる。ＭＭ出力
パルスｇは、抵抗器ＲとコンデンサＣとで構成された積
分回路２８に供給され、第２図Ｈに示すような積分出力
りが得られる。The comparison output e is gated by the gate pulse f, and the gate output is supplied as a trigger signal to the monostable multi-by-break 26. As a result, an MM output pulse g having a predetermined pulse width W2 as shown in FIG. 2G is obtained from the monostable multivibrator 26. The MM output pulse g is supplied to an integrating circuit 28 composed of a resistor R and a capacitor C, and an integrated output as shown in FIG. 2H is obtained.

積分回路２８は入力映像信号ａ中にパルス性ノイズなど
が混入した場合においても、このパルス性ノイズなどに
よって誤動作しないようにするために設けられている。The integrating circuit 28 is provided to prevent malfunctions caused by pulse noise even if pulse noise is mixed into the input video signal a.

積分出力りは第２の比較器３０に供給され、第２の基準
レベル発生器３２より得られる第２の基準レベルＶ２（
第２図Ｈ参照）とレベル比較される。The integral output is supplied to the second comparator 30, and the second reference level V2(
(see Figure 2H).

第２の基準レベルｖ２は通常の状態においてその積分出
力りのレベルのほぼ２分の１程度のレベルに選定されて
いる。The second reference level v2 is selected to be approximately half the level of the integrated output in a normal state.

その結果、出力端子３４には第２図Ｉに示すような所定
レベルを持った同期判別出力１が得られる。As a result, a synchronization determination output 1 having a predetermined level as shown in FIG. 2I is obtained at the output terminal 34.

これに対し、端子１２に供給される入力映像信号ａとし
て２値開期信号ｑを含む映像信号ａである場合には、そ
の判別動作は第３図に示すようになる。On the other hand, when the input video signal a supplied to the terminal 12 is a video signal a including a binary open signal q, the determination operation is as shown in FIG.

すなわち、この第３０において入力映像信号ａをシンク
チップレベルクランプすると同図Ｂになり、この入力映
像信号すからクランプパルスＣが形成され、これに基づ
いて入力映像信号ａがペデスタルクランプされる。その
結果が同図りに示す入力映像信号ｄである。That is, when the input video signal a is clamped at the sync tip level in this 30th step, the result shown in FIG. The result is the input video signal d shown in the figure.

ペデスタルクランプ後の入力映像信号ｄは第１の基準レ
ベル■１とレベル比較され、その結果、同図Ｅに示す比
較出力Ｃが得られる。この場合、２値開期信号ｑにあっ
ては、正極性パルスが存在しないため、その部分におけ
る比較出力は得られない。The input video signal d after pedestal clamping is compared in level with the first reference level 1, and as a result, a comparison output C shown in FIG. In this case, since there is no positive polarity pulse in the binary opening signal q, no comparison output can be obtained for that portion.

したがって、ゲートパルスｆによってゲートされる比較
出力ｅのレベルは０であるため、その出力に基づいて単
安定マルチバイブレータ２６はトリガーされない、その
結果、この単安定マルチバイブレータ２６の出力である
ＭＭ出力バパルｇのレベルは０となり、積分出力りも０
となる。したがって、第２の比較器３０において比較さ
れた同期判別出力ｉも０となる。Therefore, since the level of the comparison output e gated by the gate pulse f is 0, the monostable multivibrator 26 is not triggered based on its output.As a result, the output of this monostable multivibrator 26, the MM output The level of g becomes 0, and the integral output also becomes 0.
becomes. Therefore, the synchronization determination output i compared in the second comparator 30 also becomes 0.

このように入力映像信号ａ中に挿入された同期信号の値
が２値であるか３値であるかによって同期判別出力ｉの
レベルが相違する。この同期判別出力ｉを上述した同期
分離回路に設けられた検出手段にその切換制御信号とし
て供給すれば、入力映像信号ａ中に２値開期信号ｑが含
まれているときには、その検出手段が作動しないように
制御することができ、また、入力映像信号ａ中に３値の
同期信号ｐが含まれているときには、この検出手段が動
作するように制御することができる。In this way, the level of the synchronization determination output i differs depending on whether the value of the synchronization signal inserted into the input video signal a is binary or ternary. If this synchronization discrimination output i is supplied as a switching control signal to the detection means provided in the above-mentioned synchronization separation circuit, when the input video signal a contains the binary opening signal q, the detection means The detecting means can be controlled not to operate, and when the input video signal a includes a ternary synchronizing signal p, the detecting means can be controlled to operate.

なお、上述の実施例ではこの発明を現行テレビジョン放
送とハイビジョン放送の双方のテレビジョン信号を受信
できるモニタテレビジョン受像機の同期分離回路系に適
用した場合について述べたが、その他の同期分離回路系
にも適用できることは言うまでもない。In the above embodiment, the present invention was applied to a synchronous separation circuit system of a monitor television receiver that can receive television signals of both current television broadcasting and high-definition broadcasting, but other synchronous separation circuits may also be applied. Needless to say, it can also be applied to systems.

［発明の効果］ 以上説明したように、この発明の構成によれば、非常に
簡単な構成で２値の同期信号と３値の同期信号とを正確
に判別することができるから、この発明に係る同期信号
判別回路は、上述したように同期分離系等に適用して好
適である。[Effects of the Invention] As explained above, according to the configuration of the present invention, it is possible to accurately discriminate between a binary synchronization signal and a three-value synchronization signal with a very simple configuration. Such a synchronization signal discrimination circuit is suitable for application to a synchronization separation system, etc., as described above.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの発明に係る同期信号判別回路の一例を示す
ブロック図、第２図および第３図はその判別処理の動作
説明に供する波形図である。 １４・・・シンクチップクランプ回路 １６・・・クランプパルス発生回路 １８・・・ゲートパルス発生回路 ２０・・・ペデスタルクランプ回路 ２２．３０・・・比較器 ２６・・・単安定マルチバイブレータ ２８・・・積分回路FIG. 1 is a block diagram showing an example of a synchronization signal discriminating circuit according to the present invention, and FIGS. 2 and 3 are waveform diagrams for explaining the operation of the discriminating process. 14... Sync tip clamp circuit 16... Clamp pulse generation circuit 18... Gate pulse generation circuit 20... Pedestal clamp circuit 22.30... Comparator 26... Monostable multivibrator 28...・Integrator circuit

Claims (1)

【特許請求の範囲】[Claims] （１）入力映像信号に挿入された２値若しくは３値のレ
ベルを有する同期信号を判別する同期信号判別回路にお
いて、 上記同期信号の内、負極性パルスを基準にして所定のパ
ルス幅を有するゲートパルスを形成するゲートパルス発
生回路と、 このゲートパルスで上記同期信号の正極性パルスをゲー
トし、ゲートされた正極性パルスに基づいて所定のパル
ス幅を有する出力パルスを形成するパルス形成手段と、 この出力パルスを基準レベルと比較して、同期判別出力
を得る比較器とで構成されたことを特徴とする同期信号
判別回路。(1) In a synchronization signal discrimination circuit that discriminates a synchronization signal having a binary or ternary level inserted into an input video signal, a gate having a predetermined pulse width based on a negative polarity pulse of the synchronization signal is used. a gate pulse generation circuit that forms a pulse; a pulse forming means that gates a positive pulse of the synchronization signal with the gate pulse and forms an output pulse having a predetermined pulse width based on the gated positive pulse; A synchronization signal discrimination circuit comprising a comparator that compares this output pulse with a reference level and obtains a synchronization discrimination output.