JPH0486032A - 音声コーデック - Google Patents
音声コーデックInfo
- Publication number
- JPH0486032A JPH0486032A JP2200027A JP20002790A JPH0486032A JP H0486032 A JPH0486032 A JP H0486032A JP 2200027 A JP2200027 A JP 2200027A JP 20002790 A JP20002790 A JP 20002790A JP H0486032 A JPH0486032 A JP H0486032A
- Authority
- JP
- Japan
- Prior art keywords
- silence
- code output
- output means
- output
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 27
- 230000001186 cumulative effect Effects 0.000 claims description 7
- 238000005265 energy consumption Methods 0.000 abstract 2
- 238000009825 accumulation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、音声信号を圧縮符号化するための音声コーデ
ックに関し、特に携帯型ディジタル電話等の低消費電力
が求められる機器に使用される音声コーデックに関する
。
ックに関し、特に携帯型ディジタル電話等の低消費電力
が求められる機器に使用される音声コーデックに関する
。
[従来の技術]
従来、この種の音声コーデックでは、通話中は常に符号
器を動作させることにより、入力音声を圧縮符号化する
ようにしている。
器を動作させることにより、入力音声を圧縮符号化する
ようにしている。
一方、近年、携帯型ディジタル電話を始め、この種の音
声コーデックが使用される機器にも、低消費電力化が求
められるようになってきた。
声コーデックが使用される機器にも、低消費電力化が求
められるようになってきた。
[発明が解決しようとする課題]
しかしながら、従来の音声コーデックでは、その動作ク
ロック周波数によって、消費電力が決定されるので、消
費電力を低減させるためには、動作クロック周波数を低
減させなければならない。
ロック周波数によって、消費電力が決定されるので、消
費電力を低減させるためには、動作クロック周波数を低
減させなければならない。
この場合、受信局に不都合を与えてしまうという問題点
がある。
がある。
本発明はかかる問題点に鑑みてなされたものであって、
受信局には何ら不都合を与えることなしに平均消費電力
の低減を図れるようにした音声コーデックを提供するこ
とを目的とする。
受信局には何ら不都合を与えることなしに平均消費電力
の低減を図れるようにした音声コーデックを提供するこ
とを目的とする。
〔課題を解決するための手段]
本発明に係る音声コーデックは、音声入力信号を符号化
してその情報量を圧縮した符号化データを得る符号化手
段と、この符号化手段で得られた符号化データを格納し
出力する通常符号出力手段と、前記音声入力信号の一定
時間の累積電力を計測しこの累積電力と予め定められた
しきい値とを比較して無音状態であるか有音状態である
かを検出する無音検出手段と、無音符号のみを出力する
無音符号出力手段と、前記無音検出手段で有音状態が検
出されたときは前記通常符号出力手段からの符号化デー
タを選択し無音状態が検出されたときは前記無音符号出
力手段からの無音符号を選択する出力選択手段と、前記
無音検出手段で無音状態が検出されたときは前記無音符
号出力手段及び無音検出手段の動作に関わらない部分の
動作を停止させる制御手段とを有することを特徴とする
。
してその情報量を圧縮した符号化データを得る符号化手
段と、この符号化手段で得られた符号化データを格納し
出力する通常符号出力手段と、前記音声入力信号の一定
時間の累積電力を計測しこの累積電力と予め定められた
しきい値とを比較して無音状態であるか有音状態である
かを検出する無音検出手段と、無音符号のみを出力する
無音符号出力手段と、前記無音検出手段で有音状態が検
出されたときは前記通常符号出力手段からの符号化デー
タを選択し無音状態が検出されたときは前記無音符号出
力手段からの無音符号を選択する出力選択手段と、前記
無音検出手段で無音状態が検出されたときは前記無音符
号出力手段及び無音検出手段の動作に関わらない部分の
動作を停止させる制御手段とを有することを特徴とする
。
[作用コ
本発明によれば、通話時間中に含まれる無音期間、例え
ば、通話スイッチ投入後、発声するまでの時間、発声単
語間に挟まれた無音時間、1つの単語中に含まれる無音
時間、及び通話終了後から通話スイッチ解除までの無音
時間等を、無音検出手段で検出し、この無音検出手段で
無音状態が検出された場合には、無音符号出力手段から
無音符号を出力させると共に、無音検出手段及び無音符
号出力手段の動作に関わらない部分の動作を停止させる
ようにしているので、消費電力を大幅に低減させること
ができる。
ば、通話スイッチ投入後、発声するまでの時間、発声単
語間に挟まれた無音時間、1つの単語中に含まれる無音
時間、及び通話終了後から通話スイッチ解除までの無音
時間等を、無音検出手段で検出し、この無音検出手段で
無音状態が検出された場合には、無音符号出力手段から
無音符号を出力させると共に、無音検出手段及び無音符
号出力手段の動作に関わらない部分の動作を停止させる
ようにしているので、消費電力を大幅に低減させること
ができる。
また、無音時に、前記無音符号出力手段及び前記無音検
出手段の動作クロックの周波数を低減させるようにする
と、更に平均消費電力の低減を図ることができる。
出手段の動作クロックの周波数を低減させるようにする
と、更に平均消費電力の低減を図ることができる。
[実施例コ
以下、添付の図面を参照して本発明の実施例について説
明する。
明する。
第1図は、本発明の第1の実施例に係る音声コーデック
の構成を示すブロック図である。なお、この実施例に係
る音声コーデックは、符号器及び無音検出部をプログラ
ムで実現したものである。
の構成を示すブロック図である。なお、この実施例に係
る音声コーデックは、符号器及び無音検出部をプログラ
ムで実現したものである。
第1図において、入力データは、入力データバス11及
び入力レジスタ3を介して内部に取り込まれている。入
力レジスタ3は、内部データバス12を介して演算部1
、制御レジスタ4及びFIFOメモリ5と相互に接続さ
れている。
び入力レジスタ3を介して内部に取り込まれている。入
力レジスタ3は、内部データバス12を介して演算部1
、制御レジスタ4及びFIFOメモリ5と相互に接続さ
れている。
演算部1は、所定のプログラムと共に符号器及び無音検
出手段として機能する。無音検出手段は、入力サンプル
数をカウントするカウンタ、パワー演算部、パワー累積
レジスタ及び累積パワー判定部からなり、これらがソフ
トウェアによって実現されるようになっている。また、
この演算部1は、クロック生成部2から供給される演算
部クロックによって動作する。
出手段として機能する。無音検出手段は、入力サンプル
数をカウントするカウンタ、パワー演算部、パワー累積
レジスタ及び累積パワー判定部からなり、これらがソフ
トウェアによって実現されるようになっている。また、
この演算部1は、クロック生成部2から供給される演算
部クロックによって動作する。
クロック生成部2は、外部からの主クロックをもとにし
て演算部クロックを生成すると共に、外部リセット信号
をもとにしてハードウェアリセット信号を生成し、更に
制御レジスタ4で発生するクロック切替信号に対応した
演算部クロックの高速/低速切り替えを行う。
て演算部クロックを生成すると共に、外部リセット信号
をもとにしてハードウェアリセット信号を生成し、更に
制御レジスタ4で発生するクロック切替信号に対応した
演算部クロックの高速/低速切り替えを行う。
制御レジスタ4は、演算部1を介してその内容の設定確
認を行うことが可能なレジスタで、その動作は選択信号
A1 リード信号及びライト信号に同期して行われ、ク
ロック生成部2に対する演算部クロック切替指定、FI
FOメモリ5に対するFIFOリセット信号の出力指定
及びセレクタ7に対する出力選択信号の指定を設定する
ことができる。
認を行うことが可能なレジスタで、その動作は選択信号
A1 リード信号及びライト信号に同期して行われ、ク
ロック生成部2に対する演算部クロック切替指定、FI
FOメモリ5に対するFIFOリセット信号の出力指定
及びセレクタ7に対する出力選択信号の指定を設定する
ことができる。
FIFO(先入れ先出し)メモリ5は、演算部1からの
複数個の符号データを保持し出力する通常符号出力手段
で、その書込は、演算部1がFIFOメモリ5の空き状
態をFIFOフル信号によって確認したのち、選択信号
C及びライト信号に同期して行い、また、その続出は、
FIFOメモリ5内のデータが満杯になった時点で、出
力レディ信号及びFIFOフル信号に従って行う。また
、このFIFOメモリ5は、クロック生成部2から出力
されるハードウェアリセット信号及び制御レジスタ4か
ら出力されるソフトウェアリセット信号の論理積を出力
するORゲート8からのFIFOリセット信号によって
リセットされるものとなっている。
複数個の符号データを保持し出力する通常符号出力手段
で、その書込は、演算部1がFIFOメモリ5の空き状
態をFIFOフル信号によって確認したのち、選択信号
C及びライト信号に同期して行い、また、その続出は、
FIFOメモリ5内のデータが満杯になった時点で、出
力レディ信号及びFIFOフル信号に従って行う。また
、このFIFOメモリ5は、クロック生成部2から出力
されるハードウェアリセット信号及び制御レジスタ4か
ら出力されるソフトウェアリセット信号の論理積を出力
するORゲート8からのFIFOリセット信号によって
リセットされるものとなっている。
このFIFOメモリ5の出力は内部データバス14を介
してセレクタ7の一方の入力端に入力されている。また
、この音声コーデックには、無音符号を出力する無音符
号出力手段として無音レジスタ6が備えられており、こ
の無音レジスタ6の出力が内部データバス13を介して
セレクタ7の他方の入力端に入力されている。
してセレクタ7の一方の入力端に入力されている。また
、この音声コーデックには、無音符号を出力する無音符
号出力手段として無音レジスタ6が備えられており、こ
の無音レジスタ6の出力が内部データバス13を介して
セレクタ7の他方の入力端に入力されている。
セレクタ7は、制御レジスタ4で指定される出力選択信
号によって、無音レジスタ6の出力及びFIFOメモリ
5の出力のいずれか一方を選択する。選択されたデータ
は、出力データリード信号に同期して、出力データ・バ
ス15に出力される。
号によって、無音レジスタ6の出力及びFIFOメモリ
5の出力のいずれか一方を選択する。選択されたデータ
は、出力データリード信号に同期して、出力データ・バ
ス15に出力される。
第2図は、このように構成された音声コーデックの動作
を示す流れ図、第3図は同音声コーデックの動作タイミ
ング図である。
を示す流れ図、第3図は同音声コーデックの動作タイミ
ング図である。
クロック生成部2への外部リセット信号が解除されると
、クロック生成部2は、演算クロックとして高速クロッ
クを発生する。
、クロック生成部2は、演算クロックとして高速クロッ
クを発生する。
演算部1は、通常動作を開始し、先ず、制御レジスタ4
を介してFIFOリセット信号を出力し、セレクタ7を
通常符号出力手段であるFIFOメモリ側に設定する(
Sl)。
を介してFIFOリセット信号を出力し、セレクタ7を
通常符号出力手段であるFIFOメモリ側に設定する(
Sl)。
次に、入力音声データのパワーを累積するサンプル数を
設定し、入力サンプル数を計数するカウンタを初期化し
たのち処理を開始する(S2)。
設定し、入力サンプル数を計数するカウンタを初期化し
たのち処理を開始する(S2)。
データを入力レジスタ3から読み込む度に(S3 )
、カウンタをインクリメントしくS4)、例えば入力デ
ータの2乗値等を入力データのパワーとして累積する(
S6)。カウンタが設定値以下であれば(S8)、パワ
ー累積に引き続き、符号化処理を行い(Ss ) 、符
号化データをFIFOメモリ5に書込む(Sθ)。
、カウンタをインクリメントしくS4)、例えば入力デ
ータの2乗値等を入力データのパワーとして累積する(
S6)。カウンタが設定値以下であれば(S8)、パワ
ー累積に引き続き、符号化処理を行い(Ss ) 、符
号化データをFIFOメモリ5に書込む(Sθ)。
カウンタが設定値に達した時点で、累積パワーレベルを
判定しくS、。)、無音の場合には、制御レジスタ4を
介してセレクタ7を無音符号出力手段である無音レジス
タ6側に設定しく8.3)、FIFOメモリ5をリセッ
トしたのち(S、、)、クロック生成部2に対して、無
音時に動作すべき無音検出器等のプログラムで構成され
る部分が、音声人力レート内に処理を終えられる最低周
波数である低速クロックモードを指定しく8.5)、符
号化処理及びFIFOへの符号化データ出力は行わない
。
判定しくS、。)、無音の場合には、制御レジスタ4を
介してセレクタ7を無音符号出力手段である無音レジス
タ6側に設定しく8.3)、FIFOメモリ5をリセッ
トしたのち(S、、)、クロック生成部2に対して、無
音時に動作すべき無音検出器等のプログラムで構成され
る部分が、音声人力レート内に処理を終えられる最低周
波数である低速クロックモードを指定しく8.5)、符
号化処理及びFIFOへの符号化データ出力は行わない
。
以後、データを読み込む度に、カウンタをインクリメン
トしくS3.S4)、入力データのパワ、例えば入力デ
ータの2乗値を累積し、同様の動作を繰り返し、カウン
タが設定値に達した時点で、累積パワーレベルを判定し
くS□2)、有音の場合には、制御レジスタ4を介して
クロック生成部2に対し高速クロックモードを指定しく
S +e)、セレクタを付置符号出力手段であるFI
FOメモIJ 5側に設定する。
トしくS3.S4)、入力データのパワ、例えば入力デ
ータの2乗値を累積し、同様の動作を繰り返し、カウン
タが設定値に達した時点で、累積パワーレベルを判定し
くS□2)、有音の場合には、制御レジスタ4を介して
クロック生成部2に対し高速クロックモードを指定しく
S +e)、セレクタを付置符号出力手段であるFI
FOメモIJ 5側に設定する。
このような処理を行うことにより、無音区間では、符号
化処理を停止し、無音検出処理を低速クロックモードに
よって行うことになるので、第3図に示すように、消費
電力を大幅に低減させることができる。
化処理を停止し、無音検出処理を低速クロックモードに
よって行うことになるので、第3図に示すように、消費
電力を大幅に低減させることができる。
第4図は、本発明の符号化手段及び無音検出手段をハー
ドウェアで構成した第2の実施例を示すブロック図であ
る。なお、第4図において、第1図と同一部分には、同
一符号を付し、重複する部分の説明は省略する。
ドウェアで構成した第2の実施例を示すブロック図であ
る。なお、第4図において、第1図と同一部分には、同
一符号を付し、重複する部分の説明は省略する。
無音検出部32及び符号器33は、夫々制御部31が外
部からの主クロックをもとに生成する無音検出部クロッ
ク及び符号器クロックによって動作をする。
部からの主クロックをもとに生成する無音検出部クロッ
ク及び符号器クロックによって動作をする。
また、制御部31は、クロック生成の他、出力データリ
ード信号をもとにしたリードクロツタ、入力クロック及
び出力クロックの生成、外部リセット信号をもとにした
無音検出部リセット信号、符号器リセット信号及びFI
FOリセット信号の生成、並びに無音検出信号に基づく
出力選択信号の出力、無音検出部クロックの高速/低速
切替、符号器リセット信号及びFIFOリセット信号の
生成を行う。
ード信号をもとにしたリードクロツタ、入力クロック及
び出力クロックの生成、外部リセット信号をもとにした
無音検出部リセット信号、符号器リセット信号及びFI
FOリセット信号の生成、並びに無音検出信号に基づく
出力選択信号の出力、無音検出部クロックの高速/低速
切替、符号器リセット信号及びFIFOリセット信号の
生成を行う。
無音検出部32は、入力レジスタ3を経由して、入力ク
ロックに同期して入力されるデータの累積パワーレベル
を第1の実施例と同様の手順で判定し、無音の場合には
、無音検出信号を出力する。
ロックに同期して入力されるデータの累積パワーレベル
を第1の実施例と同様の手順で判定し、無音の場合には
、無音検出信号を出力する。
制御部31は、その無音検出信号により、セレクタ7を
無音符号出力手段である無音レジスタ6に設定し、FI
FOメモリ5をリセットする。その後、制御部31は、
符号器33を符号器リセット信号によって停止させ、無
音検出部32が音声入力レート内に処理を終えられる最
低周波数であるクロックに切替える。
無音符号出力手段である無音レジスタ6に設定し、FI
FOメモリ5をリセットする。その後、制御部31は、
符号器33を符号器リセット信号によって停止させ、無
音検出部32が音声入力レート内に処理を終えられる最
低周波数であるクロックに切替える。
逆に、制御部31は、無音と検出されなかった場合には
、セレクタ7を通常符号出力手段であるFIFOメモリ
5に設定する。その後、制御部31は符号器33の動作
を再開し、低速化している無音検出部クロックを復帰さ
せる。
、セレクタ7を通常符号出力手段であるFIFOメモリ
5に設定する。その後、制御部31は符号器33の動作
を再開し、低速化している無音検出部クロックを復帰さ
せる。
FIFOメモリ5は、符号器33からの複数個の符号化
データを保持する先入れ先出しメモリで、その書き込み
は、制御部31の出力クロックに同期して行う。そして
、FIFOメモリ5内のデータが満杯になった時点で、
出力レディ信号が出力される。
データを保持する先入れ先出しメモリで、その書き込み
は、制御部31の出力クロックに同期して行う。そして
、FIFOメモリ5内のデータが満杯になった時点で、
出力レディ信号が出力される。
セレクタ7は、制御部31から出力される出力選択信号
によって無音符号出力手段である無音レジスタθ及び通
常符号出力手段であるFIFOメモリ5のいずれか一方
の出力を選択する。
によって無音符号出力手段である無音レジスタθ及び通
常符号出力手段であるFIFOメモリ5のいずれか一方
の出力を選択する。
符号化データは、出力データリード信号に同期してセレ
クタ7を介して出力データバス15に出力される。
クタ7を介して出力データバス15に出力される。
この回路によれば、無音区間では、符号化処理を停止し
、無音検出部32と無音符号出力手段である無音レジス
タ6とを最低限のクロックで動作させて無音符号データ
を出力し、逆に有音時には、通常クロックで符号化処理
を行い、符号化データを出力することにより、平均消費
電力を低減した音声コーデックを実現することができる
。
、無音検出部32と無音符号出力手段である無音レジス
タ6とを最低限のクロックで動作させて無音符号データ
を出力し、逆に有音時には、通常クロックで符号化処理
を行い、符号化データを出力することにより、平均消費
電力を低減した音声コーデックを実現することができる
。
なお、この方式では、検出した有音部の最初の電力累積
ブロック及び検出した無音部の最初の電力累積ブロック
の符号化データは欠落するが、般に電力累積ブロックの
時間は10乃至20m5程度であり、受信局には実用上
の不都合は殆どない。
ブロック及び検出した無音部の最初の電力累積ブロック
の符号化データは欠落するが、般に電力累積ブロックの
時間は10乃至20m5程度であり、受信局には実用上
の不都合は殆どない。
[発明の効果コ
以上述べたように、本発明によれば、通話時間中に含ま
れる無音期間を無音検出手段で検出し、この無音検出手
段で無音状態が検出された場合には、無音符号出力手段
から無音符号を出力させると共に、無音検出手段及び無
音符号出力手段の動作に関わらない部分の動作を停止さ
せるようにしているので、その平均消費電力を大幅に低
減させることができるという効果を奏する。
れる無音期間を無音検出手段で検出し、この無音検出手
段で無音状態が検出された場合には、無音符号出力手段
から無音符号を出力させると共に、無音検出手段及び無
音符号出力手段の動作に関わらない部分の動作を停止さ
せるようにしているので、その平均消費電力を大幅に低
減させることができるという効果を奏する。
第1図は本発明の第1の実施例に係る音声コーデックの
ブロック図、第2図は同音声コーデックの動作を示す流
れ図、第3図は同音声コーデックの動作を示すタイミン
グ図、第4図は本発明の第2の実施例に係る音声コーデ
ックのブロック図である。 1;演算部、2;クロック生成部、3;入力レジスタ、
4;制御レジスタ、5;FIFOメモリ、6;無音レジ
スタ、7;セレクタ、8;ORゲート、11;入力デー
タパス、12乃至14:内部データバス、15;出力デ
ータバス、31;制御部、32;無音検出部、33;符
号器
ブロック図、第2図は同音声コーデックの動作を示す流
れ図、第3図は同音声コーデックの動作を示すタイミン
グ図、第4図は本発明の第2の実施例に係る音声コーデ
ックのブロック図である。 1;演算部、2;クロック生成部、3;入力レジスタ、
4;制御レジスタ、5;FIFOメモリ、6;無音レジ
スタ、7;セレクタ、8;ORゲート、11;入力デー
タパス、12乃至14:内部データバス、15;出力デ
ータバス、31;制御部、32;無音検出部、33;符
号器
Claims (2)
- (1)音声入力信号を符号化してその情報量を圧縮した
符号化データを得る符号化手段と、この符号化手段で得
られた符号化データを格納し出力する通常符号出力手段
と、前記音声入力信号の一定時間の累積電力を計測しこ
の累積電力と予め定められたしきい値とを比較して無音
状態であるか有音状態であるかを検出する無音検出手段
と、無音符号のみを出力する無音符号出力手段と、前記
無音検出手段で有音状態が検出されたときは前記通常符
号出力手段からの符号化データを選択し無音状態が検出
されたときは前記無音符号出力手段からの無音符号を選
択する出力選択手段と、前記無音検出手段で無音状態が
検出されたときは前記無音符号出力手段及び無音検出手
段の動作に関わらない部分の動作を停止させる制御手段
とを有することを特徴とする音声コーデック。 - (2)前記制御手段は、前記無音検出手段で無音状態が
検出されたときに前記無音時に動作する部分の動作クロ
ックの周波数を低減させるものであることを特徴とする
請求項1に記載の音声コーデック。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2200027A JPH0486032A (ja) | 1990-07-28 | 1990-07-28 | 音声コーデック |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2200027A JPH0486032A (ja) | 1990-07-28 | 1990-07-28 | 音声コーデック |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0486032A true JPH0486032A (ja) | 1992-03-18 |
Family
ID=16417600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2200027A Pending JPH0486032A (ja) | 1990-07-28 | 1990-07-28 | 音声コーデック |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0486032A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6389391B1 (en) | 1995-04-05 | 2002-05-14 | Mitsubishi Denki Kabushiki Kaisha | Voice coding and decoding in mobile communication equipment |
US6611939B1 (en) | 1999-01-26 | 2003-08-26 | Matsushita Electrical Industrial Co., Ltd. | Iterative decoding of multiply-added error-correcting codes in a data processing error correction device |
JP2007036890A (ja) * | 2005-07-28 | 2007-02-08 | Nec Corp | 音声入力装置、方法、プログラム及び無線通信装置 |
-
1990
- 1990-07-28 JP JP2200027A patent/JPH0486032A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6389391B1 (en) | 1995-04-05 | 2002-05-14 | Mitsubishi Denki Kabushiki Kaisha | Voice coding and decoding in mobile communication equipment |
US6611939B1 (en) | 1999-01-26 | 2003-08-26 | Matsushita Electrical Industrial Co., Ltd. | Iterative decoding of multiply-added error-correcting codes in a data processing error correction device |
JP2007036890A (ja) * | 2005-07-28 | 2007-02-08 | Nec Corp | 音声入力装置、方法、プログラム及び無線通信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0302614A1 (en) | Speech recognition device | |
US20030043670A1 (en) | Memory control apparatus for serial memory | |
JPH0486032A (ja) | 音声コーデック | |
KR100194634B1 (ko) | 선입선출에서 읽기-쓰기 포인터의 오류검출 및 자동복구장치 | |
KR100509009B1 (ko) | 소프트웨어 및 하드웨어 루프 압축 기능을 갖는 선입선출기록/후입선출 판독 트레이스 버퍼 | |
WO2000079378A1 (fr) | Dispositif de memoire en liste directe (fifo) | |
EP0795964A2 (en) | Digital audio signal processor having small input buffer | |
JPS61173527A (ja) | 画像デ−タ圧縮方式 | |
JP2704678B2 (ja) | 音声符号化処理回路 | |
JPH02121027A (ja) | 画像処理装置 | |
US5978765A (en) | Voice generation control apparatus | |
KR100531321B1 (ko) | 오디오 디코딩 시스템 및 오디오 포맷 검출 방법 | |
JPH11259335A (ja) | トレーサ装置、トレースデータ圧縮方法および圧縮トレースデータ読み出し方法 | |
JP3193202B2 (ja) | Fifo型メモリ | |
JPH08149160A (ja) | データ受信装置 | |
JPS6134166B2 (ja) | ||
RU1798814C (ru) | Устройство дл синтеза речевых сигналов | |
SU1129638A1 (ru) | Устройство дл сжати информации | |
KR900007057B1 (ko) | 교환기의 순환 반복코드 시그날링 검출회로 및 방식 | |
JPH01269150A (ja) | バッファリング装置 | |
JPH0519789A (ja) | 音声符号化装置 | |
JPS6147020B2 (ja) | ||
JPH01266599A (ja) | 無音圧縮音声録音装置 | |
JPH06152546A (ja) | マイクロプロセッサ | |
JPH0675744A (ja) | データ入力回路およびマイクロプロセッサ |