JPH0485868A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPH0485868A JPH0485868A JP2198693A JP19869390A JPH0485868A JP H0485868 A JPH0485868 A JP H0485868A JP 2198693 A JP2198693 A JP 2198693A JP 19869390 A JP19869390 A JP 19869390A JP H0485868 A JPH0485868 A JP H0485868A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate oxide
- input
- gate
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 230000005669 field effect Effects 0.000 claims abstract description 27
- 230000004044 response Effects 0.000 claims description 3
- 230000009467 reduction Effects 0.000 abstract description 3
- 108091006146 Channels Proteins 0.000 abstract 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 abstract 1
- 238000010276 construction Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 19
- 238000000034 method Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000004335 scaling law Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101100272964 Arabidopsis thaliana CYP71B15 gene Proteins 0.000 description 1
- 101000590281 Homo sapiens 26S proteasome non-ATPase regulatory subunit 14 Proteins 0.000 description 1
- 101001114059 Homo sapiens Protein-arginine deiminase type-1 Proteins 0.000 description 1
- 101150030164 PADI3 gene Proteins 0.000 description 1
- 102100023222 Protein-arginine deiminase type-1 Human genes 0.000 description 1
- 102100035734 Protein-arginine deiminase type-3 Human genes 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果型トランジスタを含む半導体集積回路
、特に所要の当該トランジスタのゲート耐圧を改善する
ための技術に関し、例えば、外部電源を内部降圧して利
用するＭＯＳ（メタリ・オキサイド・セミコンダクタ）
型半導体集積回路に適用して有効な技術に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a semiconductor integrated circuit including a field effect transistor, and particularly to a technique for improving the required gate breakdown voltage of the transistor. MOS (Metal Oxide Semiconductor)
The present invention relates to techniques that are effective when applied to type semiconductor integrated circuits.
ＭＯＳＦＥＴの微細化はスケーリング則を指標として進
められており１例えばスケーリングファフタをＫとする
と、チャンネル長及びチャンネル幅、並びにゲート酸化
膜厚の夫々が１／Ｋ、基板不純物濃度かに倍、そしてソ
ース・ドレイン深さが１／Ｋになり、このとき内部電界
を保持するために電源電圧を１／Ｋにすることにより、
デバイスの特性を劣化させることなく半導体集積回路（
以下ＬＳＩとも記す）としての信号伝播遅延時間が１／
Ｋに減少し、それと共に消費電力も減少させることがで
きる。しかしながら、実際にはシステムとの整合から電
源電圧を一定のままでデバイスの微細化が進められ、そ
の結果、デバイスにかかる電界強度や配線電流密度が増
し、ゲート酸化膜の経時的な破壊やトランジスタのホッ
トキャリア効果、さらには配線のエレクトロマイグレー
ションなど素子の信頼性に関わる問題を発生する。The miniaturization of MOSFETs is progressing using the scaling law as an index.1 For example, if the scaling factor is K, the channel length, channel width, and gate oxide film thickness are each 1/K, the substrate impurity concentration is twice as large, and The source/drain depth becomes 1/K, and by setting the power supply voltage to 1/K to maintain the internal electric field,
Semiconductor integrated circuits (
(hereinafter also referred to as LSI), the signal propagation delay time is 1/
K, and power consumption can be reduced accordingly. However, in reality, device miniaturization is progressing while keeping the power supply voltage constant for system compatibility.As a result, the electric field strength and wiring current density applied to the device increase, causing damage to the gate oxide film over time and transistor This causes problems related to device reliability, such as hot carrier effects and electromigration of wiring.
このため、サブミクロン領域では、ゲート長の微細化や
ゲート酸化膜の薄膜化に対応していくために、電源電圧
を下げていくことが避けられず、システムとの整合を図
るための過渡的な段階においては、外部からは従来通り
の５ｖ電源を受けＬＳＩの内部電源電圧だけを下げてい
くやり方が採用される。For this reason, in the submicron region, it is unavoidable to lower the power supply voltage in order to respond to the miniaturization of gate lengths and thinning of gate oxide films. At this stage, a method is adopted in which the conventional 5V power supply is received from the outside and only the internal power supply voltage of the LSI is lowered.
尚、スケーリング則に従ったＭＯＳＦＥＴの微細化につ
いて記載された文献の例としては昭和６２年９月２９日
に日刊工業新聞社発行のｒＣＭ○Ｓデバイスハンドブッ
ク」第９３１頁乃至第９３４頁がある。An example of a document describing miniaturization of MOSFETs according to the scaling law is "rCM○S Device Handbook" published by Nikkan Kogyo Shimbun on September 29, 1988, pages 931 to 934.
しかしながら、外部からは従来通りの５Ｖ電源を受けＬ
ＳＩの内部電源電圧だけを下げていくやり方を採用して
も、従来のＭＯ５型半導体集積回路における夫々のＭＯ
ＳＦＥＴのゲート酸化膜の厚さは全て同一にされている
ため、システムに混在される５ｖ電源の別の半導体集積
回路から出力される信号振幅が５ｖであるような信号入
力に対しても、ゲート・ドレイン間又はゲート・ソース
間のゲート酸化膜が絶縁破壊する虞があった。特に、ア
ッパーサブミクロン領域ですら５■電源の使用はクリテ
ィカルな状態にあるため、０．５μｍ、０．２５μｍに
なるに従ってゲート酸化膜の絶縁破壊は事実上容認でき
ない状態にまでなると予想される。このゲート酸化膜の
絶縁破壊に対する耐圧（ゲート耐圧）はゲート酸化膜厚
に大きく依存し、そのゲート耐圧を上げるには膜厚を厚
くすることが必要になるが、素子を微細化するときに全
てのＭＯＳＦＥＴのゲート酸化膜を相対的に厚くするこ
とはゲート入力に対する応答を悪くシ。However, it receives the conventional 5V power supply from the outside.
Even if the method of lowering only the internal power supply voltage of the SI is adopted, each MO in the conventional MO5 type semiconductor integrated circuit
Since the thickness of the gate oxide film of SFET is all the same, the gate oxide film can be adjusted even for a signal input with a signal amplitude of 5V output from another semiconductor integrated circuit with a 5V power supply mixed in the system. - There was a risk of dielectric breakdown of the gate oxide film between the drain or between the gate and source. In particular, even in the upper submicron region, the use of a 5μ power source is critical, so it is expected that the dielectric breakdown of the gate oxide film will become virtually unacceptable as the thickness increases to 0.5 μm and 0.25 μm. The withstand voltage of this gate oxide film against dielectric breakdown (gate withstand voltage) greatly depends on the thickness of the gate oxide film, and to increase the gate withstand voltage it is necessary to increase the film thickness. Making the gate oxide film of a MOSFET relatively thick worsens the response to gate input.
若しくは相対的に回路の動作遅延が増すと予想されるた
め、実際には採用不可能である。Otherwise, it is expected that the circuit operation delay will increase relatively, so it cannot be adopted in practice.
また、ＭＯＳＦＥＴは前述の如くスケーリング則に従う
ことによって動作速度の向上と電源電圧の低下が可能に
なるが、バイポーラトランジスタの場合には動作上少な
くとも０．８Ｖのようなベース・エミッタ間電圧が必要
になるため、ＭＯＳＦＥＴの微細化に伴ってＭＯＳＦＥ
Ｔ用の電源電圧が低くなってもバイポーラトランジスタ
の為の電源電圧低下には限界があり、ＭＯＳＦＥＴとバ
イポーラトランジスタが混在する半導体集積回路におい
て、バイポーラトランジスタの出力をゲートに受けるＭ
ＯＳＦＥＴにおいてもゲート耐圧を考慮しなければなら
ないことが本発明者によって見出された。Furthermore, as mentioned above, MOSFETs can improve operating speed and reduce power supply voltage by following the scaling law, but bipolar transistors require a base-emitter voltage of at least 0.8V for operation. Therefore, with the miniaturization of MOSFETs, the MOSFE
Even if the power supply voltage for T becomes lower, there is a limit to the power supply voltage drop for bipolar transistors.
The inventors have discovered that gate breakdown voltage must also be taken into consideration in OSFETs.
本発明の目的は、全体としての動作速度を犠牲にするこ
となく、外部入力に対するＭＯＳＦＥＴのゲート耐圧を
向上させることができる半導体集積回路を提供すること
にある。An object of the present invention is to provide a semiconductor integrated circuit that can improve the gate breakdown voltage of a MOSFET with respect to external input without sacrificing the overall operating speed.
本発明の別の目的は、ＭＯＳＦＥＴと共に集積化された
バイポーラトランジスタの出力をゲートに受けるＭＯＳ
ＦＥＴのゲート耐圧を向上させることができる半導体集
積回路を提供することにある。Another object of the present invention is to provide a MOS transistor whose gate receives the output of a bipolar transistor integrated with a MOSFET.
An object of the present invention is to provide a semiconductor integrated circuit that can improve the gate breakdown voltage of an FET.
本発明の前記並びにその他の目的と新規な特徴は本明細
書の記述並びに添付図面から明らかになるであろう。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、外部からの入力信号を受ける入力用電界効果
型トランジスタを含む入力回路と、入力回路の出力を受
けて動作する内部回路とを含む半導体集積回路において
、前記入力用電界効果型トランジスタのゲート酸化膜を
、前記内部回路に含まれる電界効果型トランジスタのゲ
ート酸化膜よりも厚く形成するものである。That is, in a semiconductor integrated circuit including an input circuit including an input field effect transistor that receives an input signal from the outside, and an internal circuit that operates in response to the output of the input circuit, gate oxidation of the input field effect transistor is performed. The film is formed to be thicker than the gate oxide film of the field effect transistor included in the internal circuit.
また、電界効果型トランジスタを含み、外部から供給さ
れる電源を内部降圧して利用する半導体集積回路におい
て、外部電源を受けて動作する電界効果型トランジスタ
のゲート酸化膜を、内部降圧電源を受けて動作する電界
効果型トランジスタのゲート酸化膜よりも厚く形成する
。In addition, in semiconductor integrated circuits that include field-effect transistors and use an externally supplied power source by internally stepping down the voltage, the gate oxide film of the field-effect transistor that operates by receiving an external power source is It is formed to be thicker than the gate oxide film of the field effect transistor to be operated.
また、電界効果型トランジスタとバイポーラトランジス
タを含む半導体集積回路において、バイポーラトランジ
スタの出力を受ける電界効果型トランジスタのゲート酸
化膜を、電界効果型トランジスタの出力を受ける他の電
界効果型トランジスタのゲート酸化膜よりも厚く形成す
るものである。In addition, in a semiconductor integrated circuit including a field effect transistor and a bipolar transistor, the gate oxide film of the field effect transistor receiving the output of the bipolar transistor is replaced with the gate oxide film of the other field effect transistor receiving the output of the field effect transistor. It is formed thicker than the above.
上記した手段によれば、高いゲート耐圧を要するＭＯＳ
ＦＥＴのゲート酸化膜厚だけを相対的に厚くすることは
、全体としての動作速度を犠牲にすることなく、外部入
力などに対する電界効果型トランジスタのゲート耐圧を
向上させ、また、バイポーラトランジスタの出力をゲー
トに受ける電界効果型トランジスタのゲート耐圧を向上
させるものである。According to the above-mentioned means, MOS requiring high gate breakdown voltage
Relatively thickening only the gate oxide film thickness of the FET improves the gate withstand voltage of the field effect transistor against external input without sacrificing the overall operating speed, and also increases the output of the bipolar transistor. This improves the gate breakdown voltage of a field effect transistor that is applied to the gate.
Ｃ実 施 例〕
第３図には本発明の一実施例に係る半導体集積回路がブ
ロック図で示される。同図に示される半導体集積回路は
、特に制限されないが、公知の相補型ＭＯ５（以下単に
ＣＭＯＳとも記す）半導体集積回路製造技術によってシ
リコンのような１個の半導体基板に形成され、マイクロ
コンピュータ。C Embodiment] FIG. 3 shows a block diagram of a semiconductor integrated circuit according to an embodiment of the present invention. Although not particularly limited, the semiconductor integrated circuit shown in the figure is formed on a single semiconductor substrate such as silicon by a well-known complementary MO5 (hereinafter simply referred to as CMOS) semiconductor integrated circuit manufacturing technology, and is used in a microcomputer.
プロセッサ、メモリ、周辺コントローラなどとして構成
される。It consists of a processor, memory, peripheral controllers, etc.
この半導体集積回路は、外部からは従来通りの５ｖのよ
うな電源を受は半導体集積回路の内部電源だけを下げて
利用するようになっている。第１図において１は半導体
基板、２は外部と信号をやりとりするための入出力回路
、３は入出力回路２との間で情報をやりとりして動作す
る内部回路。This semiconductor integrated circuit receives a conventional power supply such as 5V from the outside, and uses it by lowering only the internal power supply of the semiconductor integrated circuit. In FIG. 1, 1 is a semiconductor substrate, 2 is an input/output circuit for exchanging signals with the outside, and 3 is an internal circuit that operates by exchanging information with the input/output circuit 2.
４は電源電圧変換回路である。4 is a power supply voltage conversion circuit.
電源電圧変換回路４は、基準電圧のような参照電圧を生
成する回路と、５ｖのような相対的に高レベル側の電源
Ｖｄｄｌを外部から端子ＰＡＤ １を介して受け、これ
をその参照電圧に従って例えば３，３ｖのような内部電
源Ｖｉｎｔに降圧する回路を含み、内部電源Ｖｉｎｔを
前記入出力回路２及び内部回路３に供給する。前記各回
路２，３゜４へのＯｖのような相対的に低レベル側の電
源Ｖｓｓは、外部から端子ＰＡＤ３を介して共通に与え
られる。前記入出力回路４は出力動作時におけるピーク
電流が大きくなると予想されるためこの入出力回路４に
は、外部電源Ｖｄｄｌの端子ＰＡＤ１とは別の端子ＰＡ
Ｄ２を介して５Ｖのような相対的に高レベル側の電源Ｖ
ｄｄ２が外部から与えられる。The power supply voltage conversion circuit 4 includes a circuit that generates a reference voltage such as a standard voltage, and receives a relatively high-level power supply Vddl such as 5V from the outside via a terminal PAD 1, and converts the voltage according to the reference voltage. For example, it includes a circuit that steps down the internal power supply Vint, such as 3.3V, and supplies the internal power supply Vint to the input/output circuit 2 and the internal circuit 3. A relatively low-level power supply Vss such as Ov to each of the circuits 2, 3 and 4 is commonly applied from the outside via a terminal PAD3. Since the input/output circuit 4 is expected to have a large peak current during output operation, the input/output circuit 4 is provided with a terminal PA different from the terminal PAD1 of the external power supply Vddl.
A relatively high level power supply V such as 5V via D2
dd2 is given from outside.
第２図には前記入出力回路２に含まれる入力回路１０の
一例が示される。FIG. 2 shows an example of the input circuit 10 included in the input/output circuit 2. As shown in FIG.
１１は入力用の電極バット、１２は入力保護回路、１３
は電極パッド１１からの入力信号を受けるＣＭＯＳイン
バータ、１４は前記ＣＭＯＳインバータ１３の出力を受
けるＣ Ｍ、 ＯＳインバータで前記内部回路３に含ま
れる。11 is an electrode bat for input, 12 is an input protection circuit, 13
14 is a CMOS inverter receiving an input signal from the electrode pad 11, and 14 is a CMOS inverter receiving the output of the CMOS inverter 13, which is included in the internal circuit 3.
入力保護回路１２は入力サージの急便な変化を緩和する
ための抵抗２０．入力サージを電源ラインに吸収するた
めのダイオードとして機能するｐチャンネル型ＭＯ５Ｆ
ＥＴ２１及びｎチャンネル型ＭＯ５ＦＥＴ２２によって
構成される。なお。The input protection circuit 12 includes a resistor 20 for mitigating sudden changes in input surge. A p-channel MO5F that functions as a diode to absorb input surges into the power supply line.
It is composed of an ET21 and an n-channel type MO5FET22. In addition.
ダイオードとして機能するＭＯ５ＦＥＴ２１．２２は定
常状態において逆方向接続になっている。The MO5FETs 21, 22, which function as diodes, are reversely connected in the steady state.
前記ＣＭＯＳインバータ１３はｐチャンネル型ＭＯ５Ｆ
ＥＴ２４及びｎチャンネル型ＭＯ５ＦＥＴ２５によって
構成され、また、ＣＭＯＳインバータ１４はＰチャンネ
ル型ＭＯ５ＦＥＴ２６及びｎチャンネル型ＭＯ５ＦＥＴ
２７によって構成される。ＣＭＯＳインバータ１３の入
力には外部がら５■の振幅を持つ信号が与えられる。Ｃ
ＭＯＳインバータ１３の出力は、ＭＯＳＦＥＴのしきい
値調整により上限が３．３ｖとされ、これにより。The CMOS inverter 13 is a p-channel type MO5F.
ET24 and an n-channel type MO5FET25, and the CMOS inverter 14 is composed of a P-channel type MO5FET26 and an n-channel type MO5FET.
27. An input of the CMOS inverter 13 is supplied with an external signal having an amplitude of 5 mm. C
The upper limit of the output of the MOS inverter 13 is set to 3.3V by adjusting the threshold of the MOSFET.
次段ＣＭＯＳインバータ１４には３．３ｖの振幅信号が
入力される。A 3.3V amplitude signal is input to the next stage CMOS inverter 14.
ここで、外部入力信号を直接受けるＣＭＯＳインバータ
１３を構成するＭＯＳＦＥＴ２４．２５のゲート酸化膜
は、前記内部回路３に含まれるＭＯＳＦＥＴのゲート酸
化膜よりも厚く形成され、これによって、外部入力信号
を直接受けるＣＭＯＳインバータ１３のＭＯＳＦＥＴ２
４．２５は相対的にゲート耐圧が向上されている。例え
ば第１図において３０はＭＯＳＦＥＴ２４ （２５）
のゲート酸化膜、３１はＭＯＳＦＥＴ２６ （２７）の
ゲート酸化膜であり、双方の膜厚はＷｌ＞Ｗ２の関係を
持つ。尚、第１図においてＧはゲート電極、Ｓはソース
電極、Ｄはドレイン電極である。また。Here, the gate oxide films of the MOSFETs 24 and 25 constituting the CMOS inverter 13 that directly receive external input signals are formed thicker than the gate oxide films of the MOSFETs included in the internal circuit 3. MOSFET 2 of CMOS inverter 13 receiving
4.25 has relatively improved gate breakdown voltage. For example, in Figure 1, 30 is MOSFET24 (25)
The gate oxide film 31 is the gate oxide film of the MOSFET 26 (27), and the film thicknesses of both have a relationship of Wl>W2. In FIG. 1, G is a gate electrode, S is a source electrode, and D is a drain electrode. Also.
ＣＭＯＳインバータ１３に含まれるＭＯＳＦＥＴ２４．
２５に対しては、ＬＤＤ （ライトリ−・ドープト・ド
レイン）と呼ばれる不純物濃度の薄いドレイン領域を設
けて、この部分の接合耐圧を通常のドレイン部より上げ
、ゲート電界の集中をこのＬＤＤ部分に限定させること
によって表面部分の耐圧低下を防止する手段や、ソース
・ドレイン開隔を長くすることによってパンチスルー耐
圧を上げるなど、その他の高耐圧構造を併用することが
可能であることはいうまでもない。MOSFET 24 included in the CMOS inverter 13.
For 25, a drain region with a low impurity concentration called LDD (Lightly Doped Drain) is provided to increase the junction breakdown voltage of this part compared to the normal drain part, and to limit the concentration of the gate electric field to this LDD part. It goes without saying that it is possible to use other high-voltage structures in combination, such as preventing a drop in breakdown voltage at the surface by increasing the gap between the source and drain, or increasing the punch-through breakdown voltage by increasing the source/drain gap. .
第４Ａ図にはＣＭＯＳインバータ１３をシリコンゲート
ルウェル構造で形成した場合のデバイス構造の一例断面
が示され、同様に第４Ｂ図にはＣＭＯＳインバータ１４
をシリコンゲートルウェル構造で形成した場合のデバイ
ス構造の一例断面が示される６各回において、４０はｎ
型シリコン基板、４１はｐ型ウェル領域、Ｄはドレイン
電極、Ｓはソース電極、Ｇはポリシリコンゲート電極。FIG. 4A shows a cross section of an example of a device structure when the CMOS inverter 13 is formed with a silicon gate well structure, and similarly, FIG. 4B shows a cross section of the CMOS inverter 14.
40 is n
41 is a p-type well region, D is a drain electrode, S is a source electrode, and G is a polysilicon gate electrode.
４２はフィールド酸化膜、４３は絶縁膜、４４はアルミ
ニウム配線、４５は表面保護膜であり、４６はＭＯＳＦ
ＥＴ２４．２５の相対的に厚いゲート酸化膜、４７はＭ
ＯＳＦＥＴ２６．２７の相対的に薄いゲート酸化膜であ
る。42 is a field oxide film, 43 is an insulating film, 44 is an aluminum wiring, 45 is a surface protection film, and 46 is a MOSF
Relatively thick gate oxide film of ET24.25, 47 is M
This is the relatively thin gate oxide film of OSFETs 26 and 27.
相互にゲート酸化膜の厚さを相違させるためのプロセス
としては、例えばゲート酸化膜形成工程を２工程で行う
ようにすることができる。即ち。As a process for making the gate oxide films different in thickness, for example, the gate oxide film forming process can be performed in two steps. That is.
Ｐ型ウェル領域形成工程並びに素子領域形成工程を経た
後に、内部回路のＭＯＳに必要なゲート酸化膜厚を得る
ためのゲート酸化膜形成工程を全てのＭＯＳＦＥＴ形成
領域に施し、次いで、マスクパターンを代えて相対的に
ゲート酸化膜厚を厚くすべきＭＯＳＦＥＴ形成領域だけ
に対して再度ゲート酸化膜形成工程を行う。その後は、
しきい値制御工程、ゲート電極形成工程、ソース・ドレ
イン形成工程、配線工程などを経てデバイスを完成する
。尚、個々の工程それ自体の内容は公知であるのでその
詳細については説明を省略する。After passing through the P-type well region formation step and the element region formation step, a gate oxide film formation step is performed on all MOSFET formation regions in order to obtain the gate oxide film thickness necessary for the MOS of the internal circuit, and then the mask pattern is changed. Then, the gate oxide film forming process is performed again only on the MOSFET formation region where the gate oxide film thickness should be relatively thick. After that,
The device is completed through a threshold control process, gate electrode formation process, source/drain formation process, wiring process, etc. Incidentally, since the contents of the individual steps themselves are well known, detailed explanation thereof will be omitted.
相互にゲート酸化膜の厚さを相違させるプロセスは上記
内容に限定されず、レーザなどを用いて部分的に温度を
変えて選択的にシリコン酸化膜の膜厚制御が可能であれ
ばそのような手段を採用することもできる。The process of making the thickness of the gate oxide film different from each other is not limited to the above-mentioned process, but if it is possible to selectively control the thickness of the silicon oxide film by partially changing the temperature using a laser or the like, such a process can be used. Means can also be adopted.
第５図にはＭＯＳＦＥＴとバイポーラトランジスタを含
む半導体集積回路に本発明を適用した場合の実施例が示
される。FIG. 5 shows an embodiment in which the present invention is applied to a semiconductor integrated circuit including a MOSFET and a bipolar transistor.
第５図に示される半導体集積回路はＣＭＯ８回路で構成
された機能ブロック（ＣＭＯＳブロック）５０と、Ｂｉ
−ＣＭＯ５回路で構成された機能ブロック（Ｂｉ−ＣＭ
ＯＳブロック）５１を内部回路６に含み、Ｂ１−ＣＭＯ
Ｓブロック５１において出力段がバイポーラトランジス
タで構成された圧力回路（バイポーラ型出力回路）５２
が、ＣＭＯＳブロック５０におけるＭＯ５型入力回路５
３に結合されている。電源電圧変換回路７は外部電源Ｖ
ｄｄｌを降圧して内部電源Ｖｉｎｔを生成するが、その
レベルは特に制限されない。前記バイポーラ型出力回路
５２は外部電源Ｖｃｌｄｌが与えられて動作され、ＭＯ
３型入力回路５３は内部電源Ｖｉｎｔで動作される。こ
れは、バイポーラトランジスタの場合には動作１少なく
とも０．８Ｖのようなベース・エミッタ間電圧が必要に
なるため、ＭＯＳＦＥＴの微細化に伴ってＭＯＳＦＥＴ
用の電源電圧が低くなってもバイポーラトランジスタの
為の電源電圧低下には限界があるためである。このとき
、バイポーラトランジスタの出力を受けるＭＯＳＦＥＴ
のゲート酸化膜は、ＭＯＳＦＥＴの出力を受けるその他
のＭＯＳＦＥＴのゲート酸化膜よりも厚く形成され、ゲ
ート耐圧が向上されている。The semiconductor integrated circuit shown in FIG. 5 includes a functional block (CMOS block) 50 composed of eight CMO circuits and a Bi
-Functional block composed of 5 CMO circuits (Bi-CM
OS block) 51 is included in the internal circuit 6, and B1-CMO
In the S block 51, a pressure circuit (bipolar type output circuit) 52 whose output stage is composed of bipolar transistors
However, the MO5 type input circuit 5 in the CMOS block 50
3 is combined. The power supply voltage conversion circuit 7 uses an external power supply V
The internal power supply Vint is generated by lowering the voltage of ddl, but its level is not particularly limited. The bipolar type output circuit 52 is operated by being supplied with an external power supply Vcldl, and the MO
The type 3 input circuit 53 is operated by the internal power supply Vint. This is because bipolar transistors require a base-emitter voltage of at least 0.8V for operation, so as MOSFETs become smaller,
This is because even if the power supply voltage for bipolar transistors becomes lower, there is a limit to the reduction in power supply voltage for bipolar transistors. At this time, a MOSFET that receives the output of the bipolar transistor
The gate oxide film is formed thicker than the gate oxide films of other MOSFETs that receive the output of the MOSFET, and the gate breakdown voltage is improved.
上記実施例によれば以下の作用効果がある。According to the above embodiment, there are the following effects.
（１）外部からは従来通りの５ｖのような電源を受けＬ
ＳＩの内部電源電圧だけを下げていくやり方を採用して
、システムとの整合を図りつつ素子の微細化並びに動作
速度の向上を図っていくとき、内部回路よりも相対的に
電圧振幅の大きな信号をゲート電極に受ける入力回路の
ＭＯＳＦＥＴのゲート酸化膜厚を相対的に厚くすること
により、入力電圧条件の点においてクリティカルな状態
とされるようなＭＯＳＦＥＴだけに対して選択的にゲー
ト耐圧を向上させることがでる。したがって、スケーリ
ング則に従って微細化されることにより動作速度の向上
が図られるときＬＳＩ全体における動作速度を実質的に
低下させることなく、入力回路のゲート耐圧を上げるこ
とができる。尚、仮に入力保護回路の抵抗を大きくして
耐圧向上を図ろうとしても電圧振幅の大きな信号が入力
される状況においてはその入力保護抵抗の値が大きくて
もゲート電極には比較的大きな信号電圧が定常的に印加
されるため実質的なゲート耐圧向上にはならない。しか
も、入力保護抵抗の値をむやみに大きくすると入力信号
の伝達遅延を生ずる。(1) Receives a conventional 5V power source from the outside.
When adopting a method of lowering only the internal power supply voltage of the SI to achieve miniaturization of elements and improvement of operating speed while ensuring consistency with the system, signals with relatively large voltage amplitudes than those of the internal circuitry are used. By relatively increasing the gate oxide film thickness of the MOSFET in the input circuit that receives the voltage at the gate electrode, the gate breakdown voltage can be selectively improved only for MOSFETs that are in a critical state in terms of input voltage conditions. Something happens. Therefore, when the operating speed is improved by miniaturization according to the scaling law, the gate breakdown voltage of the input circuit can be increased without substantially reducing the operating speed of the entire LSI. Furthermore, even if an attempt is made to improve the withstand voltage by increasing the resistance of the input protection circuit, in a situation where a signal with a large voltage amplitude is input, a relatively large signal voltage will be applied to the gate electrode even if the value of the input protection resistor is large. Since it is constantly applied, it does not substantially improve the gate breakdown voltage. Moreover, if the value of the input protection resistor is increased unnecessarily, a transmission delay of the input signal will occur.
（２）入力初段のＭＯＳＦＥＴのゲート耐圧が向上され
ることにより、入力保護回路の抵抗値を小さくすること
が可能になり、その分チップ面積を小さくすることも可
能になる。(2) By improving the gate breakdown voltage of the MOSFET in the first stage of input, it becomes possible to reduce the resistance value of the input protection circuit, and it becomes possible to reduce the chip area accordingly.
（３）バイポーラトランジスタは動作１少なくともＯ，
ＳＶのようなベース・エミッタ間電圧が必要になるため
、ＭＯＳＦＥＴの微細化に伴ってＭＯＳＦＥＴ用の電源
電圧が低くなってもバイポーラトランジスタの為の電源
電圧低下には限界があり、斯る事情の下でＭＯＳＦＥＴ
が微細化されたＢｉ−ＣＭＯ５型の半導体集積回路にお
いて５バイポーラトランジスタの出力を受けるＭＯＳＦ
ＥＴのゲート酸化膜を、ＭＯＳＦＥＴの出力を受けるそ
の他のＭＯＳＦＥＴのゲート酸化膜よりも厚く形成する
ことにより、そのようなＭＯＳＦＥＴの耐圧を向上させ
ることができる。(3) Bipolar transistor operates 1 at least O,
Since a base-emitter voltage such as SV is required, even if the power supply voltage for MOSFETs becomes lower with the miniaturization of MOSFETs, there is a limit to the reduction in power supply voltage for bipolar transistors. MOSFET below
A MOSF that receives the output of 5 bipolar transistors in a Bi-CMO 5 type semiconductor integrated circuit that has been miniaturized.
By forming the gate oxide film of the ET to be thicker than the gate oxide films of other MOSFETs receiving the output of the MOSFET, the withstand voltage of such a MOSFET can be improved.
以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明はそれに限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能である。Although the invention made by the present inventor has been specifically explained based on examples, the present invention is not limited thereto, and can be modified in various ways without departing from the gist thereof.
例えば上記実施例では入力初段を構成するＭＯＳＦＥＴ
やバイポーラトランジスタの出力を受けるＭＯＳＦＥＴ
のゲート酸化膜を相対的に厚くしたが、ゲート酸化膜を
相対的に厚くすべきＭＯＳＦＥＴはそれに限定されるも
のではなく、外部電源を受けて動作するＭＯＳＦＥＴ、
又は外部電源の電圧振幅を持つ信号を入力するＭＯＳＦ
ＥＴであってもよく、或いは、相対的に電圧振幅の大き
な入力を受けるＭＯＳＦＥＴと相対的に電圧振幅の小さ
な入力を受けるＭＯＳＦＥＴとが混在する回路において
前者のＭＯＳＦＥＴのゲート酸化膜厚を厚くしてもよい
。For example, in the above embodiment, the MOSFET that constitutes the first input stage
A MOSFET that receives the output of a bipolar transistor
MOSFETs whose gate oxide films should be relatively thick are not limited to these, but include MOSFETs that operate by receiving an external power supply,
Or a MOSF that inputs a signal with voltage amplitude from an external power supply.
ET, or in a circuit in which a MOSFET that receives an input with a relatively large voltage amplitude and a MOSFET that receives an input with a relatively small voltage amplitude coexist, the gate oxide film thickness of the former MOSFET is thickened. Good too.
また、外部電源と内部電源の電圧レベルは上記実施例の
５■と３．３ｖに限定されない、さらに、ＭＯＳＦＥＴ
のゲート電極はポリシリコンゲートに限定されず、タン
グステン・モリブデン電極などであってもよい。Furthermore, the voltage levels of the external power supply and the internal power supply are not limited to 5v and 3.3v in the above embodiment.
The gate electrode is not limited to a polysilicon gate, but may be a tungsten or molybdenum electrode.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＣＭＯ８回路やＢｉ
−ＣＭＯ５回路に適用した場合について説明したが１本
発明はそれに限定されるものではなく、ｎＭＯ５回路や
９Ｍ０３回路にも適用可能であることはいうまでもない
。The above explanation mainly describes the invention made by the present inventor, which is the CMO8 circuit and Bi
-Although the case where the present invention is applied to a CMO5 circuit has been described, the present invention is not limited thereto, and it goes without saying that it is also applicable to an nMO5 circuit and a 9M03 circuit.
本発明はゲート入力電圧振幅又は電源レベルが複数系統
に亘る条件、若しくはスケーリングによって微細化され
る条件の半導体集積回路に広く適用することができる。The present invention can be widely applied to semiconductor integrated circuits where the gate input voltage amplitude or power supply level spans multiple systems, or where the circuit is miniaturized by scaling.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
すなわち、高いゲート耐圧を要する電界効果型トランジ
スタのゲート酸化膜厚だけを相対的に厚くすることによ
り、素子の微細化による全体としての高速動作を犠牲に
することなく、外部入力など相対的に電圧振幅の大きな
入力信号に対する電界効果型トランジスタのゲート耐圧
を向上させることができ、また、バイポーラトランジス
タの出力をゲートに受ける電界効果型トランジスタのゲ
ート耐圧を向上させることができるという効果がある。In other words, by increasing the thickness of the gate oxide film of field-effect transistors that require high gate breakdown voltage, it is possible to reduce the relative voltage of external inputs without sacrificing overall high-speed operation due to device miniaturization. This has the effect that the gate withstand voltage of a field effect transistor for input signals with large amplitudes can be improved, and the gate withstand voltage of a field effect transistor whose gate receives the output of a bipolar transistor can be improved.
第１図は本発明に係る半導体集積回路に含まれるＭＯＳ
ＦＥＴの概略構造説明図、
第２図は入力回路の一例回路図、
第３図は本発明に係る半導体集積回路の一実施例ブロッ
ク図、
第４Ａ図及び第４Ｂ図はゲート酸化膜の厚いＣＭＯＳイ
ンバータと薄いＣＭＯＳインバータの一例構造断面図、
第５図はＢｉ−ＣＭＯ５回路を含む本発明に係る半導体
集積回路の一実施例ブロック図である。
１・・・半導体基板、２・・・入出力回路、３・・内部
回路、４・・・電源電圧変換回路、Ｖｄｃｌｌ、Ｖｄｃ
ｉ２・・・外部電源、Ｖｉｎｔ・・・内部電源、１０・
・・入力回路、１３・・・ＣＭＯＳインバータ、２４・
・・ｐチャンネル型ＭＯ５ＦＥＴ、２５・・・ｎチャン
ネル型ＭＯ５ＦＥＴ、３０．３１・・・ゲート酸化膜、
４６，４７・・・ゲート酸化膜、５０・・・ＣＭＯＳブ
ロック、５１・・・Ｂ１−ＣＭＯＳブロック、５２・・
・バイポーラ型出力回路５５３・・・ＭＯＳ型入力回路
。FIG. 1 shows a MOS included in a semiconductor integrated circuit according to the present invention.
A schematic structural explanatory diagram of a FET, FIG. 2 is a circuit diagram of an example of an input circuit, FIG. 3 is a block diagram of an example of a semiconductor integrated circuit according to the present invention, and FIGS. 4A and 4B are CMOS with a thick gate oxide film. FIG. 5 is a cross-sectional view of an example structure of an inverter and a thin CMOS inverter. FIG. 5 is a block diagram of an example of a semiconductor integrated circuit according to the present invention including a Bi-CMO5 circuit. 1... Semiconductor substrate, 2... Input/output circuit, 3... Internal circuit, 4... Power supply voltage conversion circuit, Vdcll, Vdc
i2...External power supply, Vint...Internal power supply, 10.
...Input circuit, 13...CMOS inverter, 24.
...p-channel type MO5FET, 25...n-channel type MO5FET, 30.31...gate oxide film,
46, 47... Gate oxide film, 50... CMOS block, 51... B1-CMOS block, 52...
- Bipolar type output circuit 553...MOS type input circuit.
Claims (1)
ンジスタを含む入力回路と、入力回路の出力を受けて動
作する内部回路とを含み、 前記入力用電界効果型トランジスタのゲート酸化膜を、
前記内部回路に含まれる電界効果型トランジスタのゲー
ト酸化膜よりも厚く形成して成る半導体集積回路。 ２、電界効果型トランジスタを含み、外部から供給され
る電源を内部降圧して利用する半導体集積回路において
、 外部電源を受けて動作する電界効果型トランジスタのゲ
ート酸化膜を、内部降圧電源を受けて動作する電界効果
型トランジスタのゲート酸化膜よりも厚く形成して成る
半導体集積回路。 ３、電界効果型トランジスタとバイポーラトランジスタ
を含む半導体集積回路において、 前記バイポーラトランジスタの出力を受ける電界効果型
トランジスタのゲート酸化膜を、電界効果型トランジス
タの出力を受ける他の電界効果型トランジスタのゲート
酸化膜よりも厚く形成して成る半導体集積回路。 ４、前記相対的に膜厚の厚いゲート酸化膜は、異なるマ
スクパターンを用いて複数回のゲート酸化膜形成工程を
経て生成されて成る請求項１乃至３の何れか１項記載の
半導体集積回路。[Claims] 1. An input circuit including an input field-effect transistor that receives an input signal from the outside, and an internal circuit that operates in response to an output of the input circuit, the input field-effect transistor comprising: gate oxide film,
A semiconductor integrated circuit formed with a gate oxide film thicker than a gate oxide film of a field effect transistor included in the internal circuit. 2. In a semiconductor integrated circuit that includes a field effect transistor and utilizes an externally supplied power source by internally stepping down the voltage, the gate oxide film of the field effect transistor that operates by receiving an external power source is replaced by an internal step-down power source. A semiconductor integrated circuit made of a gate oxide film that is thicker than the gate oxide film of a working field-effect transistor. 3. In a semiconductor integrated circuit including a field effect transistor and a bipolar transistor, the gate oxide film of the field effect transistor receiving the output of the bipolar transistor is replaced with the gate oxide film of the other field effect transistor receiving the output of the field effect transistor. A semiconductor integrated circuit formed thicker than a film. 4. The semiconductor integrated circuit according to claim 1, wherein the relatively thick gate oxide film is formed through a plurality of gate oxide film forming steps using different mask patterns. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2198693A JPH0485868A (en) | 1990-07-26 | 1990-07-26 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2198693A JPH0485868A (en) | 1990-07-26 | 1990-07-26 | Semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0485868A true JPH0485868A (en) | 1992-03-18 |
Family
ID=16395462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2198693A Pending JPH0485868A (en) | 1990-07-26 | 1990-07-26 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0485868A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997038444A1 (en) * | 1996-04-08 | 1997-10-16 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| US5918116A (en) * | 1994-11-30 | 1999-06-29 | Lucent Technologies Inc. | Process for forming gate oxides possessing different thicknesses on a semiconductor substrate |
| WO2000038236A1 (en) * | 1998-12-18 | 2000-06-29 | Koninklijke Philips Electronics N.V. | Cmos high-to-low voltage buffer |
| US7224186B2 (en) | 2004-02-19 | 2007-05-29 | Elpida Memory Inc. | Semiconductor circuit device |
-
1990
- 1990-07-26 JP JP2198693A patent/JPH0485868A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5918116A (en) * | 1994-11-30 | 1999-06-29 | Lucent Technologies Inc. | Process for forming gate oxides possessing different thicknesses on a semiconductor substrate |
| WO1997038444A1 (en) * | 1996-04-08 | 1997-10-16 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| US6307236B1 (en) | 1996-04-08 | 2001-10-23 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| US6500715B2 (en) | 1996-04-08 | 2002-12-31 | Hitachi, Ltd. | Method of forming a CMOS structure having gate insulation films of different thicknesses |
| US7427791B2 (en) | 1996-04-08 | 2008-09-23 | Renesas Technology Corporation | Method of forming a CMOS structure having gate insulation films of different thicknesses |
| US7781814B2 (en) | 1996-04-08 | 2010-08-24 | Renesas Technology Corp. | Method of forming a CMOS structure having gate insulation films of different thicknesses |
| JP2012195594A (en) * | 1996-04-08 | 2012-10-11 | Renesas Electronics Corp | Semiconductor integrated circuit device |
| US8674419B2 (en) | 1996-04-08 | 2014-03-18 | Renesas Electronics Corporation | Method of forming a CMOS structure having gate insulation films of different thicknesses |
| US9111909B2 (en) | 1996-04-08 | 2015-08-18 | Tessera Advanced Technologies, Inc. | Method of forming a CMOS structure having gate insulation films of different thicknesses |
| WO2000038236A1 (en) * | 1998-12-18 | 2000-06-29 | Koninklijke Philips Electronics N.V. | Cmos high-to-low voltage buffer |
| US7224186B2 (en) | 2004-02-19 | 2007-05-29 | Elpida Memory Inc. | Semiconductor circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6515337B1 (en) | Input protection circuit connected to projection circuit power source potential line | |
| JP3228583B2 (en) | Semiconductor integrated circuit device | |
| US5963409A (en) | Input/output electrostatic discharge protection circuit for an integrated circuit (IC) | |
| US20060289933A1 (en) | Field effect transistor and method for producing a field effect transistor | |
| US6741098B2 (en) | High speed semiconductor circuit having low power consumption | |
| JPS60767A (en) | Semiconductor device | |
| US8217457B1 (en) | Electrostatic discharge (ESD) protection device for use with multiple I/O standards | |
| US7019418B2 (en) | Power control circuit with reduced power consumption | |
| KR100304139B1 (en) | Apparatus including a mosfet with reduced leakage current and integrated circuit including the same, and method of fabricating the integrated circuit | |
| JPH0485868A (en) | Semiconductor integrated circuit | |
| KR940004449B1 (en) | Semiconductor device | |
| US5592010A (en) | Semiconductor device | |
| JP3503961B2 (en) | Semiconductor device | |
| US6188111B1 (en) | Dual gate semiconductor device for shortening channel length | |
| JP2981717B2 (en) | Semiconductor integrated circuit device | |
| US20050280084A1 (en) | Semiconductor device | |
| US7126859B2 (en) | Semiconductor integrated circuit that handles the input/output of a signal with an external circuit | |
| US6236235B1 (en) | Output circuit | |
| JP3448361B2 (en) | Method of manufacturing level shift circuit | |
| JP2946547B2 (en) | MOS type semiconductor integrated circuit | |
| US20020030513A1 (en) | Logic circuit cell constituting an integrated circuit and cell library having a collection of logic circuit cells | |
| JP2819950B2 (en) | Output circuit | |
| JPH0532908B2 (en) | ||
| JP3197920B2 (en) | Semiconductor integrated circuit | |
| KR100528777B1 (en) | Electrostatic Discharge Circuit_ |