JPH0480540B2 - - Google Patents
Info
- Publication number
- JPH0480540B2 JPH0480540B2 JP58005084A JP508483A JPH0480540B2 JP H0480540 B2 JPH0480540 B2 JP H0480540B2 JP 58005084 A JP58005084 A JP 58005084A JP 508483 A JP508483 A JP 508483A JP H0480540 B2 JPH0480540 B2 JP H0480540B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- semiconductor
- conductive layer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 42
- 239000003990 capacitor Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000015654 memory Effects 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
Landscapes
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は半導体装置に係り、特に１トランジス
タ・１キヤパシタ型ダイナミツク・ランダムアク
セスメモリ（Ｄ・RAM）構造の半導体メモリと
その製造方法に関するものである。
タ・１キヤパシタ型ダイナミツク・ランダムアク
セスメモリ（Ｄ・RAM）構造の半導体メモリと
その製造方法に関するものである。
(b) 技術の背景
周知のように半導体メモリの発展は目覚しいも
のがあり、コンピユータなどの情報機器を背景に
して種々の形式構造のメモリが開発され、特に高
集積化された64Kビツトや256KビツトのLSIメモ
リは１個のMOS形半導体素子と１個のキヤパシ
タ（容量素子）とが組合わされた１トランジス
タ・１キヤパシタ型DRAM構造の半導体メモリ
が一般に広く用いられている。
のがあり、コンピユータなどの情報機器を背景に
して種々の形式構造のメモリが開発され、特に高
集積化された64Kビツトや256KビツトのLSIメモ
リは１個のMOS形半導体素子と１個のキヤパシ
タ（容量素子）とが組合わされた１トランジス
タ・１キヤパシタ型DRAM構造の半導体メモリ
が一般に広く用いられている。
(c) 従来技術と問題点
従来の1MOSキヤパシタ型のトランジスタメモ
リセルについて第１図を用いて説明すると、Ｐ型
シリコン基板１内にLOCOS法によつて作られた
局部的な厚い酸化膜層２により１トランジスタメ
モリセルの能動領域３の境界が形成される。
リセルについて第１図を用いて説明すると、Ｐ型
シリコン基板１内にLOCOS法によつて作られた
局部的な厚い酸化膜層２により１トランジスタメ
モリセルの能動領域３の境界が形成される。
この能動領域３の上に絶縁膜４により能動領域
３から分離され、又相互間が隔離されてそれぞれ
一つの平面内にあるボリシリコン導電層５および
６が設けられ第１導電層５は１トランジスタメモ
リセルのメモリキヤパシタの一方の電極を形成し
第２導電層６はそのMOSトランジスタの伝送ゲ
ート電極（ワード線に接続）を構成する。導電層
５と６によつて覆われていない能動領域３の片側
にたとえばイオン注入によつてドープしてn+ド
ープ領域（ビツト線に接続）が形成され1MOSキ
ヤパシタ型のトランジスタメモリセルが構成され
る。しかしながら上記構造の1MOSキヤパシタ型
メモリセルにおいては、１トランジスタ・１キヤ
パシタの各素子がシリコン基板１の同一表面上に
横に配列されるため所要面積が比較的大きくな
り、より高集積化に対して制限の要素となり、そ
の対策としてスタツクド（Stacked）キヤパシタ
型、或は埋込キヤパシタ型の１トランジスタメモ
リセルが考案されている。上記スタツクドキヤパ
シタ型及び埋込キヤパシタ型の要部概略構成図を
第２図及び第３図に示す。第２図においてＰ型シ
リコン基板１０上に絶縁膜１１を介してn+ポリ
シリコン層よりなるゲート電極１２（ワード線に
接続）、該ゲート電極１２の両側のシリコン基板
１０内にソース（ビツト線に接続）１３、及びド
レイン１４のn+領域を形成し、該ゲート電極１
２上に絶縁膜１１を介してキヤパシタを構成する
第１のキヤパシタ電極１５（ドレイン領域に接
続）、及び第２キヤパシタ電極１６を形成すれば、
１トランジスタ・１キヤパシタの各素子が縦方向
に配列される。此のスタツクドキヤパシタ型構造
は前記1MOSキヤパシタ型に比べて高集積化が可
能であるがゲート電極上にキヤパシタ素子が積層
されるため表面に凹凸が出き、後の工程における
Al配線の際に断線を生ずる危険があり又製作上
歩留が悪い欠点がある。又第３図に示す埋込キヤ
パシタ型においてはＰ型シリコン基板２０にn+
埋没層２１を予め形成し、シリコン基板２０の所
定領域にn+拡散によつて図示したように埋没層
２１に接続拡散層２２を形成した後、該基板２０
に図示したごとくソース２３（拡散層２２に接
続）、ドレイン２４（ビツト線に接続）、及び絶縁
膜２５を介してゲート電極２６をそれぞれ形成す
れば基板表面のMOSトランジスト素子の真下に
n+埋没層２１とＰ型シリコン基板２０のPN接合
の空乏層によるキヤパシタ素子が作られ、第２図
のスタツクドキヤパシタ型と同様に縦型の構造で
表面の凹凸の小さい１トランジスタメモリセルが
形成されるが、Ｐ−Ｎ接合のリーク電流が大き
く、そのため電荷蓄積の保持時間が短かく、かつ
α線によつて生ずるいわゆるソフトエラー（Soft
error）に弱い欠点がある。
３から分離され、又相互間が隔離されてそれぞれ
一つの平面内にあるボリシリコン導電層５および
６が設けられ第１導電層５は１トランジスタメモ
リセルのメモリキヤパシタの一方の電極を形成し
第２導電層６はそのMOSトランジスタの伝送ゲ
ート電極（ワード線に接続）を構成する。導電層
５と６によつて覆われていない能動領域３の片側
にたとえばイオン注入によつてドープしてn+ド
ープ領域（ビツト線に接続）が形成され1MOSキ
ヤパシタ型のトランジスタメモリセルが構成され
る。しかしながら上記構造の1MOSキヤパシタ型
メモリセルにおいては、１トランジスタ・１キヤ
パシタの各素子がシリコン基板１の同一表面上に
横に配列されるため所要面積が比較的大きくな
り、より高集積化に対して制限の要素となり、そ
の対策としてスタツクド（Stacked）キヤパシタ
型、或は埋込キヤパシタ型の１トランジスタメモ
リセルが考案されている。上記スタツクドキヤパ
シタ型及び埋込キヤパシタ型の要部概略構成図を
第２図及び第３図に示す。第２図においてＰ型シ
リコン基板１０上に絶縁膜１１を介してn+ポリ
シリコン層よりなるゲート電極１２（ワード線に
接続）、該ゲート電極１２の両側のシリコン基板
１０内にソース（ビツト線に接続）１３、及びド
レイン１４のn+領域を形成し、該ゲート電極１
２上に絶縁膜１１を介してキヤパシタを構成する
第１のキヤパシタ電極１５（ドレイン領域に接
続）、及び第２キヤパシタ電極１６を形成すれば、
１トランジスタ・１キヤパシタの各素子が縦方向
に配列される。此のスタツクドキヤパシタ型構造
は前記1MOSキヤパシタ型に比べて高集積化が可
能であるがゲート電極上にキヤパシタ素子が積層
されるため表面に凹凸が出き、後の工程における
Al配線の際に断線を生ずる危険があり又製作上
歩留が悪い欠点がある。又第３図に示す埋込キヤ
パシタ型においてはＰ型シリコン基板２０にn+
埋没層２１を予め形成し、シリコン基板２０の所
定領域にn+拡散によつて図示したように埋没層
２１に接続拡散層２２を形成した後、該基板２０
に図示したごとくソース２３（拡散層２２に接
続）、ドレイン２４（ビツト線に接続）、及び絶縁
膜２５を介してゲート電極２６をそれぞれ形成す
れば基板表面のMOSトランジスト素子の真下に
n+埋没層２１とＰ型シリコン基板２０のPN接合
の空乏層によるキヤパシタ素子が作られ、第２図
のスタツクドキヤパシタ型と同様に縦型の構造で
表面の凹凸の小さい１トランジスタメモリセルが
形成されるが、Ｐ−Ｎ接合のリーク電流が大き
く、そのため電荷蓄積の保持時間が短かく、かつ
α線によつて生ずるいわゆるソフトエラー（Soft
error）に弱い欠点がある。
(d) 発明の目的
本発明の目的はかかる問題点を解消するためな
されたもので高集積化可能で、表面の凹凸が小さ
く、かつソフトエラーに強い半導体装置及びその
製造方法の提供にある。
されたもので高集積化可能で、表面の凹凸が小さ
く、かつソフトエラーに強い半導体装置及びその
製造方法の提供にある。
(e) 発明の構成
上記目的は、半導体基板上に形成された絶縁膜
と、該絶縁膜中に導電体層が埋め込まれてなり、
該基板と該導電体層とその間に介在する該絶縁膜
にて構成されたキヤパシタ素子と、該導電体層上
に位置する該絶縁膜の平坦化された領域上に積層
された半導体層と、該半導体層内に形成され、チ
ヤネル領域及び該半導体層の下端に達するソー
ス、ドレイン領域とを有するMIS型トランジスタ
素子と、該導電体層上に位置する該絶縁膜を選択
的に貫通して該導電体層と該MIS型トランジスタ
素子の該ソースとを接続する接続用電極とを備え
た半導体装置によつて達成される。
と、該絶縁膜中に導電体層が埋め込まれてなり、
該基板と該導電体層とその間に介在する該絶縁膜
にて構成されたキヤパシタ素子と、該導電体層上
に位置する該絶縁膜の平坦化された領域上に積層
された半導体層と、該半導体層内に形成され、チ
ヤネル領域及び該半導体層の下端に達するソー
ス、ドレイン領域とを有するMIS型トランジスタ
素子と、該導電体層上に位置する該絶縁膜を選択
的に貫通して該導電体層と該MIS型トランジスタ
素子の該ソースとを接続する接続用電極とを備え
た半導体装置によつて達成される。
或いは半導体基板上に第１の絶縁膜を形成し、
該第１の絶縁膜上に導電体層を被着してパターニ
ングし、該基板と該導電体層と該第１の絶縁膜に
て構成されたキヤパシタ素子を形成する工程と、
該導電体層を被覆し、平坦な表面を有する第２の
絶縁膜を形成する工程と、該導電体層上の該第２
の絶縁膜を選択的に開口し、該開口部内に導電体
を埋め込むことにより、該導電体層に接続する接
続用電極を形成する工程と、該第２の絶縁膜の該
平坦な表面及び該接続用電極上に半導体層を積層
する工程と、該半導体層内に、チヤネル領域及び
該半導体層の下端に達するソース、ドレイン領域
とを有するMIS型トランジスタ素子を、該ソース
が該接続用電極に接続するように形成する工程と
を含んだ半導体装置の製造方法によつて達成され
る。
該第１の絶縁膜上に導電体層を被着してパターニ
ングし、該基板と該導電体層と該第１の絶縁膜に
て構成されたキヤパシタ素子を形成する工程と、
該導電体層を被覆し、平坦な表面を有する第２の
絶縁膜を形成する工程と、該導電体層上の該第２
の絶縁膜を選択的に開口し、該開口部内に導電体
を埋め込むことにより、該導電体層に接続する接
続用電極を形成する工程と、該第２の絶縁膜の該
平坦な表面及び該接続用電極上に半導体層を積層
する工程と、該半導体層内に、チヤネル領域及び
該半導体層の下端に達するソース、ドレイン領域
とを有するMIS型トランジスタ素子を、該ソース
が該接続用電極に接続するように形成する工程と
を含んだ半導体装置の製造方法によつて達成され
る。
(f) 発明の実施例
以下本発明に係る半導体装置をその製造方法と
共に実施例により具体的に説明する。第４図は本
発明の一実施例を製造工程に従つて示す要部断面
図である。同図ａにおいて半導体基板３０たとえ
ばシリコン基板（導体）の表面を酸化して約300
Åの厚さのシリコン酸化膜（SiO2）よりなる第
１の絶縁膜３１を形成し、該絶縁膜３１上に厚さ
約5000Åのn+型ポリシリコン層よりなる導電体
層３２をCVD法によつて被着し、該導電体層３
２を連続発振アルゴン（CWAr）レーザビーム照
射によつて単結晶化する。前記絶縁膜３１は
SiO2膜の代りにSi3N4膜、Ta3O3膜を用いてもよ
い。次いで同図ｂに示すごとく前記導電体層３２
を選択酸化膜、又はレアクテイブイオンエツチン
グ（RIE）法によつて所定形状に分離パターンニ
ングした後、該分離された導電体層３２上に第２
のシリコン酸化膜よりなる絶縁膜３３を形成す
る。次いで同図ｃに示すように第２絶縁膜３３の
所定領域をパターンニングして接続窓（Via
hole）３４を形成し、次にCVD法にて該接続窓
３４を含む第２絶縁膜上にn+型ポリシリコン層
を形成した後、接続窓３４内に充填されたn+型
ポリシリコン３５を残して他を全てエツチングす
ることにより除去し、次にn+型ポリシリコン３
５の表面にたとえば熱酸化法にて二酸化シリコン
膜３６を形成し、次に再びCVD法にて所定厚の
ポリシリコン層を被着して前述したと同様に
CWArレーザビームの照射によつて該ポリシリコ
ン層を単結晶化し同時にＰ型の半導体単結晶層３
７を形成する。このようにするとn+型ポリシリ
コン３５は二酸化シリコン膜３６で覆われている
のでCWArレーザビームの照射を行なつてもn+型
不純物がＰ型半導体単結晶層３７中に拡散される
ことはない。次いで同図ｄに示すごとく再び接続
窓３４内のn+型ポリシリコン３５上の二酸化シ
リコン膜３６及びＰ型単結晶層の一部を選択的に
エツチングして除去してn+型ポリシリコン３８
を充填した後、前記Ｐ型半導体単結晶層３７を
LOCOS法によつて選択酸化して局部的な厚い酸
化膜３９によつて素子分離を行なう。次いで該半
導体単結晶層３７に通常の拡散プロセス技術を用
いてn+層のソース４０、ドレイン４１（ビツト
線に接続）及びゲート酸化膜４２を介して伝送ゲ
ート電極４３（ワード線に接続）を形成して
MOSトランジスタ素子を形成する。一方ソース
４０は接続窓３４を介して導電体層３２に導通さ
れ、該導電体層３２（キヤパシター電極）は半導
体基板３０との間に介在する絶縁膜３１中に電荷
蓄積層とからなるキヤパシター素子を形成し、本
発明による１トランジスタメモリセルを構成す
る。かかるように構成された本発明による１トラ
ンジスタ・１キヤパシタ型DRAM半導体装置は
MOSトランジスタ直下に二つの対向する導電体、
即ち導電体層３２と半導体基板３０との間の絶縁
膜３１を介在せしめたキヤパシタ素子に形成され
るので埋込キヤパシタ型（第３図）のPN接合に
よるキヤパシタの問題であるPN接合によるリー
ク電流の増加、及びソフトエラーに弱い欠点を解
消することができる。又第５図に示すごとく本発
明の製造方法を用いて半導体基板上に導電体層３
２、接続窓３４、ソース４０、伝送ゲート電極４
３に、それぞれ対応する導電体層３２′、接続窓
３４′、ソース４０′、伝送ゲート電極４３′を同
時に形成し、ドレイン４１を共通ビツト線とすれ
ば２つのトランジスタメモリセルが並列配置さ
れ、より高集積化が可能となる。
共に実施例により具体的に説明する。第４図は本
発明の一実施例を製造工程に従つて示す要部断面
図である。同図ａにおいて半導体基板３０たとえ
ばシリコン基板（導体）の表面を酸化して約300
Åの厚さのシリコン酸化膜（SiO2）よりなる第
１の絶縁膜３１を形成し、該絶縁膜３１上に厚さ
約5000Åのn+型ポリシリコン層よりなる導電体
層３２をCVD法によつて被着し、該導電体層３
２を連続発振アルゴン（CWAr）レーザビーム照
射によつて単結晶化する。前記絶縁膜３１は
SiO2膜の代りにSi3N4膜、Ta3O3膜を用いてもよ
い。次いで同図ｂに示すごとく前記導電体層３２
を選択酸化膜、又はレアクテイブイオンエツチン
グ（RIE）法によつて所定形状に分離パターンニ
ングした後、該分離された導電体層３２上に第２
のシリコン酸化膜よりなる絶縁膜３３を形成す
る。次いで同図ｃに示すように第２絶縁膜３３の
所定領域をパターンニングして接続窓（Via
hole）３４を形成し、次にCVD法にて該接続窓
３４を含む第２絶縁膜上にn+型ポリシリコン層
を形成した後、接続窓３４内に充填されたn+型
ポリシリコン３５を残して他を全てエツチングす
ることにより除去し、次にn+型ポリシリコン３
５の表面にたとえば熱酸化法にて二酸化シリコン
膜３６を形成し、次に再びCVD法にて所定厚の
ポリシリコン層を被着して前述したと同様に
CWArレーザビームの照射によつて該ポリシリコ
ン層を単結晶化し同時にＰ型の半導体単結晶層３
７を形成する。このようにするとn+型ポリシリ
コン３５は二酸化シリコン膜３６で覆われている
のでCWArレーザビームの照射を行なつてもn+型
不純物がＰ型半導体単結晶層３７中に拡散される
ことはない。次いで同図ｄに示すごとく再び接続
窓３４内のn+型ポリシリコン３５上の二酸化シ
リコン膜３６及びＰ型単結晶層の一部を選択的に
エツチングして除去してn+型ポリシリコン３８
を充填した後、前記Ｐ型半導体単結晶層３７を
LOCOS法によつて選択酸化して局部的な厚い酸
化膜３９によつて素子分離を行なう。次いで該半
導体単結晶層３７に通常の拡散プロセス技術を用
いてn+層のソース４０、ドレイン４１（ビツト
線に接続）及びゲート酸化膜４２を介して伝送ゲ
ート電極４３（ワード線に接続）を形成して
MOSトランジスタ素子を形成する。一方ソース
４０は接続窓３４を介して導電体層３２に導通さ
れ、該導電体層３２（キヤパシター電極）は半導
体基板３０との間に介在する絶縁膜３１中に電荷
蓄積層とからなるキヤパシター素子を形成し、本
発明による１トランジスタメモリセルを構成す
る。かかるように構成された本発明による１トラ
ンジスタ・１キヤパシタ型DRAM半導体装置は
MOSトランジスタ直下に二つの対向する導電体、
即ち導電体層３２と半導体基板３０との間の絶縁
膜３１を介在せしめたキヤパシタ素子に形成され
るので埋込キヤパシタ型（第３図）のPN接合に
よるキヤパシタの問題であるPN接合によるリー
ク電流の増加、及びソフトエラーに弱い欠点を解
消することができる。又第５図に示すごとく本発
明の製造方法を用いて半導体基板上に導電体層３
２、接続窓３４、ソース４０、伝送ゲート電極４
３に、それぞれ対応する導電体層３２′、接続窓
３４′、ソース４０′、伝送ゲート電極４３′を同
時に形成し、ドレイン４１を共通ビツト線とすれ
ば２つのトランジスタメモリセルが並列配置さ
れ、より高集積化が可能となる。
(g) 発明の効果
以上説明したように本発明の一実施例によれば
半導体基板上の絶縁膜中に電荷蓄積層と電極とを
設けてキヤパシタを構成し、該キヤパシタの直上
に該電極を介して該キヤパシタと接続された
MOSトランジスタを設ける積層構造によつて高
集積化可能で凹凸が小さく、かつソフトエラーに
強い半導体装置とその製造が可能となり、１トラ
ンジスタメモリの高集積化、品質向上に大きな効
果がある。尚本実施例は本発明の一例としてあげ
たものであり、本発明の範囲を制限するものでは
ない。
半導体基板上の絶縁膜中に電荷蓄積層と電極とを
設けてキヤパシタを構成し、該キヤパシタの直上
に該電極を介して該キヤパシタと接続された
MOSトランジスタを設ける積層構造によつて高
集積化可能で凹凸が小さく、かつソフトエラーに
強い半導体装置とその製造が可能となり、１トラ
ンジスタメモリの高集積化、品質向上に大きな効
果がある。尚本実施例は本発明の一例としてあげ
たものであり、本発明の範囲を制限するものでは
ない。
第１図、第２図、及び第３図はそれぞれ従来の
1MOSキヤパシタ型、スタツクド（Stacked）キ
ヤパシタ型、及び埋込キヤパシタ型の１トランジ
スタメモリの要部概略構成図、第４図は本発明の
一実施例を製造工程に従つて示す要部断面図、第
５図は他の実施例を示す要部断面図である。 図において、３０は半導体基板、３１は第１の
絶縁膜、３２は導電体層、３３は第２の絶縁膜、
３４は接続窓、３７は半導体単結晶層、４０はソ
ース、４１はドレイン、４２はゲート酸化膜、４
３は伝送ゲート電極を示す。
1MOSキヤパシタ型、スタツクド（Stacked）キ
ヤパシタ型、及び埋込キヤパシタ型の１トランジ
スタメモリの要部概略構成図、第４図は本発明の
一実施例を製造工程に従つて示す要部断面図、第
５図は他の実施例を示す要部断面図である。 図において、３０は半導体基板、３１は第１の
絶縁膜、３２は導電体層、３３は第２の絶縁膜、
３４は接続窓、３７は半導体単結晶層、４０はソ
ース、４１はドレイン、４２はゲート酸化膜、４
３は伝送ゲート電極を示す。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に形成された絶縁膜と、 該絶縁膜中に導電体層が埋め込まれてなり、該
基板と該導電体層とその間に介在する該絶縁膜に
て構成されたキヤパシタ素子と、 該導電体層上に位置する該絶縁膜の平坦化され
た領域上に積層された半導体層と、 該半導体層内に形成され、チヤネル領域及び該
半導体層の下端に達するソース、ドレイン領域と
を有するMIS型トランジスタ素子と、 該導電体層上に位置する該絶縁膜を選択的に貫
通して該導電体層と該MIS型トランジスタ素子の
該ソースとを接続する接続用電極とを備えたこと
を特徴とする半導体装置。 ２ 半導体基板上に第１の絶縁膜を形成し、該第
１の絶縁膜上に導電体層を被着してパターニング
し、該基板と該導電体層と該第１の絶縁膜にて構
成されたキヤパシタ素子を形成する工程と、 該導電体層を被覆し、平坦な表面を有する第２
の絶縁膜を形成する工程と、 該導電体層上の該第２の絶縁膜を選択的に開口
し、該開口部内に導電体を埋め込むことにより、
該導電体層に接続する接続用電極を形成する工程
と、 該第２の絶縁膜の該平坦な表面及び該接続用電
極上に半導体層を積層する工程と、 該半導体層内に、チヤネル領域及び該半導体層
の下端に達するソース、ドレイン領域とを有する
MIS型トランジスタ素子を、該ソースが該接続用
電極に接続するように形成する工程とを含むこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58005084A JPS59129461A (ja) | 1983-01-13 | 1983-01-13 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58005084A JPS59129461A (ja) | 1983-01-13 | 1983-01-13 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59129461A JPS59129461A (ja) | 1984-07-25 |
| JPH0480540B2 true JPH0480540B2 (ja) | 1992-12-18 |
Family
ID=11601518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58005084A Granted JPS59129461A (ja) | 1983-01-13 | 1983-01-13 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59129461A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE41267T1 (de) * | 1984-04-25 | 1989-03-15 | Siemens Ag | Ein-transistor-speicherzelle fuer hochintegrierte dynamische halbleiterspeicher und verfahren zu ihrer herstellung. |
| JPS60250665A (ja) * | 1984-05-25 | 1985-12-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5306648A (en) * | 1986-01-24 | 1994-04-26 | Canon Kabushiki Kaisha | Method of making photoelectric conversion device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5519820A (en) * | 1978-07-27 | 1980-02-12 | Nec Corp | Semiconductor device |
| JPS5687359A (en) * | 1979-12-19 | 1981-07-15 | Fujitsu Ltd | Manufacture of one transistor type memory cell |
| JPS58212160A (ja) * | 1982-06-02 | 1983-12-09 | Toshiba Corp | 半導体記憶装置 |
| JPS59110154A (ja) * | 1982-12-16 | 1984-06-26 | Nec Corp | 半導体メモリセル |
-
1983
- 1983-01-13 JP JP58005084A patent/JPS59129461A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5519820A (en) * | 1978-07-27 | 1980-02-12 | Nec Corp | Semiconductor device |
| JPS5687359A (en) * | 1979-12-19 | 1981-07-15 | Fujitsu Ltd | Manufacture of one transistor type memory cell |
| JPS58212160A (ja) * | 1982-06-02 | 1983-12-09 | Toshiba Corp | 半導体記憶装置 |
| JPS59110154A (ja) * | 1982-12-16 | 1984-06-26 | Nec Corp | 半導体メモリセル |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59129461A (ja) | 1984-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5321306A (en) | Method for manufacturing a semiconductor device | |
| KR910009786B1 (ko) | 반도체 메모리장치 및 제법 | |
| US4922313A (en) | Process for manufacturing semiconductor memory device and product formed thereby | |
| US4988637A (en) | Method for fabricating a mesa transistor-trench capacitor memory cell structure | |
| US7214572B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| US5181089A (en) | Semiconductor memory device and a method for producing the same | |
| JPH0616549B2 (ja) | 半導体集積回路装置 | |
| US4864464A (en) | Low-profile, folded-plate dram-cell capacitor fabricated with two mask steps | |
| US5034787A (en) | Structure and fabrication method for a double trench memory cell device | |
| JPH04342164A (ja) | 半導体集積回路装置の形成方法 | |
| EP0821412B1 (en) | Hemispherical-grained silicon top-gate electrode for improved soft-error immunity in SRAMs | |
| JPS62286270A (ja) | 半導体メモリ装置 | |
| US5606189A (en) | Dynamic RAM trench capacitor device with contact strap | |
| JP2818964B2 (ja) | 積層構造の電荷蓄積部を有する半導体記憶装置の製造方法 | |
| JP2604705B2 (ja) | Ｍｏｓキヤパシタの製造方法 | |
| JPS6155258B2 (ja) | ||
| JPH0673368B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPH0642535B2 (ja) | メモリセルを作成する方法 | |
| US4897702A (en) | Semiconductor memory device and manufacturing method for the same | |
| JPH0480540B2 (ja) | ||
| JPH05243517A (ja) | 半導体装置 | |
| JP3251777B2 (ja) | 半導体記憶装置 | |
| JPH0795585B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP2969876B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62213273A (ja) | ダイナミツクランダムアクセスメモリ |