JPH047437B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、車両用扉開閉システムに係り、特に
ワゴン車、バス等の車両の乗降口にこの乗降口に
沿つて横方向へ開閉可能に設けた扉を回転電動機
により開閉制御するに適した車両用開閉システム
のための電気制御装置に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a vehicle door opening/closing system, and particularly to a vehicle door opening/closing system that can be opened and closed laterally along the entrance/exit of a vehicle such as a wagon or a bus. The present invention relates to an electric control device for a vehicle opening/closing system suitable for controlling opening/closing of a door provided by a rotary electric motor.

〔従来技術〕[Prior art]

従来、この種の車両用扉開閉システムのための
電気制御装置においては、例えば、特開昭58−
69980号公報に開示されているように、回転電動
機に抵抗を直列接続して、回転電動機の回転速度
が許容下限値以下になつたとき前記抵抗を短絡
し、回転電動機への印加電圧をかかる抵抗短絡に
相当する分だけ増大させることにより同回転電動
機の回転速度の不必要な低下を招くことなく扉の
閉成或いは開成に要する時間をほぼ一定の範囲に
維持せんとしたものがある。 Conventionally, in the electric control device for this type of vehicle door opening/closing system, for example,
As disclosed in Japanese Patent No. 69980, a resistor is connected in series to a rotary motor, and when the rotational speed of the rotary motor falls below an allowable lower limit, the resistor is short-circuited and the voltage applied to the rotary motor is applied to the resistor. There is an attempt to maintain the time required for closing or opening the door within a substantially constant range without causing an unnecessary reduction in the rotational speed of the rotary motor by increasing the amount of time corresponding to a short circuit.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、このような構成においては、回
転電動機に対する負荷が軽い場合には、扉の閉成
過程或いは開成過程において回転電動機の回転速
度が上昇し過ぎて扉の閉成速度或いは開成速度が
上昇し過ぎ、一方、回転電動機に対する負荷が重
い場合には、扉の閉開成過程において回転電動機
の回転速度が低下し過ぎて閉開成速度が低くなり
過ぎるという不具合がある。また、このような不
具合は、前記許容下限値が不変となつているた
め、より一層著しかつた。 However, in such a configuration, when the load on the rotary motor is light, the rotational speed of the rotary motor increases too much during the door closing or opening process, causing the door closing speed or opening speed to increase too much. On the other hand, when the load on the rotary motor is heavy, there is a problem that the rotational speed of the rotary motor decreases too much during the closing/opening process of the door, and the closing/opening speed becomes too low. In addition, such a problem is even more serious because the lower limit value remains unchanged.

本発明は、このようなことに対処すべく、車両
用扉開閉システムにおいてその回転電動機の始動
後所定時間経過したときの回転速度に基づき回転
電動機の許容回転速度幅の上限値及び下限値を決
定するようにした電気制御装置を提供しようとす
るものである。 In order to cope with this problem, the present invention determines the upper and lower limits of the allowable rotational speed range of a rotary electric motor in a vehicle door opening/closing system based on the rotational speed after a predetermined period of time has passed after the rotary electric motor is started. It is an object of the present invention to provide an electric control device that does the following.

〔問題点を解決するための手段〕[Means for solving problems]

かかる問題の解決にあたり、本発明の構成上の
特徴は、車両の乗降口にこの乗降口に沿つて横方
向へ開閉可能に配設した扉を一方向回転により開
き他方向回転により閉じる回転電動機を備えた扉
開閉システムに適用されて、前記扉を開くとき第
１操作信号を発生し同扉を閉じるとき第２操作信
号を発生する操作手段と、前記第１操作信号に応
答して第１駆動状態となり前記回転電動機を一方
向回転させるように抵抗を介する電源から前記回
転電動機への給電を許容し前記第２操作信号に応
答して第２駆動状態となり前記回転電動機を他方
向回転させるように前記抵抗を介する前記電源か
ら前記回転電動機への給電を許容する駆動手段
と、前記回転電動機の回転速度を検出し速度検出
信号として発生する速度検出手段と、前記速度検
出信号の値に応じ前記抵抗を選択的に短絡する短
絡手段とを備えた電気制御装置において、前記第
１（又は第２）の操作信号の発生後所定時間経過
したときタイマ信号を発生するタイマ信号発生手
段と、前記回転電動機の許容回転速度幅の上限値
及び下限値を前記タイマ信号に応答して前記速度
検出信号の値が大きい（又は小さい）とき共に大
きく（又は小さく）決定し上限値信号及び下限値
信号としてそれぞれ発生する決定手段と、前記速
度検出信号の値が前記上限値信号の値より大きく
なつたとき出力信号を発生し前記速度検出信号の
値が前記下限値信号の値より小さくなると前記出
力信号を消滅させる出力信号発生手段と、前記出
力信号の発生に応答して前記駆動手段の第１（又
は第２）の駆動状態を消滅させ、前記出力信号の
消滅に応答して前記駆動手段の第１（又は第２）
の駆動状態への復帰（又はこの復帰及び前記短絡
手段による前記抵抗の短絡）を許容するように制
御する制御手段とを設けたことにある。 In order to solve this problem, the structural feature of the present invention is that a rotary electric motor is installed to open and close a door by rotation in one direction and close it by rotation in the other direction. an operating means for generating a first operation signal when opening the door and generating a second operation signal when closing the door; and a first drive in response to the first operation signal. state, allowing power to be supplied from the power supply to the rotary electric motor via the resistor so as to rotate the rotary electric motor in one direction, and in response to the second operation signal, the rotary electric motor enters a second driving state and rotates the rotary electric motor in the other direction. a drive means that allows power to be supplied from the power supply to the rotary motor through the resistor; a speed detection means that detects the rotational speed of the rotary motor and generates a speed detection signal; and a drive means that detects the rotational speed of the rotary motor and generates a speed detection signal; a timer signal generating means that generates a timer signal when a predetermined period of time has elapsed after generation of the first (or second) operation signal; In response to the timer signal, when the value of the speed detection signal is large (or small), the upper limit and lower limit of the allowable rotational speed range of are both determined to be large (or small), and are generated as an upper limit signal and a lower limit signal, respectively. determining means for generating an output signal when the value of the speed detection signal becomes larger than the value of the upper limit signal, and extinguishing the output signal when the value of the speed detection signal becomes smaller than the value of the lower limit signal. output signal generating means; in response to the generation of the output signal, a first (or second) driving state of the driving means disappears; in response to the disappearance of the output signal, the first (or second) driving state of the driving means; 2nd)
A control means is provided for controlling so as to permit the return to the driving state (or this return and short-circuiting of the resistor by the short-circuiting means).

〔作用効果〕[Effect]

しかして、このように本発明を構成したことに
より、車両がその扉の開閉方向に傾斜して停止し
ているとき前記扉を開閉するにあたつては、同扉
の自重がその開成過程及び閉成過程の一方におい
て前記回転電動機の負荷を減少させ前記開成過程
及び閉成過程の他方において前記回転電動機の負
荷を増大させるように作用しても、前記第１（又
は第２）の操作信号の発生後前記タイマ信号発生
手段からのタイマ信号の発生に応答して前記決定
手段から生じる上限値信号及び下限値信号の各値
が、前記速度検出信号の値、即ち前記タイマ信号
の発生時における前記回転電動機の負荷に基づく
回転速度が高い（又は低い）程共に大きく（又は
小さく）定められ、前記出力信号発生手段からの
出力信号の発生時期及び消滅時期が、前記回転電
動機の負荷に応じた回転速度の上昇及び低下に基
づく前記速度検出信号の値の前記上限値信号の値
及び下限値信号の値への各到達時期により決定さ
れ、前記制御手段が、前記出力信号の発生により
前記駆動手段の第１（又は第２）の駆動状態を消
滅させて前記回転電動機の回転速度を減少させ、
前記出力信号の消滅により前記回転電動機を第１
（又は第２）の駆動状態に復帰させるか、又はこ
の復帰と共に前記短絡手段による前記抵抗短絡を
行わしめて前記回転電動機の回転速度を上昇させ
るようにしたので、この回転電動機の回転速度が
その負荷が大きい（又は小さい）とき低く（は高
く）決まる許容回転速度幅内に常に維持されるこ
ととなり、その結果、前記扉の開成速度（即ち、
開成時間）及び閉成速度（即ち、閉成時間）を、
前記回転電動機の負荷変動にかかわりなく、常に
精度よく一定に維持し得る。 By configuring the present invention in this manner, when opening and closing the door when the vehicle is stopped and tilted in the opening/closing direction of the door, the own weight of the door is applied to the opening process and the opening/closing process. Even if the load on the rotary electric motor decreases during one of the closing processes and increases the load on the rotary electric motor during the other of the opening and closing processes, the first (or second) operation signal After generation of the timer signal, the values of the upper limit signal and the lower limit signal generated by the determining means in response to the generation of the timer signal from the timer signal generating means are determined to be the value of the speed detection signal, that is, at the time of generation of the timer signal. The higher (or lower) the rotation speed based on the load of the rotary electric motor, the higher (or lower) the rotation speed is determined, and the generation timing and disappearance timing of the output signal from the output signal generation means are determined according to the load of the rotary electric motor. It is determined by the time when the value of the speed detection signal reaches the value of the upper limit signal and the value of the lower limit signal based on the increase and decrease of the rotational speed, and the control means controls the driving means by generating the output signal. reducing the rotational speed of the rotary electric motor by eliminating a first (or second) driving state of the rotary electric motor;
Due to disappearance of the output signal, the rotary electric motor is switched to the first
The rotational speed of the rotary motor is increased by returning to the (or second) driving state, or by short-circuiting the resistance by the short-circuiting means at the same time as the return, so that the rotational speed of the rotary motor is increased by the load. When is large (or small), it is always maintained within the permissible rotation speed range that is determined to be low (or high), and as a result, the opening speed of the door (i.e.,
opening time) and closing speed (i.e. closing time),
Regardless of the load fluctuation of the rotary electric motor, it can always be maintained constant with high accuracy.

〔実施例〕〔Example〕

以下、本発明の一実施例を図面により説明する
と、第１図及び第２図は、バス用扉１０の開閉機
構２０に本発明に係る電気制御装置が適用された
例を示しており、扉１０は、当該バスの側壁に設
けた乗降口にこの乗降口に沿つて前後方向へ開閉
可能に配設されている。開閉機構２０は、当該バ
ス内にてその床面の一部に垂設した段付駆動軸２
１を備えており、この駆動軸２１は、当該バスの
内壁の一部から水平状に延出する支持アーム２２
と前記床面の一部との間にて水平方向に回転可能
に軸支されている。駆動軸２１の大径部から水平
状に延出する上下一対の連結アーム２１ａ，２１
ａは各先端にて扉１０の内壁部分にこの内壁部分
に対し水平方向に相対的に回動可能に連結されて
おり、これによつて、駆動軸２１が第２図にて反
時計方向に回転したとき扉１０が、駆動軸２１の
回転に伴う連結アーム２１ａ，２１ａの作用によ
り当該バスの後方（第２図にて図示左方）へ向け
て開き、かかる状態にて駆動軸２１が時計方向へ
回転すると扉１０が連結アーム２１ａ，２１ａの
作用により当該バスの前方（第２図にて図示右
方）へ向けて閉じる。また、開閉機構２０は、駆
動軸２１の大径部下端に軸支した大径の平歯車２
３と、この平歯車２３に噛合する小径の平歯車２
４を備えており、平歯車２４は、当該バスの床面
上に装着した直流モータＭの出力軸に一体的に軸
支されている。なお、扉１０は、その全開時（又
は全閉時）に、前記乗降口の周縁部分に設けた全
開ロツク機構（又は全閉ロツク機構）との係脱可
能な係合により全開状態（又は全閉状態）に維持
される。また、直流モータＭの正転（又は逆転）
は扉１０の開成（又は閉成）に対応する。 Hereinafter, one embodiment of the present invention will be described with reference to the drawings. FIGS. 1 and 2 show an example in which the electric control device according to the present invention is applied to the opening/closing mechanism 20 of the bus door 10, and the door 10 is disposed at an entrance provided on the side wall of the bus so that it can be opened and closed in the front and rear directions along the entrance. The opening/closing mechanism 20 includes a stepped drive shaft 2 vertically installed on a part of the floor surface of the bus.
1, and this drive shaft 21 has a support arm 22 extending horizontally from a part of the inner wall of the bus.
and a part of the floor surface so as to be rotatable in the horizontal direction. A pair of upper and lower connecting arms 21a, 21 extend horizontally from the large diameter portion of the drive shaft 21.
a is connected at each end to the inner wall portion of the door 10 so as to be rotatable horizontally relative to the inner wall portion, thereby causing the drive shaft 21 to rotate counterclockwise in FIG. When the door 10 rotates, the door 10 opens toward the rear of the bus (toward the left in FIG. 2) due to the action of the connecting arms 21a, 21a as the drive shaft 21 rotates, and in this state, the drive shaft 21 rotates clockwise. When the door 10 rotates in this direction, the door 10 closes toward the front of the bus (toward the right in FIG. 2) by the action of the connecting arms 21a, 21a. The opening/closing mechanism 20 also includes a large-diameter spur gear 2 that is pivotally supported at the lower end of the large-diameter drive shaft 21.
3, and a small diameter spur gear 2 that meshes with this spur gear 23.
4, and the spur gear 24 is integrally supported by the output shaft of a DC motor M mounted on the floor of the bus. Note that when the door 10 is fully opened (or fully closed), it is removably engaged with a fully open lock mechanism (or fully closed lock mechanism) provided at the periphery of the entrance/exit. closed state). In addition, the forward rotation (or reverse rotation) of the DC motor M
corresponds to opening (or closing) of the door 10.

電気制御装置は、第１図に示すごとく、操作ス
イツチ３０と、全開検出スイツチ４０ａと、全閉
検出スイツチ４０ｂと、補助検出スイツチ４０ｃ
と、操作スイツチ３０に接続したリレー５０，６
０，７０を有しており、操作スイツチ３０は、当
該バスの運転席近傍に配置されて、当該バスのイ
グニツシヨンスイツチIGを介し直流電源Ｂの正
側端子に接続した双投接点３１と、一対の固定接
点３２，３３を備えている。しかして、操作スイ
ツチ３０は、双投接点３１の固定接点３２との接
続に応答して、扉１０を開くに必要な第１操作信
号をハイレベルにて発生し、双投接点３１の固定
接点３３との接続に応答して、扉１０を閉じるに
必要な第２操作信号をハイレベルにて発生し、か
つ双投接点３１の両固定接点３２，３３からの遮
断状態、即ち中立状態のとき第１及び第２の操作
信号の発生を停止する。 As shown in FIG. 1, the electric control device includes an operation switch 30, a fully open detection switch 40a, a fully closed detection switch 40b, and an auxiliary detection switch 40c.
and relays 50 and 6 connected to the operation switch 30.
0,70, and the operation switch 30 is arranged near the driver's seat of the bus and has a double-throw contact 31 connected to the positive terminal of the DC power supply B via the ignition switch IG of the bus. , and a pair of fixed contacts 32 and 33. Therefore, in response to the connection of the double-throw contact 31 with the fixed contact 32, the operation switch 30 generates a first operation signal at a high level necessary to open the door 10, and the fixed contact of the double-throw contact 31 33, the second operation signal necessary to close the door 10 is generated at a high level, and the double-throw contact 31 is cut off from both fixed contacts 32 and 33, that is, when the double-throw contact 31 is in a neutral state. Generation of the first and second operation signals is stopped.

全開検出スイツチ４０ａは常閉型のもので、扉
１０の全開時にのみ開成されてハイレベルにて全
開検出信号を発生する。全閉検出スイツチ４０ｂ
は常閉型のもので、扉１０の全閉時にのみ開成さ
れてハイレベルにて全閉検出信号を発生する。補
助検出スイツチ４０ｃは常開型のもので、扉１０
がその全閉直前位置まで閉成したとき閉成されて
ローレベルにて全閉直前位置検出信号を発生す
る。リレー５０は、電磁コイル５１と、双投スイ
ツチ５２とを有しており、双投スイツチ５２は、
電磁コイル５１の励磁（又は消磁）により双投接
点５２ａを固定接点５２ｂ（又は５２ｃ）に投入
する。かかる場合、双投接点５２ａは直流モータ
Ｍの第１入力端子に接続されており、固定接点５
２ｂは直流電源Ｂの正側端子に接続され、一方固
定接点５２ｃは接地されている。 The full-open detection switch 40a is of a normally closed type, and is opened only when the door 10 is fully open to generate a full-open detection signal at a high level. Fully closed detection switch 40b
is a normally closed type, which is opened only when the door 10 is fully closed, and generates a fully closed detection signal at a high level. The auxiliary detection switch 40c is a normally open type, and the door 10
When it closes to its position immediately before fully closed, it is closed and generates a position detecting signal immediately before fully closed at a low level. The relay 50 has an electromagnetic coil 51 and a double-throw switch 52.
By energizing (or demagnetizing) the electromagnetic coil 51, the double-throw contact 52a is thrown into the fixed contact 52b (or 52c). In such a case, the double-throw contact 52a is connected to the first input terminal of the DC motor M, and the fixed contact 52a is connected to the first input terminal of the DC motor M.
2b is connected to the positive terminal of DC power supply B, while fixed contact 52c is grounded.

リレー６０は、電磁コイル６１と、双投スイツ
チ６２を有しており、双投スイツチ６２は、電磁
コイル６１の励磁（又は消磁）により双投接点６
２ａを固定接点６２ｂ（又は６２ｃ）に投入する。
かかる場合、双投接点６２ａは負荷抵抗８０を介
し直流モータＭの第２入力端子に接続されてお
り、固定接点６２ｂは直流電源Ｂの正側端子に接
続され、一方固定接点６２ｃは接地されている。
リレー７０は、電磁コイル７１と、この電磁コイ
ル７１の励磁（又は消磁）により閉成（又は開
成）される常開型スイツチ７２とを有しており、
スイツチ７２は負荷抵抗８０に並列接続されてい
る。 The relay 60 has an electromagnetic coil 61 and a double-throw switch 62, and the double-throw switch 62 opens the double-throw contact 6 by excitation (or demagnetization) of the electromagnetic coil 61.
2a into the fixed contact 62b (or 62c).
In this case, the double-throw contact 62a is connected to the second input terminal of the DC motor M via the load resistor 80, the fixed contact 62b is connected to the positive terminal of the DC power supply B, and the fixed contact 62c is grounded. There is.
The relay 70 includes an electromagnetic coil 71 and a normally open switch 72 that is closed (or opened) by excitation (or demagnetization) of the electromagnetic coil 71.
Switch 72 is connected in parallel to load resistor 80.

また、電気制御装置は、第１図に示すごとく、
一対のインバータ９０ａ，９０ｂと、一対のネガ
テイブANDゲート１００ａ，１００ｂ（負論理の
NANDゲート１００ａ，１００ｂ）を有してお
り、ネガテイブANDゲート１００ａはその第１
反転入力端子にてインバータ９０ａを通し操作ス
イツチ３０の固定接点３２に接続され、その第２
反転入力端子にて全開検出スイツチ４０ａを介し
接地されている。しかして、ネガテイブANDゲ
ート１００ａは、操作スイツチ３０からの第１操
作信号の発生に応答するインバータ９０ａの反転
作用のもとに全開検出スイツチ４０ａからの全開
検出信号の消滅（又は発生）に応答してローレベ
ル信号（又はハイレベル信号）を発生する。ま
た、操作スイツチ３０からの第１操作信号が消滅
すると、ネガテイブANDゲート１００ａがハイ
レベル信号を生ずる。 In addition, as shown in Fig. 1, the electric control device is
A pair of inverters 90a, 90b and a pair of negative AND gates 100a, 100b (negative logic
NAND gates 100a, 100b), and the negative AND gate 100a is the first
The inverting input terminal is connected to the fixed contact 32 of the operation switch 30 through the inverter 90a, and the second
The inverting input terminal is grounded via a fully open detection switch 40a. Therefore, the negative AND gate 100a responds to the disappearance (or generation) of the full-open detection signal from the full-open detection switch 40a under the inverting action of the inverter 90a in response to the generation of the first operation signal from the operation switch 30. to generate a low level signal (or high level signal). Further, when the first operation signal from the operation switch 30 disappears, the negative AND gate 100a generates a high level signal.

ネガテイブANDゲート１００ｂは、その第１
反転入力端子にてインバータ９０ｂを介し操作ス
イツチ３０の固定接点３３に接続されており、こ
のネガテイブANDゲート１００ｂの第２反転入
力端子は全閉検出スイツチ４０ｂを介し接地され
ている。しかして、ネガテイブANDゲート１０
０ｂは、操作スイツチ３０からの第２操作信号の
発生に応答するインバータ９０ｂの反転作用のも
とに全閉検出スイツチ４０ｂからの全閉検出信号
の消滅（又は発生）に応答してローレベル信号
（又はハイレベル信号）を発生する。また、操作
スイツチ３０からの第２操作信号が消滅すると、
ネガテイブANDゲート１００ｂがハイレベル信
号を生じる。 The negative AND gate 100b is the first
The inverting input terminal is connected to the fixed contact 33 of the operating switch 30 via the inverter 90b, and the second inverting input terminal of the negative AND gate 100b is grounded via the fully closed detection switch 40b. However, negative AND gate 10
0b is a low level signal in response to the disappearance (or generation) of the fully closed detection signal from the fully closed detection switch 40b under the inverting action of the inverter 90b in response to the generation of the second operation signal from the operation switch 30. (or a high level signal). Moreover, when the second operation signal from the operation switch 30 disappears,
Negative AND gate 100b produces a high level signal.

また、電気制御装置は、ネガテイブNANDゲ
ート１１０（負論理のANDゲート１１０）と、
一対のインバータ１２０ａ，１２０ｂと、一対の
ネガテイブNANDゲート１３０ａ，１３０ｂと、
一対の単安定マルチバイブレータ１４０ａ，１４
０ｂを有しており、ネガテイブNANDゲート１
１０は、その第１反転入力端子にてネガテイブ
ANDゲート１００ｂの出力端子に接続され、そ
の第２反転入力端子にて補助検出スイツチ４０ｃ
を介し接地されている。しかして、ネガテイブ
NANDゲート１１０は、ネガテイブANDゲート
１００ｂからのローレベル信号の発生中にて補助
検出スイツチ４０ｃからの全閉直前位置検出信号
の消滅（又は発生）に応答してハイレベル信号
（又はローレベル信号）を生じる。また、ネガテ
イブNANDゲート１１０はネガテイブANDゲー
ト１００ｂからのハイレベル信号に応答してハイ
レベル信号を生じる。 Further, the electric control device includes a negative NAND gate 110 (negative logic AND gate 110),
A pair of inverters 120a, 120b, a pair of negative NAND gates 130a, 130b,
A pair of monostable multivibrators 140a, 14
0b, negative NAND gate 1
10 is negative at its first inverting input terminal.
It is connected to the output terminal of the AND gate 100b, and the auxiliary detection switch 40c is connected to the second inverting input terminal of the AND gate 100b.
is grounded through. However, negative
The NAND gate 110 generates a high level signal (or low level signal) in response to the disappearance (or generation) of the immediately before fully closed position detection signal from the auxiliary detection switch 40c while the negative AND gate 100b is generating the low level signal. occurs. Further, negative NAND gate 110 generates a high level signal in response to a high level signal from negative AND gate 100b.

ネガテイブNANDゲート１３０ａはその第１
反転入力端子にてネガテイブANDゲート１００
ａの出力端子に接続されており、このネガテイブ
NANDゲート１３０ａの第２反転入力端子はイ
ンバータ１２０ａ及び全閉検出スイツチ４０ｂを
通し接地されている。しかして、ネガテイブ
NANDゲート１３０ａはネガテイブANDゲート
１００ａからのローレベル信号の発生のもとに全
閉検出スイツチ４０ｂからの全閉検出信号の発生
（又は消滅）に応答するインバータ１２０ａの反
転作用を受けてハイレベル信号（又はローレベル
信号）を発生する。また、NANDゲート１３０
ａはネガテイブANDゲート１００ａからのハイ
レベル信号に応答してローレベル信号を生じる。 The negative NAND gate 130a is the first
Negative AND gate 100 with inverted input terminal
is connected to the output terminal of a, and this negative
A second inverting input terminal of the NAND gate 130a is grounded through the inverter 120a and the fully closed detection switch 40b. However, negative
The NAND gate 130a generates a high level signal under the inverting action of the inverter 120a in response to the generation (or extinction) of the fully closed detection signal from the fully closed detection switch 40b under the generation of the low level signal from the negative AND gate 100a. (or low level signal). Also, NAND gate 130
a generates a low level signal in response to a high level signal from negative AND gate 100a.

ネガテイブNANDゲート１３０ｂはその第１
反転入力端子にてネガテイブANDゲート１００
ｂの出力端子に接続されており、このネガテイブ
NANDゲート１３０ｂの第２反転入力端子はイ
ンバータ１２０ｂ及び全開検出スイツチ４０ａを
通し接地されている。しかして、ネガテイブ
NANDゲート１３０ｂはネガテイブANDゲート
１００ｂからのローレベル信号の発生のもとに全
閉検出スイツチ４０ａからの全開検出信号の発生
（又は消滅）に応答するインバータ１２０ｂの反
転作用を受けてハイレベル信号（又はローレベル
信号）を発生する。また、NANDゲード１３０
ｂはネガテイブANDゲート１００ｂからのハイ
レベル信号に応答してローレベル信号を生じる。
単安定マルチバイブレータ１４０ａはネガテイブ
NANDゲート１３０ａからのハイレベル信号に
応答してハイレベルにてタイマ信号を発生し、一
方単安定マルチバイブレータ１４０ｂはネガテイ
ブNANDゲート１３０ｂからのハイレベル信号
に応答してハイレベルにてタイマ信号を発生す
る。かかる場合、両単安定マルチバイブレータ１
４０ａ，１４０ｂからの各タイマ信号の発生時間
は、扉１０の初期開成動作及び初期閉成動作に必
要な各時間にそれぞれ相当する。 The negative NAND gate 130b is the first
Negative AND gate 100 with inverted input terminal
is connected to the output terminal of b, and this negative
A second inverting input terminal of the NAND gate 130b is grounded through the inverter 120b and the fully open detection switch 40a. However, negative
The NAND gate 130b receives a high level signal (a high level signal) under the inverting action of the inverter 120b in response to the generation (or disappearance) of a fully open detection signal from the fully closed detection switch 40a under the generation of a low level signal from the negative AND gate 100b. or low level signal). Also, NAND gate 130
b generates a low level signal in response to a high level signal from negative AND gate 100b.
Monostable multivibrator 140a is negative
A timer signal is generated at a high level in response to a high level signal from the NAND gate 130a, while a monostable multivibrator 140b generates a timer signal at a high level in response to a high level signal from a negative NAND gate 130b. do. In such a case, bistable multivibrator 1
The generation time of each timer signal from 40a and 140b corresponds to each time required for the initial opening operation and initial closing operation of the door 10, respectively.

タイマ回路１６０はORゲート１５０を通し操
作スイツチ３０から第１（又は第２）の操作信号
を受けて同操作信号の発生後の経過時間を計時し
この計時値が所定経過時間Toに達したときハイ
レベルにてタイマ信号を発生する。かかる場合、
前記所定経過時間値Toは、前記第１（又は第２）
の操作信号の発生時に始動する直流モータＭの初
期回転速度上昇時間に相当する。速度センサ１７
０は直流モータＭの回転速度Ｎを検出しこれに比
例した周波数を有する一連のパルス信号を発生す
る。周波数−電圧変換器１８０（以下、Ｆ−Ｖ変
換器１８０という）は速度センサ１７０からの各
パルス信号の周波数をこれに比例するレベルの速
度電圧に変換する。かかる場合、Ｆ−Ｖ変換器１
８０からの速度電圧のレベルは直流モータＭの回
転速度Ｎに対応する。 The timer circuit 160 receives the first (or second) operation signal from the operation switch 30 through the OR gate 150, measures the elapsed time after the generation of the operation signal, and when this time value reaches a predetermined elapsed time To. Generates a timer signal at high level. In such case,
The predetermined elapsed time value To is the first (or second)
This corresponds to the initial rotation speed rise time of the DC motor M that starts when the operation signal is generated. Speed sensor 17
0 detects the rotational speed N of the DC motor M and generates a series of pulse signals having a frequency proportional to this. A frequency-voltage converter 180 (hereinafter referred to as F-V converter 180) converts the frequency of each pulse signal from the speed sensor 170 into a speed voltage at a level proportional to the frequency. In such a case, the F-V converter 1
The level of the speed voltage from 80 corresponds to the rotational speed N of the DC motor M.

サンプルホールド回路１９０は、第３図に示す
ごとく、常開型アナログスイツチ１９１を有して
おり、このアナログスイツチ１９１は、第１図及
び第３図に示すごとく、その入力端子１９１ａに
てＦ−Ｖ変換器１８０の出力端子に接続され、そ
の制御端子１９１ｂにてタイマ回路１６０の出力
端子に接続されている。しかして、アナログスイ
ツチ１９１は、タイマ回路１６０からのタイマ信
号に応答して閉成しＦ−Ｖ変換器１８０からの速
度電圧を出力端子１９１ｃから発生する。電界効
果型トランジスタ１９３はそのゲート端子にてコ
ンデンサ１９２を介しアナログスイツチ１９１の
出力端子１９１ｃに接続されており、このトラン
ジスタ１９３のドレン端子は抵抗１９４を介し接
地され、一方、トランジスタ１９３のソース端子
は直流電源から給電電圧＋Vccを受けるべく同直
流電源に接続されている。しかして、トランジス
タ１９３はアナログスイツチ１９１からの速度電
圧をコンデンサ１９２との協働によりホールドし
そのドレン端子からホールド電圧を発生する。 The sample and hold circuit 190 has a normally open analog switch 191, as shown in FIG. 3, and this analog switch 191 has an F- It is connected to the output terminal of the V converter 180, and its control terminal 191b is connected to the output terminal of the timer circuit 160. Thus, analog switch 191 closes in response to the timer signal from timer circuit 160 and generates the speed voltage from F-V converter 180 from output terminal 191c. The field effect transistor 193 has its gate terminal connected to the output terminal 191c of the analog switch 191 via a capacitor 192, the drain terminal of this transistor 193 is grounded via a resistor 194, and the source terminal of the transistor 193 is grounded via a resistor 194. It is connected to the DC power supply in order to receive the supply voltage +Vcc from the DC power supply. Thus, transistor 193 holds the speed voltage from analog switch 191 in cooperation with capacitor 192, and generates a hold voltage from its drain terminal.

負荷領域決定回路２００は、第１図及び第４図
に示すごとく、分圧器２０１と、この分圧器２０
１及びサンプルホールド回路１９０に接続したコ
ンパレータ２０２，２０３と、両コンパレータ２
０３，２０４に接続したANDゲート２０５，２
０６とによつて構成されている。分圧器２０１
は、互いに直列接続した抵抗２０１ａ，２０１ｂ
及び２０１ｃからなるもので、この分圧器２０１
は直流電源からの給電電圧＋Vccを三つの抵抗２
０１ａ，２０１ｂ及び２０１ｃにより分圧し、両
抵抗２０１ａ，２０１ｂの共通端子及び両抵抗２
０１ｂ，２０１ｃの共通端子から第１及び第２の
分圧電圧をそれぞれ発生する。かかる場合、分圧
器２０１からの第１と第２の分圧電圧が直流モー
タＭの重負荷領域回転速度上限値及び中負荷領域
回転速度上限値にそれぞれ対応するように各抵抗
２０１ａ，２０１ｂ，２０１ｃの抵抗値が定めて
ある。 As shown in FIGS. 1 and 4, the load region determining circuit 200 includes a voltage divider 201 and this voltage divider 20.
1 and the comparators 202 and 203 connected to the sample and hold circuit 190, and both comparators 2
AND gate 205,2 connected to 03,204
06. Voltage divider 201
are resistors 201a and 201b connected in series with each other.
and 201c, this voltage divider 201
is the power supply voltage +Vcc from the DC power supply through three resistors 2
The voltage is divided by 01a, 201b and 201c, and the common terminal of both resistors 201a and 201b and both resistors 2
First and second divided voltages are generated from the common terminals of 01b and 201c, respectively. In such a case, each resistor 201a, 201b, 201c is connected so that the first and second divided voltages from the voltage divider 201 correspond to the upper limit rotational speed in the heavy load region and the upper limit rotational speed in the medium load region, respectively. The resistance value is determined.

コンパレータ２０２は、サンプルホールド回路
１９０からのホールド電圧を分圧器２０１からの
第１分圧電圧と比較して、前記ホールド電圧が前
記第１分圧電圧より低い（又は高い）ときハイレ
ベル信号（又はローレベル信号）を発生する。こ
のことは、コンパレータ２０２が、ハイレベル信
号を、直流モータＭの重負荷領域（Ｎ＜前記重負
荷領域回転速度上限値）を表わす第１決定信号と
して発生することを意味する。コンパレータ２０
３は、サンプルホールド回路１９０からのホール
ド電圧を分圧器２０１からの第１分圧電圧と比較
して、前記ホールド電圧が前記第１分圧電圧より
高い（又は低い）ときハイレベル信号（又はロー
レベル信号）を発生する。コンパレータ２０４
は、サンプルホールド回路１９０からのホールド
電圧を分圧器２０１からの第２分圧電圧と比較し
て、前記ホールド電圧が前記第２分圧電圧より高
い（又は低い）ときハイレベル信号（又はローレ
ベル信号）を発生する。 The comparator 202 compares the hold voltage from the sample and hold circuit 190 with the first divided voltage from the voltage divider 201, and when the hold voltage is lower (or higher) than the first divided voltage, a high level signal (or low level signal). This means that the comparator 202 generates a high level signal as a first determination signal representing the heavy load region of the DC motor M (N<the upper limit of the rotational speed in the heavy load region). Comparator 20
3 compares the hold voltage from the sample and hold circuit 190 with the first divided voltage from the voltage divider 201, and when the hold voltage is higher (or lower) than the first divided voltage, a high level signal (or low level signal). Comparator 204
compares the hold voltage from the sample-and-hold circuit 190 with the second divided voltage from the voltage divider 201, and when the hold voltage is higher (or lower) than the second divided voltage, a high level signal (or low level signal is generated). signal).

ANDゲート２０５は非反転入力端子にてコン
パレータ２０３の出力端子に接続されており、こ
のANDゲート２０５の反転入力端子はコンパレ
ータ２０４の出力端子に接続されている。しかし
て、ANDゲート２０５はコンパレータ２０３か
らのハイレベル信号及びコンパレータ２０４から
のローレベル信号に応答してハイレベル信号を発
生し、このハイレベル信号をコンパレータ２０４
からのハイレベル信号又はコンパレータ２０３か
らのローレベル信号に応答して消滅させる。この
ことは、ANDゲート２０５が、ハイレベル信号
を、直流モータＭの中負荷領域（前記重負荷領域
回転速度上限値＜Ｎ＜前記中負荷領域回転速度上
限値）を表わす第２決定信号として生じることを
意味する。ANDゲート２０６は両コンパレータ
２０３，２０４からの各ハイレベル信号に応答し
てハイレベル信号を発生し、このハイレベル信号
を、コンパレータ２０３又は２０４からのローレ
ベル信号に応答して消滅させる。このことは、
ANDゲート２０６は、ハイレベル信号を、直流
モータＭの軽負荷領域（前記中負荷領域回転速度
上限値＜Ｎ）を表わす第３決定信号として生じる
ことを意味する。 The AND gate 205 has a non-inverting input terminal connected to the output terminal of the comparator 203, and an inverting input terminal of the AND gate 205 is connected to the output terminal of the comparator 204. Thus, the AND gate 205 generates a high level signal in response to the high level signal from the comparator 203 and the low level signal from the comparator 204, and passes this high level signal to the comparator 204.
It is made to disappear in response to a high level signal from the comparator 203 or a low level signal from the comparator 203. This causes the AND gate 205 to generate a high level signal as a second determination signal representing the medium load region of the DC motor M (the heavy load region rotational speed upper limit value<N<the medium load region rotational speed upper limit value). It means that. AND gate 206 generates a high level signal in response to each high level signal from both comparators 203 and 204, and eliminates this high level signal in response to a low level signal from comparator 203 or 204. This means that
The AND gate 206 means that a high level signal is generated as a third determination signal representing the light load region of the DC motor M (the upper limit of rotational speed in the medium load region <N).

速度判別回路２１０は、第１図、第４図及び第
５図に示すごとく、負荷領域決定回路２００に接
続した分圧器２１０ａと、この分圧器２１０ａ及
びＦ−Ｖ変換器１８０に接続したコンパレータ２
１０ｂ，２１０ｃ，２１０ｄ及び２１０ｅとによ
つて構成されている。分圧器２１０ａはトランジ
スタ２１１，２１２，２１３を有しており、トラ
ンジスタ２１１はそのベースにて抵抗２１１ａを
介しコンパレータ２０２の出力端子に接続されて
いる（第４図、第５図参照）。また、トランジス
タ２１１は、そのエミツタにて接地され、このコ
レクタにて、互いに直列接続した各抵抗２１４，
２１７，２１８，２１９を介し直流電源（図示し
ない）の正側端子に接続されている。しかして、
トランジスタ２１１は、コンパレータ２０２から
の第１決定信号の発生（又は消滅）に応答して導
通（又は非導通）となる。 As shown in FIGS. 1, 4, and 5, the speed determination circuit 210 includes a voltage divider 210a connected to the load area determination circuit 200, and a comparator 2 connected to the voltage divider 210a and the F-V converter 180.
10b, 210c, 210d and 210e. The voltage divider 210a has transistors 211, 212, and 213, and the base of the transistor 211 is connected to the output terminal of the comparator 202 via a resistor 211a (see FIGS. 4 and 5). The transistor 211 is grounded at its emitter, and connected at its collector to the resistors 214 and 214 connected in series.
It is connected to the positive side terminal of a DC power supply (not shown) via 217, 218, and 219. However,
Transistor 211 becomes conductive (or non-conductive) in response to the generation (or disappearance) of the first decision signal from comparator 202 .

トランジスタ２１２は、そのベースにて抵抗２
１２ａを介しANDゲート２０５の出力端子に接
続されており、このトランジスタ２１２のエミツ
タは接地され、一方このトランジスタ２１２のコ
レクタは、互いに直列接続した各抵抗２１６，２
１７，２１８，２１９を通し前記直流電源の正側
端子に接続されている。しかして、トランジスタ
２１２はANDゲート２０５からの第２決定信号
の発生（又は消滅）に応答して導通（又は非導
通）になる。トランジスタ２１３は、そのベース
にて抵抗２１３ａを介しANDゲート２０６の出
力端子に接続されており、このトランジスタ２１
３のエミツタは接地され、一方このトランジスタ
２１３のコレクタは、互いに直列接続した各抵抗
２１６，２１７，２１８，２１９を介し直流電源
の正側端子に接続されている。しかして、トラン
ジスタ２１３は、ANDゲート２０６からの第３
決定信号の発生（又は消滅）に応答して導通（又
は非導通）になる。 Transistor 212 has a resistor 2 at its base.
12a to the output terminal of the AND gate 205, the emitter of this transistor 212 is grounded, and the collector of this transistor 212 is connected to each resistor 216, 2 connected in series with each other.
17, 218, and 219, and is connected to the positive side terminal of the DC power supply. Thus, transistor 212 becomes conductive (or non-conductive) in response to the generation (or disappearance) of the second decision signal from AND gate 205. The transistor 213 has its base connected to the output terminal of the AND gate 206 via a resistor 213a.
The emitter of transistor 213 is grounded, and the collector of transistor 213 is connected to the positive terminal of a DC power source through resistors 216, 217, 218, and 219 connected in series. Thus, transistor 213 receives the third signal from AND gate 206.
It becomes conductive (or non-conductive) in response to the occurrence (or disappearance) of the decision signal.

また、各直列抵抗２１４，２１７，２１８，２
１９は、トランジスタ２１１の導通下にて、前記
直流電源からの給電電圧＋Vccを分圧し、これら
各分圧電圧を第１、第２及び第３の重負荷基準電
圧として各出力端子Ｐ１，Ｐ２及びＰ３（第５図
参照）からそれぞれ発生する。各直列抵抗２１
５，２１７，２１８，２１９は、トランジスタ２
１２の導通下にて、前記直流電源からの給電電圧
＋Vccを分圧し、これら各分圧電圧を第１、第２
及び第３の中負荷基準電圧として各出力端子Ｐ
１，Ｐ２及びＰ３（第５図参照）からそれぞれ発
生する。また、各直列抵抗２１６，２１７，２１
８，２１９は、トランジスタ２１３の導通下に
て、前記直流電源からの給電電圧＋Vccを分圧
し、これら各分圧電圧を第１、第２及び第３の軽
負荷基準電圧として各出力端子Ｐ１，Ｐ２及びＰ
３（第５図参照）からそれぞれ発生する。 In addition, each series resistor 214, 217, 218, 2
19 divides the power supply voltage +Vcc from the DC power supply under conduction of the transistor 211, and applies these divided voltages as first, second, and third heavy load reference voltages to the respective output terminals P1, P2, and Each occurs from P3 (see FIG. 5). Each series resistor 21
5, 217, 218, 219 are transistors 2
12 conduction, the power supply voltage +Vcc from the DC power supply is divided, and each of these divided voltages is divided into the first and second
and each output terminal P as a third medium load reference voltage.
1, P2 and P3 (see FIG. 5), respectively. In addition, each series resistor 216, 217, 21
8, 219 divides the power supply voltage +Vcc from the DC power supply under conduction of the transistor 213, and uses these divided voltages as first, second, and third light load reference voltages to output terminals P1, P2 and P
3 (see FIG. 5).

かかる場合、分圧器２１０ａからの第１，第２
及び第３の重負荷基準電圧は、直流モータＭの重
負荷領域における回転速度下限値N1H，回転速
度中間値N2H及び回転速度上限値N3Hにそれぞ
れ対応する。また、分圧器２１０ａからの第１，
第２及び第３の中負荷基準電圧は、直流モータＭ
の中負荷領域における回転速度下原限値N1M，
回転速度中間値N2M及び回転速度上限値N3Mに
それぞれ対応する。さらに、分圧器２１０ａから
の第１，第２及び第３の軽負荷基準電圧は、直流
モータＭの軽負荷領域における回転速度下限値
N1L，回転速度中間値N2L及び回転速度上限値
N3Lにそれぞれ対応する。但し、抵抗２１４の
抵抗値＜抵抗２１５の抵抗値＜抵抗２１６の抵抗
値となつており、また、N1H＜N1M＜N1L，
N2H＜N2M＜N2L，N3H＜N3M＜N3Lとなつ
ている。 In such a case, the first and second voltages from the voltage divider 210a
And the third heavy load reference voltage corresponds to the rotation speed lower limit value N1H, the rotation speed intermediate value N2H, and the rotation speed upper limit value N3H in the heavy load region of the DC motor M, respectively. Also, the first,
The second and third medium load reference voltages are the DC motor M
The lower limit of rotational speed in the medium load region N1M,
They respectively correspond to the rotational speed intermediate value N2M and the rotational speed upper limit value N3M. Furthermore, the first, second and third light load reference voltages from the voltage divider 210a are the lower limit of rotational speed in the light load region of the DC motor M.
N1L, rotation speed intermediate value N2L and rotation speed upper limit value
Each corresponds to N3L. However, the resistance value of the resistor 214<the resistance value of the resistor 215<the resistance value of the resistor 216, and N1H<N1M<N1L,
N2H<N2M<N2L, N3H<N3M<N3L.

コンパレータ２１０ｂは、Ｆ−Ｖ変換器１８０
からの速度電圧が分圧器２１０ａの出力端子Ｐ１
からの第１重負荷基準電圧、第１中負荷基準電圧
又は第１軽負荷基準電圧より低いときにのみハイ
レベル信号を発生し、コンパレータ２１０ｃは、
Ｆ−Ｖ変換器１８０からの速度電圧が分圧器２１
０ａの出力端子Ｐ２からの第２重負荷基準電圧、
第２中負荷基準電圧又は第２軽負荷基準電圧より
高いときにのみハイレベル信号を発生し、コンパ
レータ２１０ｄは、Ｆ−Ｖ変換器１８０からの速
度電圧が分圧器２１０ａの出力端子Ｐ２からの第
２重負荷基準電圧、第２中負荷基準電圧又は第２
軽負荷基準電圧より低いときにのみハイレベル信
号を発生し、またコンパレータ２１０ｅは、Ｆ−
Ｖ変換器１８０からの速度電圧が分圧器２１０ａ
の出力端子Ｐ３からの第３重負荷基準電圧、第３
中負荷基準電圧又は第３軽負荷基準電圧より高い
ときにのみハイレベル信号を発生する。 The comparator 210b is the F-V converter 180
The speed voltage from the output terminal P1 of the voltage divider 210a
The comparator 210c generates a high level signal only when it is lower than the first heavy load reference voltage, the first medium load reference voltage, or the first light load reference voltage from
The speed voltage from the F-V converter 180 is applied to the voltage divider 21
a second heavy load reference voltage from output terminal P2 of 0a;
The comparator 210d generates a high level signal only when the speed voltage from the F-V converter 180 is higher than the second medium load reference voltage or the second light load reference voltage. Double load reference voltage, second medium load reference voltage or second
The comparator 210e generates a high level signal only when it is lower than the light load reference voltage, and the comparator 210e
The speed voltage from the V converter 180 is applied to the voltage divider 210a.
The third heavy load reference voltage from the output terminal P3 of the third
A high level signal is generated only when it is higher than the medium load reference voltage or the third light load reference voltage.

タイマ回路２２０は、第１図、第４図及び第６
図に示すごとく、負荷領域決定回路２００、速度
判別回路２１０及びポジテイブNORゲート２８
０間に接続されているもので、このタイマ回路２
００は、速度判別回路２００に接続した積分器２
２０ａと、負荷領域決定回路２００に接続した分
圧器２２０ｂと、積分器２２０ａ及び分圧器２２
０ｂに接続したコンパレータ２２０ｃと、速度判
別回路２１０及びコンパレータ２２０ｃに接続し
たANDゲート２２０ｄとにより構成されている。
積分器２２０ａは、コンパレータ２１０ｅからバ
ツフア２２１を通しハイレベル信号を受けるとと
もにこのハイレベル信号の発生時間について抵抗
２２２及びコンパレータ２２３により積分し積分
信号として発生する。 The timer circuit 220 is shown in FIGS. 1, 4, and 6.
As shown in the figure, a load region determining circuit 200, a speed determining circuit 210, and a positive NOR gate 28
0, this timer circuit 2
00 is the integrator 2 connected to the speed discrimination circuit 200
20a, a voltage divider 220b connected to the load area determination circuit 200, an integrator 220a and a voltage divider 22
0b, and an AND gate 220d connected to the speed discrimination circuit 210 and the comparator 220c.
Integrator 220a receives a high level signal from comparator 210e through buffer 221, integrates the generation time of this high level signal using resistor 222 and comparator 223, and generates an integral signal.

分圧器２２０ｂは、トランジスタ２２４，２２
５，２２６を有しており、トランジスタ２２４は
そのベースにて抵抗２２４ａを介しコンパレータ
２０２の出力端子に接続されている。また、トラ
ンジスタ２２４はそのエミツタにて接地され、そ
のコレクタにて両抵抗２２７，２２９ａを通り前
記直流電源の正側端子に接続されている。しかし
て、トランジスタ２２４はコンパレータ２０２か
らの第１決定信号の発生（又は消滅）に応答して
導通（又は非導通）になる。トランジスタ２２５
はそのベースにて抵抗２２５ａを通しANDゲー
ト２０５の出力端子に接続されており、このトラ
ンジスタ２２５のエミツタは接地され、一方この
トランジスタ２２５のコレクタは両抵抗２２８，
２２９ａを通し前記直流電源の正側端子に接続さ
れている。しかして、トランジスタ２２５は
ANDゲート２０５からの第２決定信号の発生
（又は消滅）に応答して導通（又は非導通）とな
る。 Voltage divider 220b includes transistors 224, 22
The transistor 224 has a base connected to the output terminal of the comparator 202 via a resistor 224a. The emitter of the transistor 224 is grounded, and the collector thereof is connected to the positive terminal of the DC power supply through both resistors 227 and 229a. Thus, transistor 224 becomes conductive (or non-conductive) in response to the generation (or disappearance) of the first decision signal from comparator 202 . transistor 225
is connected at its base to the output terminal of the AND gate 205 through a resistor 225a, and the emitter of this transistor 225 is grounded, while the collector of this transistor 225 is connected to both resistors 228,
229a and is connected to the positive terminal of the DC power supply. However, the transistor 225
It becomes conductive (or non-conductive) in response to the generation (or disappearance) of the second decision signal from AND gate 205.

トランジスタ２２６は、そのベースにて抵抗２
２６ａを介しANDゲート２０６の出力端子に接
続されており、このトランジスタ２２６のエミツ
タは接地され、一方このトランジスタ２２６のコ
レクタは両抵抗２２９，２２９ａを通し前記直流
電源の正側端子に接続されている。しかして、ト
ランジスタ２２６はANDゲート２０６からの第
３決定信号の発生（又は消滅）に応答して導通
（又は非導通）となる。各直列抵抗２２７，２２
９ａは、トランジスタ２２４の導通下にて前記直
流電源からの給電電圧＋Vccを分圧し第１分圧電
圧として出力端子ｄ（第６図参照）から発生する。 Transistor 226 has a resistor 2 at its base.
The emitter of this transistor 226 is grounded, and the collector of this transistor 226 is connected to the positive terminal of the DC power supply through both resistors 229 and 229a. . Thus, transistor 226 becomes conductive (or non-conductive) in response to the generation (or disappearance) of the third decision signal from AND gate 206. Each series resistor 227, 22
9a divides the power supply voltage +Vcc from the DC power supply while the transistor 224 is conducting, and generates a first divided voltage from the output terminal d (see FIG. 6).

各直列抵抗２２８，２２９ａはトランジスタ２
２５の導通下にて前記直流電源からの給電電圧＋
Vccを分圧し第２分圧電圧として出力端子ｄから
発生し、また各直列抵抗２２９，２２９ａはトラ
ンジスタ２２６の導通下にて前記直流電源からの
給電電圧＋Vccを分圧し第３分圧電圧として出力
端子ｄから発生する。かかる場合、第１分圧電圧
＞第２分圧電圧＞第３分圧電圧となるように各抵
抗２２７，２２８，２２９の抵抗値を順次小さく
定めてある。 Each series resistor 228, 229a is a transistor 2
25, the power supply voltage from the DC power supply +
Vcc is divided and a second divided voltage is generated from the output terminal d, and each series resistor 229, 229a divides the power supply voltage +Vcc from the DC power supply under conduction of the transistor 226 and outputs it as a third divided voltage. Generated from terminal d. In this case, the resistance values of the resistors 227, 228, and 229 are set to be successively smaller so that the first divided voltage>the second divided voltage>the third divided voltage.

コンパレータ２２０ｃは、分圧器２２０ｂから
の第１，第２又は第３の分圧電圧が積分器２２０
ａからの積分信号のレベルより高い（又は低い）
とき、ハイレベル信号（又はローレベル信号）を
発生する。ANDゲート２２０ｄは両コンパレー
タ２１０ｅ，２２０ｃからの各ハイレベル信号の
双方（又は各ローレベル信号の一方）に応答して
ハイレベル信号（又はローレベル信号）を発生す
る。このことは、ANDゲート２２０ｄがそのハ
イレベル信号をタイマ信号として発生することを
意味する。かかる場合、ANDゲート２２０ｄか
らのタイマ信号の発生時間は、分圧器２２０ｂか
らの第１から第３の分圧電圧の発生にかけて順次
短くなる。 The comparator 220c is configured such that the first, second, or third divided voltage from the voltage divider 220b is applied to the integrator 220c.
higher (or lower) than the level of the integrated signal from a
, a high level signal (or low level signal) is generated. AND gate 220d generates a high level signal (or a low level signal) in response to both high level signals (or one of each low level signal) from both comparators 210e and 220c. This means that AND gate 220d generates the high level signal as a timer signal. In this case, the generation time of the timer signal from the AND gate 220d becomes shorter as the first to third divided voltages are generated from the voltage divider 220b.

RSフリツプフロツプ２３０は、第１図及び第
５図に示すごとく、そのセツト端子Ｓにて速度判
別回路２００のコンパレータ２１０ｅの出力端子
に接続され、一方、そのリセツト端子Ｒにてコン
パレータ２１０ｄの出力端子に接続されている。
しかして、RSフリツプフロツプ２３０は、コン
パレータ２１０ｅからのハイレベル信号に応答し
てセツトされてその出力端子Ｑからバツフア２３
１を通しローレベル信号を発生し、またコンパレ
ータ２１０ｄからのハイレベル信号に応答してリ
セツトされてその出力端子Ｑからバツフア２３１
を通しハイレベル信号を生じる。RSフリツプフ
ロツプ２４０は、そのセツト端子Ｓにてコンパレ
ータ２１０ｃからの出力端子に接続されており、
このRSフリツプフロツプ２４０のリセツト端子
Ｒはコンパレータ２１０ｂの出力端子に接続され
ている。しかして、RSフリツプフロツプ２４０
はコンパレータ２１０ｃからのハイレベル信号に
応答してセツトされてその出力端子Ｑからローレ
ベル信号を発生し、またコンパレータ２１０ｂか
らのハイレベル信号に応答してリセツトされてそ
の出力端子Ｑからハイレベル信号を発生する。 As shown in FIGS. 1 and 5, the RS flip-flop 230 has its set terminal S connected to the output terminal of the comparator 210e of the speed discrimination circuit 200, and its reset terminal R connected to the output terminal of the comparator 210d. It is connected.
Thus, the RS flip-flop 230 is set in response to the high level signal from the comparator 210e and the output terminal Q of the RS flip-flop 230 is set.
1 to generate a low level signal, and is reset in response to a high level signal from comparator 210d, and outputs a signal from its output terminal Q to buffer 231.
A high level signal is generated through the signal. RS flip-flop 240 is connected at its set terminal S to the output terminal from comparator 210c,
The reset terminal R of this RS flip-flop 240 is connected to the output terminal of the comparator 210b. However, RS flip-flop 240
is set in response to a high level signal from comparator 210c to generate a low level signal from its output terminal Q, and is reset in response to a high level signal from comparator 210b to generate a high level signal from its output terminal Q. occurs.

ネガテイブNANDゲート２６０は、第１図に
示すごとく、その第１反転入力端子にて、ORゲ
ート２５０を通しネガテイブNANDゲート１１
０の出力端子及び両単安定マルチバイブレータ１
４０ａ，１４０ｂの各出力端子に接続されてお
り、このネガテイブNANDゲート２６０の第２
反転入力端子はRSフリツプフロツプ２３０の出
力端子Ｑに接続されている。ORゲート２５０は
ネガテイブNANDゲート１１０からのハイレベ
ル信号及び両単安定マルチバイブレータ１４０
ａ，１４０ｂからの各タイマ信号の一つの発生
（又はこれら三つの信号のすべての消滅）に応答
してハイレベル信号（又はローレベル信号）を発
生する。ネガテイブNANDゲート２６０は、OR
ゲート２５０及びRSフリツプフロツプ２３０か
らの両ハイレベル信号の少なくとも一方に応答し
てローレベル信号を発生し、ORゲート２５０及
びRSフリツプフロツプ２３０からの両ローレベ
ル信号に応答してハイレベル信号を発生する。 The negative NAND gate 260, as shown in FIG.
0 output terminal and bistable multivibrator 1
40a and 140b, and is connected to each output terminal of the negative NAND gate 260.
The inverting input terminal is connected to the output terminal Q of the RS flip-flop 230. The OR gate 250 receives the high level signal from the negative NAND gate 110 and the bimonostable multivibrator 140.
A high level signal (or low level signal) is generated in response to the occurrence of one of each timer signal (or the disappearance of all three signals) from 140a and 140b. Negative NAND gate 260 is OR
A low level signal is generated in response to at least one of both high level signals from gate 250 and RS flip-flop 230, and a high level signal is generated in response to both low level signals from OR gate 250 and RS flip-flop 230.

ネガテイブANDゲート２７０ａはネガテイブ
ANDゲート１００ａ及びネガテイブNANDゲー
ト２６０からの各ハイレベル信号の少なくとも一
方に応答してハイレベル信号を発生し、ネガテイ
ブANDゲート１００ａ及びネガテイブNANDゲ
ート２６０からの各ローレベル信号に応答してロ
ーレベル信号を発生する。このことは、リレー５
０の電磁コイル５１がネガテイブANDゲート２
７０ａからのローレベル信号（又はハイレベル信
号）に応答して励磁（又は消滅）されることを意
味する。ネガテイブANDゲート２７０ｂは、ネ
ガテイブANDゲート１００ｂ及びネガテイブ
NANDゲート２６０からの各ハイレベル信号の
少なくとも一方に応答してハイレベル信号を発生
し、ネガテイブANDゲート１００ｂ及びネガテ
イブNANDゲート２６０からの各ローレベル信
号に応答してローレベル信号を発生する。このこ
とは、リレー６０の電磁コイル６１がネガテイブ
ANDゲート２７０ｂからのローレベル信号（又
はハイレベル信号）に応答して励磁（又は消磁）
されることを意味する。ポジテイブNORゲート
２８０は、タイマ回路２２０からのタイマ信号、
RSフリツプフロツプ２４０からのハイレベル信
号及びORゲート２５０からのハイレベル信号の
一つの発生（又はこれら三つの信号の消滅）に応
答してローレベル信号（又はハイレベル信号）を
発生する。このことは、リレー７０の電磁コイル
７１がポジテイブNORゲート２８０からのロー
レベル信号（又はハイレベル信号）に応答して励
磁（又は消磁）されることを意味する。 Negative AND gate 270a is negative
A high level signal is generated in response to at least one of high level signals from the AND gate 100a and the negative NAND gate 260, and a low level signal is generated in response to each low level signal from the negative AND gate 100a and the negative NAND gate 260. occurs. This means that relay 5
0 electromagnetic coil 51 is negative AND gate 2
This means that it is excited (or extinguished) in response to a low level signal (or high level signal) from 70a. The negative AND gate 270b is connected to the negative AND gate 100b and the negative
A high level signal is generated in response to at least one of the high level signals from the NAND gate 260, and a low level signal is generated in response to each of the low level signals from the negative AND gate 100b and the negative NAND gate 260. This means that the electromagnetic coil 61 of the relay 60 is
Excitation (or demagnetization) in response to a low level signal (or high level signal) from AND gate 270b
means to be Positive NOR gate 280 receives the timer signal from timer circuit 220;
A low level signal (or a high level signal) is generated in response to the occurrence of one of the high level signal from RS flip-flop 240 and the high level signal from OR gate 250 (or the disappearance of these three signals). This means that the electromagnetic coil 71 of the relay 70 is energized (or demagnetized) in response to the low level signal (or high level signal) from the positive NOR gate 280.

以上のように構成した本実施例において、イグ
ニツシヨンスイツチIGの閉成のもとに走行して
いる当該バスが、直流モータＭの中負荷領域に対
応する走行路面（例えば、比較的平坦な走行路
面）上にて停止したものとする。しかして、かか
る状態にあつては、扉１０が全閉状態にあるた
め、全閉検出スイツチ４０ｂが全閉検出信号を発
生し、補助検出スイツチ４０ｃが全閉直前位置検
出信号を発生しており、一方操作スイツチ３０か
らの各操作信号及び全開検出スイツチ４０ａから
の全開検出信号が消滅している。また、Ｆ−Ｖ変
換器１８０から速度センサ１７０との協働により
生じる速度電圧が直流モータＭの停止に基き零と
なつている。 In this embodiment configured as described above, the bus running with the ignition switch IG closed is traveling on a road surface corresponding to the medium load region of the DC motor M (for example, a relatively flat road surface). The vehicle is assumed to have stopped on the road surface). In such a state, the door 10 is in a fully closed state, so the fully closed detection switch 40b generates a fully closed detection signal, and the auxiliary detection switch 40c generates a fully closed position detection signal. On the other hand, each operation signal from the operation switch 30 and the full-open detection signal from the full-open detection switch 40a have disappeared. Further, the speed voltage generated from the F-V converter 180 in cooperation with the speed sensor 170 becomes zero based on the stoppage of the DC motor M.

このような状態にて扉１０を開成すべく操作ス
イツチ３０からその操作により第１操作信号（第
７図にて符号ａ参照）を発生させると、ネガテイ
ブANDゲート１００ａが全開検出スイツチ４０
ａからの全開検出信号の消滅下にて操作スイツチ
３０からの第１操作信号に応答するインバータ９
０ａの反転作用を受けてローレベル信号を発生
し、ネガテイブNANDゲート１３０ａが全閉検
出スイツチ４０ｂからの全閉検出信号に応答する
インバータ１２０ａの反転作用のもとにネガテイ
ブANDゲート１００ａからのローレベル信号に
応答してハイレベル信号を発生し単安定マルチバ
イブレータ１４０ａからタイマ信号を発生させ
る。 In such a state, when the operation switch 30 is operated to generate the first operation signal (see symbol a in FIG. 7) in order to open the door 10, the negative AND gate 100a activates the fully open detection switch 40.
The inverter 9 responds to the first operation signal from the operation switch 30 when the full open detection signal from a disappears.
Under the inverting action of the inverter 120a, the negative NAND gate 130a generates a low level signal in response to the inverting action of the inverter 120a, and the negative NAND gate 130a responds to the fully closed detection signal from the fully closed detection switch 40b. In response to the signal, a high level signal is generated and a timer signal is generated from the monostable multivibrator 140a.

また、RSフリツプフロツプ２３０が操作スイ
ツチ３０からの第１操作信号に応答するORゲー
ト１５０によりセツトされてハイレベル信号を発
生し、ネガテイブNANDゲート２６０が単安定
マルチバイブレータ１４０ａからのタイマ信号に
応答するORゲート２５０の作用のもとにRSフリ
ツプフロツプ２３０からのハイレベル信号に応答
してハイレベル信号を発生し、かつネガテイブ
ANDゲート２７０ａがネガテイブANDゲート１
００ａからのローレベル信号及びネガテイブ
NANDゲート２６０からのローレベル信号に応
答してローレベル信号を発生する。また、ポジテ
イブNORゲート２８０が単安定マルチバイブレ
ータ１４０ａからORゲート２５０を通しタイマ
信号を受けてロ−レベル信号を発生する。さら
に、タイマ回路１６０が操作スイツチ３０から
ORゲート１５０を通し第１操作信号を受けてこ
の第１操作信号の発生後の経過時間を計時し始め
る。 Further, the RS flip-flop 230 is set by the OR gate 150 responsive to the first operation signal from the operation switch 30 to generate a high level signal, and the negative NAND gate 260 is responsive to the timer signal from the monostable multivibrator 140a. Generates a high level signal in response to a high level signal from RS flip-flop 230 under the action of gate 250, and generates a negative signal.
AND gate 270a is negative AND gate 1
Low level signal and negative from 00a
A low level signal is generated in response to a low level signal from NAND gate 260. Further, a positive NOR gate 280 receives a timer signal from the monostable multivibrator 140a through an OR gate 250 and generates a low level signal. Furthermore, the timer circuit 160 is activated from the operation switch 30.
A first operation signal is received through the OR gate 150, and time elapsed after the first operation signal is generated begins to be measured.

ついで、リレー５０がネガテイブANDゲート
２７０ａからのローレベル信号に応答する電磁コ
イル５１の励磁（第７図にて符号ｂ１参照）によ
り双投スイツチ５２の双投接点５２ａを固定接点
５２ｂに投入する。また、リレー７０がポジテイ
ブNORゲート２８０からのローレベル信号に応
答する電磁コイル７１の励磁（第７図にて符号ｃ
１参照）によりスイツチ７２を閉成し負荷抵抗８
０を短絡する。このとき、リレー６０はネガテイ
ブANDゲート２７０ｂからのハイレベル信号の
もとに第１図に示す状態にある。しかして、直流
電源Ｂからの給電電流がリレー５０の固定接点５
２ｂ及び双投接点５２ａを通り直流モータＭにそ
の第１入力端子から流入し同直流モータＭの第２
入力端子から流出しスイツチ７２及びリレー６０
の双投接点６２ａを通り固定接点６２ｃに流入す
る。換言すれば、直流モータＭが負荷抵抗８０の
短絡のもとに直流電源Ｂからの給電電圧を直接受
け第７図にて曲線ｄ１に沿つて正転速度を上昇さ
せ始める。すると、平歯車２３が、直流モータＭ
に連動する平歯車２４により反時計方向に回転せ
られ、これに応じて駆動軸２１がその連結アーム
２１ａ，２１ａにより扉１０を前記全閉ロツク機
構との係合力に抗して第２図にて図示左方へ開き
始める。 Next, the relay 50 turns the double-throw contact 52a of the double-throw switch 52 into the fixed contact 52b by energizing the electromagnetic coil 51 (see reference numeral b1 in FIG. 7) in response to the low-level signal from the negative AND gate 270a. Also, the relay 70 excite the electromagnetic coil 71 in response to the low level signal from the positive NOR gate 280 (symbol c in FIG. 7).
1) closes the switch 72 and the load resistor 8
Short 0. At this time, relay 60 is in the state shown in FIG. 1 under the high level signal from negative AND gate 270b. Therefore, the power supply current from the DC power source B reaches the fixed contact 5 of the relay 50.
2b and the double-throw contact 52a, the current flows into the DC motor M from its first input terminal, and the second
Flows from the input terminal to switch 72 and relay 60
It flows into the fixed contact 62c through the double-throw contact 62a. In other words, the DC motor M directly receives the power supply voltage from the DC power source B with the load resistor 80 short-circuited, and begins to increase the forward rotation speed along the curve d1 in FIG. Then, the spur gear 23 is connected to the DC motor M.
The drive shaft 21 is rotated counterclockwise by the spur gear 24 which is interlocked with the locking mechanism, and in response to this, the drive shaft 21 is rotated counterclockwise by its connecting arms 21a, 21a to hold the door 10 against the engagement force with the fully closing lock mechanism as shown in FIG. and begin to open to the left as shown.

上述のような過程において、タイマ回路１６０
からタイマ信号が発生すると、サンプルホールド
回路１９０が、Ｆ−Ｖ変換器１８０から速度セン
サ１７０との協働により現段階にて生じる速度電
圧（直流モータＭの中負荷領域における回転速度
初期値に対応する）をホールド電圧としてホール
ドし負荷領域決定回路２００に付与する。する
と、この負荷領域決定回路２００においては、サ
ンプルホールド回路１９０からのホールド電圧が
分圧器２０１からの第１と第２の分圧電圧間にあ
るため、コンパレータ２０２からの第１決定信号
及びコンパレータ２０４からのハイレベル信号の
各消滅のもとにコンパレータ２０３がハイレベル
信号を発生しANDゲート２０５から第２決定信
号を発生する。なお、ANDゲート２０６からの
第３決定信号は消滅のままである。 In the process described above, the timer circuit 160
When the timer signal is generated from the ) is held as a hold voltage and applied to the load region determining circuit 200. Then, in this load region determination circuit 200, since the hold voltage from the sample and hold circuit 190 is between the first and second divided voltages from the voltage divider 201, the first determination signal from the comparator 202 and the first determination signal from the comparator 204 Upon each disappearance of the high level signal from , the comparator 203 generates a high level signal and the AND gate 205 generates a second decision signal. Note that the third decision signal from the AND gate 206 remains erased.

ついで、速度判別回路２０１においては、トラ
ンジスタ２１２が負荷領域決定回路２００の
ANDゲート２０５からの第２決定信号に応答し
て導通し各直列抵抗２１５，２１７，２１８，２
１９が各出力端子Ｐ１，Ｐ２，Ｐ３から第１，第
２，第３の中負荷基準電圧をそれぞれ発生する。
かかる段階にて、直流モータＭの正転速度の上昇
に基づきＦ−Ｖ変換器１８０から速度センサ１７
０との協働により生じる速度電圧が、速度判定回
路２１０の分圧器２１０ａからの第２中負荷基準
電圧より高くなると、コンパレータ２１０ｃがハ
イレベル信号を発生するとともに各コンパレータ
２１０ｂ，２１０ｄ，２１０ｅが共にローレベル
信号を発生する。 Next, in the speed determination circuit 201, the transistor 212 is connected to the load region determination circuit 200.
Each series resistor 215, 217, 218, 2 becomes conductive in response to the second decision signal from the AND gate 205.
19 generates first, second and third medium load reference voltages from respective output terminals P1, P2 and P3, respectively.
At this stage, based on the increase in the normal rotation speed of the DC motor M, the speed sensor 17 is output from the F-V converter 180.
0 becomes higher than the second medium load reference voltage from the voltage divider 210a of the speed determination circuit 210, the comparator 210c generates a high level signal and each of the comparators 210b, 210d, and 210e Generates a low level signal.

すると、RSフリツプフロツプ２４０がコンパ
レータ２１０ｃからのハイレベル信号に応答して
ローレベル信号を発生し単安定マルチバイブレー
タ１４０ａからのタイマ信号の消滅下にてポジテ
イブNORゲート２８０からハイレベル信号を発
生させ、これに応答してリレー７０が電磁コイル
７１の消滅（第７図にて符号ｃ２参照）によりス
イツチ７２を開成し負荷抵抗８０の短絡を解除す
る。ことことは、直流モータＭが、直流電源Ｂか
らの給電電圧から負荷抵抗８０による電圧降下分
を減じた電圧を受け、第７図にて曲線ｄ２に沿い
正転速度を上昇させることを意味する。かかる場
合、両曲線ｄ１，ｄ２から理解されるとおり、直
流モータＭの正転速度の上昇度合が、負荷抵抗８
０との関連にて、N1M＜Ｎ＜N2MよりもN2M
＜Ｎ＜N3Mにて緩やかとなり飽和する。従つて、
扉１０はその開成速度の上昇度合を減少させつつ
開成し続ける。換言すれば、中負荷領域（第７図
にて符号Ｉ参照）では、直流モータＭの回転速度
がN2M＜Ｎ＜N3Mの範囲にて上昇飽和傾向を維
持し扉１０の開成速度をほぼ一定に維持する。 Then, the RS flip-flop 240 generates a low level signal in response to the high level signal from the comparator 210c, and when the timer signal from the monostable multivibrator 140a disappears, the positive NOR gate 280 generates a high level signal. In response to this, the relay 70 opens the switch 72 due to the disappearance of the electromagnetic coil 71 (see reference numeral c2 in FIG. 7), and releases the short circuit of the load resistor 80. This means that the DC motor M receives a voltage obtained by subtracting the voltage drop due to the load resistor 80 from the power supply voltage from the DC power supply B, and increases the normal rotation speed along the curve d2 in FIG. . In such a case, as understood from both curves d1 and d2, the degree of increase in the normal rotation speed of the DC motor M is greater than the load resistance 8.
In relation to 0, N2M than N1M<N<N2M
It becomes gradual and saturates when <N<N3M. Therefore,
The door 10 continues to open while decreasing the degree of increase in the opening speed. In other words, in the medium load region (see symbol I in FIG. 7), the rotational speed of the DC motor M maintains an increasing saturation tendency in the range of N2M<N<N3M, and the opening speed of the door 10 is kept almost constant. maintain.

扉１０が全開になると、全開検出スイツチ４０
ａが全開検出信号を発生し、ネガテイブANDゲ
ート１００ａがハイレベル信号を発生し、ネガテ
イブANDゲート２７０ａがハイレベル信号を発
生し、リレー５０が電磁コイル５１の消磁により
双投接点５２ａを固定接点５２ｃに投入し直流モ
ータＭを直流電源Ｂから遮断する。これにより、
直流モータＭが正転停止により駆動機構２０の扉
１０に対する開成作用を停止させる。この場合、
扉１０が、その開く速度による慣性のため、前記
全開ロツク機構と容易に係合して全開状態に維持
される。なお、このようにして扉１０が全開とな
つた後は、操作スイツチ３０を中立状態にしてお
く。 When the door 10 is fully opened, the fully open detection switch 40
a generates a full open detection signal, the negative AND gate 100a generates a high level signal, the negative AND gate 270a generates a high level signal, and the relay 50 demagnetizes the electromagnetic coil 51 to connect the double throw contact 52a to the fixed contact 52c. to cut off DC motor M from DC power supply B. This results in
The direct current motor M stops the forward rotation, thereby stopping the opening action of the drive mechanism 20 on the door 10. in this case,
The door 10 easily engages the fully open locking mechanism and remains fully open due to inertia due to its opening speed. Incidentally, after the door 10 is fully opened in this manner, the operation switch 30 is kept in the neutral state.

このような状態にて扉１０を閉成すべく操作ス
イツチ３０からその操作により第２操作信号（第
７図にて符号Ａ参照）を発生させると、ネガテイ
ブANDゲート１００ｂが全閉検出スイツチ４０
ｂからの全閉検出信号の消滅下にて前記第２操作
信号に応答するインバータ９０ｂの反転作用を受
けてローレベル信号を発生し、ネガテイブ
NANDゲート１３０ｂが全開検出スイツチ４０
ａからの全開検出信号に応答するインバータ１２
０ｂの反転作用のもとにネガテイブANDゲート
１００ｂからのローレベル信号に応答してハイレ
ベル信号を発生し単安定マルチバイブレータ１４
０ｂからタイマ信号を発生させる。 In such a state, when the operation switch 30 is operated to generate a second operation signal (see symbol A in FIG. 7) in order to close the door 10, the negative AND gate 100b activates the fully closed detection switch 40.
When the fully closed detection signal from the inverter 90b disappears, a low level signal is generated under the inverting action of the inverter 90b in response to the second operation signal, and a negative signal is generated.
NAND gate 130b is fully open detection switch 40
Inverter 12 responsive to the full open detection signal from a
The monostable multivibrator 14 generates a high level signal in response to the low level signal from the negative AND gate 100b under the inversion effect of the negative AND gate 100b.
Generate a timer signal from 0b.

また、RSフリツプフロツプ２３０が操作スイ
ツチ３０からの第２操作信号に応答するROゲー
ト１５０によりセツトされてローレベル信号を発
生し、ネガテイブNANDゲート２６０が単安定
マルチバイブレータ１４０ｂからのタイマ信号に
応答するORゲート２５０の作用のもとにRSフリ
ツプフロツプ２３０からのローレベル信号に応答
してハイレベル信号を発生し、かつネガテイブ
ANDゲート２７０ｂがネガテイブANDゲート１
００ｂからのローレベル信号及びネガテイブ
NANDゲート２６０からのローレベル信号に応
答してローレベル信号を発生する。また、ポジテ
イブNORゲート２８０が単安定マルチバイブレ
ータ１４０ｂからORゲート２５０を通しタイマ
信号を受けてローレベル信号を発生する。さら
に、タイマ回路１６０が操作スイツチ３０から
ORゲート１５０を通し第２操作信号を受けその
第２操作信号の発生後の経過時間を計時し始め
る。 Further, the RS flip-flop 230 is set by the RO gate 150 responsive to the second operation signal from the operation switch 30 to generate a low level signal, and the negative NAND gate 260 is responsive to the timer signal from the monostable multivibrator 140b. Under the action of gate 250, a high level signal is generated in response to a low level signal from RS flip-flop 230, and a negative signal is generated.
AND gate 270b is negative AND gate 1
Low level signal and negative from 00b
A low level signal is generated in response to a low level signal from NAND gate 260. Further, the positive NOR gate 280 receives a timer signal from the monostable multivibrator 140b through the OR gate 250 and generates a low level signal. Furthermore, the timer circuit 160 is activated from the operation switch 30.
A second operation signal is received through the OR gate 150, and time elapsed after the second operation signal is generated begins to be measured.

ついで、リレー６０がネガテイブANDゲート
２７０ｂからのローレベル信号に応答する電磁コ
イル６１の励磁（第７図にて符号Ｂ１参照）によ
り双投接点６２ａを固定接点６２ｂに投入し、リ
レー７０がポジテイブNORゲート２８０からの
ローレベル信号に応答する電磁コイル７１の励磁
（第７図にて符号Ｃ１参照）によりスイツチ７２
を閉成し負荷抵抗８０を短絡する。このとき、リ
レー５０は第１図に示す状態にある。 Next, the relay 60 throws the double-throw contact 62a into the fixed contact 62b by excitation of the electromagnetic coil 61 in response to the low-level signal from the negative AND gate 270b (see reference numeral B1 in FIG. 7), and the relay 70 turns the positive NOR The switch 72 is activated by excitation of the electromagnetic coil 71 (see symbol C1 in FIG. 7) in response to a low level signal from the gate 280.
is closed and the load resistor 80 is short-circuited. At this time, the relay 50 is in the state shown in FIG.

しかして、直流電源Ｂからの給電電流がリレー
６０の固定接点６２ｂ、双投接点６２ａ及びリレ
ー７０のスイツチ７２を通り直流モータＭにその
第２入力端子に流入し同直流モータＭの第１入力
端子から流出しリレー５０の双投接点５２ａを通
り固定接点５２ｃに流入する。換言すれば、直流
モータＭが、負荷抵抗８０の短絡のもとに、直流
電源Ｂからの給電電圧を直接受け第７図にて曲線
Ｄ１に沿い逆転速度を上昇させ始める。すると、
平歯車２３が、直流モータＭに連動する平歯車２
４により時計方向へ回転せられ、これに応じて駆
動機構２０がその連結アーム２１ａ，２１ａによ
り扉１０を前記全開ロツク機構との係合力に抗し
て前方へ閉じ始める。 Therefore, the power supply current from the DC power source B flows through the fixed contact 62b of the relay 60, the double-throw contact 62a, and the switch 72 of the relay 70, and flows into the second input terminal of the DC motor M, and the first input terminal of the DC motor M. It flows out from the terminal, passes through the double-throw contact 52a of the relay 50, and flows into the fixed contact 52c. In other words, with the load resistor 80 short-circuited, the DC motor M directly receives the power supply voltage from the DC power source B and begins to increase the reverse rotation speed along the curve D1 in FIG. Then,
The spur gear 23 is the spur gear 2 that is interlocked with the DC motor M.
4, and in response, the drive mechanism 20 begins to close the door 10 forward with its connecting arms 21a, 21a against the engagement force with the full-open lock mechanism.

上述のような過程において、タイマ回路１６０
からタイマ信号が発生すると、サンプルホールド
回路１９０が上述と同様にホールド電圧を発生
し、負荷領域決定回路２００が上述と同様に第１
及び第３の決定信号の消滅のもとに第２決定信号
を発生し、かつ速度判別回路２１０の分圧器２１
０ａが上述と同様に第１、第２及び第３の中負荷
基準電圧を発生する。かかる段階にて、直流モー
タＭの逆転速度の上昇に基きＦ−Ｖ変換器１８０
から速度センサ１７０との協働により生じる速度
電圧が、分圧器２１０ａからの第２中負荷基準電
圧より高くなると、コンパレータ２１０ｃがハイ
レベル信号を発生するとともに各コンパレータ２
１０ｂ，２１０ｄ，２１０ｅが共にローレベル信
号を発生する。 In the process described above, the timer circuit 160
When a timer signal is generated from
and generates a second decision signal upon disappearance of the third decision signal, and voltage divider 21 of speed determination circuit 210.
0a generates the first, second and third medium load reference voltages as described above. At this stage, based on the increase in the reverse speed of the DC motor M, the F-V converter 180
When the speed voltage generated in cooperation with the speed sensor 170 becomes higher than the second medium load reference voltage from the voltage divider 210a, the comparator 210c generates a high level signal and each comparator 2
10b, 210d, and 210e all generate low level signals.

すると、RSフリツプフロツプ２４０がコンパ
レータ２１０ｃからのハイレベル信号に応答して
ローレベル信号を発生し、これに応答してポジテ
イブNORゲート２８０が単安定マルチバイブレ
ータ１４０ｂからのタイマ信号の消滅下にてハイ
レベル信号を発生し、リレー７０が電磁コイル７
１の消磁（第７図にて符号Ｃ２参照）によりスイ
ツチ７２を開成し負荷抵抗８０の短絡を解除す
る。このことは、直流モータＭが、直流電源Ｂか
らの給電電圧から負荷抵抗８０による電圧降下分
を減じた電圧を受け、第７図にて曲線Ｄ２に沿い
逆転速度を上昇させることを意味する。かかる場
合、両曲線Ｄ１，Ｄ２から理解されるとおり、直
流モータＭの逆転速度の上昇度合が、負荷抵抗８
０との関連にて、N1M＜Ｎ＜N2MよりもN2M
＜Ｎ＜N3Mにて緩やかとなり飽和する。従つて、
扉１０はその閉成速度の上昇を減少させつつ閉成
し続ける。換言すれば、中負荷領域（第７図にて
符号Ｉ参照）では、直流モータＭの回転速度が
N2M＜Ｎ＜N3Mの範囲にて上昇飽和傾向を維持
し扉１０の閉成速度をほぼ一定に維持する。 Then, the RS flip-flop 240 generates a low level signal in response to the high level signal from the comparator 210c, and in response, the positive NOR gate 280 generates a high level signal when the timer signal from the monostable multivibrator 140b disappears. A signal is generated, and the relay 70 connects the electromagnetic coil 7.
1 (see reference numeral C2 in FIG. 7) opens the switch 72 and releases the short circuit of the load resistor 80. This means that the DC motor M receives a voltage obtained by subtracting the voltage drop due to the load resistor 80 from the power supply voltage from the DC power supply B, and increases the reverse rotation speed along the curve D2 in FIG. In such a case, as understood from both curves D1 and D2, the degree of increase in the reverse rotation speed of the DC motor M is greater than the load resistance 8.
In relation to 0, N2M than N1M<N<N2M
It becomes gradual and saturates when <N<N3M. Therefore,
The door 10 continues to close with a decreasing increase in its closing speed. In other words, in the medium load region (see symbol I in Fig. 7), the rotational speed of the DC motor M is
The upward saturation tendency is maintained in the range of N2M<N<N3M, and the closing speed of the door 10 is maintained almost constant.

扉１０が全閉直前位置に達し補助検出スイツチ
４０ｃから全閉直前位置検出信号が生じると、ネ
ガテイブNANDゲート１１０がハイレベル信号
を発生し、ポジテイブNORゲート２８０が同ハ
イレベル信号に応答するORゲート２５０の作用
を受けてローレベル信号を発生し、リレー７０が
スイツチ７２の閉成により負荷抵抗８０を短絡す
る。すると、直流モータＭへの印加電圧が負荷抵
抗８０の短絡分だけ上昇し、同直流モータＭの逆
転速度の上昇が増大し扉１０への閉成力を増大さ
せる。このことは、扉１０が駆動機構２０の作用
のもとに前記全閉ロツク機構と容易に係合しつつ
全閉状態となることを意味する。 When the door 10 reaches the fully closed position and a fully closed position detection signal is generated from the auxiliary detection switch 40c, the negative NAND gate 110 generates a high level signal, and the positive NOR gate 280 is an OR gate that responds to the high level signal. Under the action of 250, a low level signal is generated, and relay 70 short-circuits load resistor 80 by closing switch 72. Then, the voltage applied to the DC motor M increases by the amount of the short circuit of the load resistor 80, and the reverse rotation speed of the DC motor M increases, increasing the closing force on the door 10. This means that the door 10 easily engages with the fully closed locking mechanism under the action of the drive mechanism 20 and becomes fully closed.

このように扉１０が全閉になると、全閉検出ス
イツチ４０ｂが全閉検出信号を発生し、ネガテイ
ブANDゲート１００ｂがローレベル信号を発生
し、ネガテイブANDゲート２７０ｂがハイレベ
ル信号を発生し、リレー６０が電磁コイル６１の
消磁により双投接点６２ａを固定接点６２ｃに投
入し直流モータＭを直流電源Ｂから遮断する。こ
れにより、直流モータＭが逆転停止により駆動機
構２０の扉１０に対する閉成作用を停止させる。
この場合、扉１０がその閉成速度による慣性のた
め、前記全閉ロツク機構と容易に係合して全閉状
態に維持される。なお、このようにして扉１０が
全閉となつた後は、操作スイツチ３０を中立状態
にしておく。 When the door 10 is fully closed in this way, the fully closed detection switch 40b generates a fully closed detection signal, the negative AND gate 100b generates a low level signal, the negative AND gate 270b generates a high level signal, and the relay 60 demagnetizes the electromagnetic coil 61 to close the double-throw contact 62a to the fixed contact 62c, thereby cutting off the DC motor M from the DC power supply B. As a result, the DC motor M stops the reverse rotation, thereby stopping the closing action of the drive mechanism 20 on the door 10.
In this case, the door 10 easily engages with the fully closed locking mechanism and is maintained in the fully closed state due to inertia due to its closing speed. Note that after the door 10 is fully closed in this manner, the operation switch 30 is kept in the neutral state.

また、上述の作用説明において、当該バスを登
坂路面上にてその前進方向を登坂路面の頂部に向
けて停止させたものとする。このような状態にて
扉１０を開成すべく操作スイツチ３０から第１操
作信号を発生させると、直流モータＭが上述と同
様にして、負荷抵抗８０の短絡のもとに直流電源
Ｂからの給電電圧を直接受けて正転し始め、これ
に応じ駆動機構２０が扉１０を前記全閉ロツク機
構との係合力に抗して開き始める。かかる場合、
扉１０の前記全閉ロツク機構からの解離は扉１０
の後方への自重により一層容易になされる。 In the above description of the operation, it is assumed that the bus is stopped on an uphill road surface with its forward direction directed toward the top of the uphill road surface. When the first operation signal is generated from the operation switch 30 in order to open the door 10 in such a state, the DC motor M starts supplying power from the DC power supply B with the load resistor 80 short-circuited in the same manner as described above. Directly receiving the voltage, the drive mechanism 20 begins to rotate forward, and in response, the drive mechanism 20 begins to open the door 10 against the engagement force with the fully closing lock mechanism. In such case,
The door 10 is released from the fully closed locking mechanism by the door 10.
This is made easier by the rearward weight of the

以上のような過程において、タイマ回路１６０
がその計時終了により上述と同様にタイマ信号を
発生すると、サンプルホールド回路１９０が、Ｆ
−Ｖ変換器１８０から速度センサ１７０との協働
により生じる速度電圧（直流モータＭの軽負荷領
域における回転速度初期値に対応する）をホール
ド電圧としてホールドし負荷領域決定回路２００
に付与する。すると、この負荷領域決定回路２０
０においては、サンプルホールド回路１９０から
のホールド電圧が分圧器２０１からの第２分圧電
圧より高いため両コンパレータ２０３，２０４が
コンパレータ２０２からの第１決定信号の消滅下
にて共にハイレベル信号を発生し、ANDゲート
２０６がANDゲート２０５からの第２決定信号
の消滅のもとに第３決定信号を発生する。 In the above process, the timer circuit 160
When the timer ends and generates a timer signal in the same way as described above, the sample and hold circuit 190
The load region determination circuit 200 holds the speed voltage (corresponding to the initial rotational speed value of the DC motor M in the light load region) as a hold voltage, which is generated from the −V converter 180 in cooperation with the speed sensor 170.
be granted to Then, this load area determining circuit 20
0, the hold voltage from the sample and hold circuit 190 is higher than the second divided voltage from the voltage divider 201, so both comparators 203 and 204 both output a high level signal when the first decision signal from the comparator 202 disappears. AND gate 206 generates a third decision signal upon the disappearance of the second decision signal from AND gate 205.

すると、速度判別回路２１０においては、トラ
ンジスタ２１３が負荷領域決定回路２００の
ANDゲート２０６からの第３決定信号に応答し
て導通し各直列抵抗２１３，２１７，２１８，２
１９が各出力端子Ｐ１，Ｐ２，Ｐ３から第１，第
２，第３の軽負荷基準電圧をそれぞれ発生する。
かかる段階にて、直流モータＭの正転速度の上昇
に基きＦ−Ｖ変換器１８０から速度センサ１７０
との協働により生じる速度電圧が、速度判別回路
２１０の分圧器２１０ａからの第２軽負荷基準電
圧より高くなると、直流モータＭが、上述と同様
にして、負荷抵抗８０の短絡解除のもとに直流電
源Ｂからの給電電圧から負荷抵抗８０による電圧
降下分を減じた電圧を受けて状態にて正転速度を
さらに上昇させる。かかる場合、扉１０の後方へ
の自重が直流モータＭに対する負荷を減じるよう
に作用するため、直流モータＭの正転速度が第４
図の曲線ｄ３に沿い上昇し続け扉１０の開成速度
を上昇させる。 Then, in the speed determination circuit 210, the transistor 213 of the load area determination circuit 200
Each series resistor 213, 217, 218, 2 becomes conductive in response to the third decision signal from the AND gate 206.
19 generates first, second and third light load reference voltages from respective output terminals P1, P2 and P3, respectively.
At this stage, based on the increase in the normal rotation speed of the DC motor M, the speed sensor 170 is output from the F-V converter 180.
When the speed voltage generated by the cooperation with the voltage becomes higher than the second light load reference voltage from voltage divider 210a of speed discrimination circuit 210, DC motor Then, the forward rotation speed is further increased while receiving a voltage obtained by subtracting the voltage drop due to the load resistor 80 from the power supply voltage from the DC power supply B. In such a case, the rearward weight of the door 10 acts to reduce the load on the DC motor M, so that the normal rotation speed of the DC motor M becomes the fourth
It continues to rise along the curve d3 in the figure, increasing the opening speed of the door 10.

直流モータＭの正転速度の上昇に基きＦ−Ｖ変
換器１８０からの速度電圧が分圧器２１０ａから
の第３軽負荷基準電圧より高くなると、コンパレ
ータ２１０ｅがハイレベル信号を発生し、これに
応答してRSフリツプフロツプ２３０がローレベ
ル信号を発生する。また、タイマ回路２２０にお
いては、分圧器２２０ｂが負荷領域決定回路２０
０のANDゲート２０６からの第３決定信号に応
答するトランジスタ２２６の導通のもとに第３分
圧電圧を発生し、積分器２２０ａがコンパレータ
２１０ｅからのハイレベル信号に応答する積分開
始のもとに積分信号を発生し、コンパレータ２２
０ｃが、前記第３分圧電圧＞前記積分信号のレベ
ルのもとに、ハイレベル信号を発生しネガテイブ
ANDゲート２２０ｄからタイマ信号を発生させ
る。 When the speed voltage from the F-V converter 180 becomes higher than the third light load reference voltage from the voltage divider 210a due to an increase in the normal rotation speed of the DC motor M, the comparator 210e generates a high level signal and responds to this. Then, RS flip-flop 230 generates a low level signal. Further, in the timer circuit 220, the voltage divider 220b is connected to the load area determining circuit 220.
A third divided voltage is generated under the conduction of the transistor 226 in response to the third decision signal from the AND gate 206 of 0, and the integrator 220a starts integration in response to the high level signal from the comparator 210e. generates an integral signal to the comparator 22
0c generates a high level signal under the condition that the third divided voltage is greater than the level of the integrated signal and outputs a negative signal.
A timer signal is generated from AND gate 220d.

上述のようにRSフリツプフロツプ２３０から
ローレベル信号が発生しタイマ回路２２０からタ
イマ信号が発生すると、ネガテイブNANDゲー
ト２６０がRSフリツプフロツプ２３０からのロ
ーレベル信号に応答してハイレベル信号を発生し
ネガテイブANDゲート２７０ａからハイレベル
信号を発生させ、一方ポジテイブNORゲート２
８０がタイマ回路２２０からのタイマ信号に応答
してローレベル信号を発生させる。すると、リレ
ー５０がネガテイブANDゲート２７０ａからの
ハイレベル信号に応答する電磁コイル５１の消磁
（第７図にて符号ｂ２参照）により双投接点５２
ａを固定接点５２ｃに投入させ、一方、リレー７
０がポジテイブNORゲート２８０からのローレ
ベル信号に応答する電磁コイル７２の励磁により
スイツチ７２を閉成して負荷抵抗８０を短絡す
る。これにより、負荷抵抗８０の短絡のもとに直
流モータＭがその両入力端子にて直接短絡されて
強い発電制動作用を生じる。その結果、直流モー
タＭの正転速度が回転速度上限値N3Lに到達と
同時に低下し始め第７図にて曲線ｄ４に示すごと
く下降して扉１０の開成速度の不必要な上昇を効
果的に抑制する。 As described above, when a low level signal is generated from the RS flip-flop 230 and a timer signal is generated from the timer circuit 220, the negative NAND gate 260 generates a high level signal in response to the low level signal from the RS flip-flop 230, and the negative NAND gate 260 generates a high level signal in response to the low level signal from the RS flip-flop 230. A high level signal is generated from 270a, while positive NOR gate 2
80 generates a low level signal in response to a timer signal from timer circuit 220. Then, the relay 50 demagnetizes the electromagnetic coil 51 in response to the high-level signal from the negative AND gate 270a (see reference numeral b2 in FIG. 7), and the double-throw contact 52
a to fixed contact 52c, while relay 7
0 closes switch 72 and shorts load resistor 80 by energizing electromagnetic coil 72 in response to a low level signal from positive NOR gate 280. As a result, when the load resistor 80 is short-circuited, the DC motor M is directly short-circuited at both of its input terminals, resulting in a strong dynamic braking action. As a result, the normal rotation speed of the DC motor M begins to decrease as soon as it reaches the rotation speed upper limit value N3L, as shown by curve d4 in FIG. 7, effectively preventing an unnecessary increase in the opening speed of the door 10. suppress.

ついで、直流モータＭの正転速度の低下に基き
Ｆ−Ｖ変換器１８０からの速度電圧が、タイマ回
路２２０からのタイマ信号の消滅後、分圧器２１
０ａからの第２軽負荷基準電圧より低下すると、
コンパレータ２１０ｄがハイレベル信号を発生
し、RSフリツプフロツプ２３０がハイレベル信
号を発生し、ネガテイブNANDゲート２６０が
ローレベル信号を発生しネガテイブANDゲート
２７０ａからローレベル信号を発生させ、リレー
５０が電磁コイル５１の励磁（第７図にて符号ｂ
３参照）により双投接点５２ａを固定接点５２ｂ
に投入させる。すると、直流モータＭがその発電
制動作用を停止するとともに負荷抵抗８０を介し
直流電源Ｂから給電電圧を受けて正転速度を第７
図の曲線ｄ５に沿い上昇させる。これにより、扉
１０の開成速度の低下が抑制される。以後、同様
にして直流モータＭがその発電制動作用による正
転速度の低下及び発電制動作用解除による正転速
度の上昇を繰返す。換言すれば、直流モータＭ
が、その軽負荷領域（第７図にて符号参照）に
て、N2L≦Ｎ≦N3Lの範囲においてその正転速
度を上昇・低下させつつ扉１０の開成速度をほぼ
一定に維持する。 Next, based on the decrease in the normal rotation speed of the DC motor M, the speed voltage from the F-V converter 180 is changed to the voltage divider 21 after the timer signal from the timer circuit 220 disappears.
When the voltage drops below the second light load reference voltage from 0a,
Comparator 210d generates a high level signal, RS flip-flop 230 generates a high level signal, negative NAND gate 260 generates a low level signal, negative AND gate 270a generates a low level signal, and relay 50 causes electromagnetic coil 51 to generate a low level signal. excitation (symbol b in Figure 7)
3), the double-throw contact 52a is fixed to the fixed contact 52b.
to be put into. Then, the DC motor M stops its dynamic braking operation and receives the power supply voltage from the DC power supply B via the load resistor 80 to change the normal rotation speed to the seventh speed.
It is raised along the curve d5 in the figure. This suppresses a decrease in the opening speed of the door 10. Thereafter, in the same manner, the DC motor M repeats a decrease in the normal rotation speed due to the dynamic braking operation and an increase in the normal rotation speed due to the cancellation of the dynamic braking operation. In other words, DC motor M
However, in the light load region (see reference numerals in FIG. 7), the opening speed of the door 10 is maintained almost constant while increasing and decreasing the normal rotation speed within the range of N2L≦N≦N3L.

かかる場合、N2L＞N2M及びN3L＞N3Mとな
つているため、直流モータＭの軽負荷時における
回転速度範囲が中負荷時における回転速度範囲よ
り高く維持されることとなり、その結果扉１０の
開成速度が直流モータＭの現実の負荷に合致した
回転速度範囲に基き精度よく一定に維持される。
なお、扉１０の全開時の作用は上述と同様であ
る。 In this case, since N2L>N2M and N3L>N3M, the rotational speed range of the DC motor M during light loads is maintained higher than the rotational speed range during medium loads, and as a result, the opening speed of the door 10 increases. is maintained constant with high accuracy based on a rotational speed range that matches the actual load of the DC motor M.
Note that the operation when the door 10 is fully opened is the same as described above.

このような状態にて、扉１０を閉成すべく操作
スイツチ３０から第２操作信号を発生させると、
直流モータＭが、上述と同様にして、負荷抵抗８
０の短絡のもとに直流電源Ｂからの給電電圧を直
接受けて逆転し始め、駆動機構２０が扉１０を前
記全開ロツク機構に抗して前方へ閉じ始める。か
かる場合、扉１０の前記全開ロツク機構からの解
離は、扉１０の後方への自重にもかかわらず、負
荷抵抗８０の短絡との関連で容易になされる。な
お、リレー６０の電磁コイル６１は励磁状態（第
７図にて符号Ｂ２参照）にある。 In such a state, when the second operation signal is generated from the operation switch 30 to close the door 10,
The DC motor M is connected to the load resistance 8 in the same manner as described above.
Under the short circuit of 0, the supply voltage from the DC power supply B is directly received and the drive mechanism 20 starts to reverse the direction, and the drive mechanism 20 starts to close the door 10 forward against the full opening lock mechanism. In such a case, dissociation of the door 10 from the fully open locking mechanism is easily accomplished in connection with a short circuit in the load resistor 80, despite the rearward weight of the door 10. Note that the electromagnetic coil 61 of the relay 60 is in an excited state (see reference numeral B2 in FIG. 7).

以上のような過程において、タイマ１６０がそ
の計時終了により上述と同様にタイマ信号を発生
すると、サンプルホールド回路１９０が、Ｆ−Ｖ
変換器１８０からの速度電圧（直流モータＭの重
負荷領域における回転速度初期値に対応する）を
ホールド電圧としてホールドし負荷領域決定回路
２００に付与する。すると、この負荷領域決定回
路２００においては、サンプルホールド回路１９
０からのホールド電圧が分圧器２０１からの第１
分圧電圧より低いため、コンパレータ２０２が両
コンパレータ２０３，２０４からの各ローレベル
信号の発生のもとに第２決定信号を発生する。 In the process described above, when the timer 160 generates a timer signal in the same manner as described above upon completion of time counting, the sample and hold circuit 190
The speed voltage from the converter 180 (corresponding to the initial rotational speed value in the heavy load region of the DC motor M) is held as a hold voltage and applied to the load region determining circuit 200. Then, in this load region determination circuit 200, the sample hold circuit 19
The hold voltage from 0 is the first voltage from the voltage divider 201.
Since it is lower than the divided voltage, the comparator 202 generates the second decision signal based on the generation of the low level signals from both the comparators 203 and 204.

すると、速度判別回路２１０においては、トラ
ンジスタ２１１が負荷領域決定回路２００のコン
パレータ２０２からの第１決定信号に応答して導
通し各直列抵抗２１４，２１７，２１８，２１９
が各出力端子Ｐ１，Ｐ２，Ｐ３から第１、第２、
第３の重負荷基準電圧をそれぞれ発生する。かか
る段階にて、直流モータＭの逆転速度の上昇に基
きＦ−Ｖ変換器１８０からの速度電圧が速度判別
回路２１０の分圧器２１０ａからの第２重負荷基
準電圧より高くなると、直流モータＭが、上述と
同様にして、負荷抵抗８０の短絡解除のもとに直
流電源Ｂからの給電電圧から負荷抵抗８０による
電圧降下分を減じた電圧を受けた状態にて逆転速
度を上昇させようとする。しかしながら、扉１０
の後方へ自重が直流モータＭに対する負荷を増大
させるように作用するため、直流モータＭの逆転
速度が、第７図の曲線ｄ６に沿い低下する。しか
して、この直流モータＭの逆転速度の低下に基き
Ｆ−Ｖ変換器１８０からの速度電圧が分圧器２１
０ａからの第１重負荷基準電圧より低下すると、
コンパレータ２１０ｂがハイレベル信号を発生
し、RSフリツプフロツプ２４０がハイレベル信
号を発生し、ポジテイブNORゲート２８０がロ
ーレベル信号を発生し、リレー７０がその電磁コ
イル７１の励磁（第７図にて符号Ｃ３参照）によ
りスイツチ７２を閉成して負荷抵抗８０を短絡さ
せる。すると、直流モータＭが負荷抵抗８０の短
絡により直流電源Ｂから給電電圧を直接受け扉１
０の自重に抗し第７図の曲線ｄ７に沿い逆転速度
を上昇させる。これにより、扉１０の閉成速度の
低下が抑制される。 Then, in the speed determination circuit 210, the transistor 211 becomes conductive in response to the first determination signal from the comparator 202 of the load area determination circuit 200, and the series resistors 214, 217, 218, 219 are turned on.
from each output terminal P1, P2, P3 to the first, second,
A third heavy load reference voltage is respectively generated. At this stage, when the speed voltage from the F-V converter 180 becomes higher than the second heavy load reference voltage from the voltage divider 210a of the speed discrimination circuit 210 due to an increase in the reverse speed of the DC motor M, the DC motor M , in the same way as described above, attempts to increase the reversal speed while receiving a voltage obtained by subtracting the voltage drop due to the load resistor 80 from the power supply voltage from the DC power supply B with the short circuit of the load resistor 80 being released. . However, door 10
Since the own weight acts rearward to increase the load on the DC motor M, the reverse rotation speed of the DC motor M decreases along the curve d6 in FIG. Therefore, due to the decrease in the reverse speed of the DC motor M, the speed voltage from the F-V converter 180 is reduced to the voltage divider 21.
When the voltage drops below the first heavy load reference voltage from 0a,
The comparator 210b generates a high level signal, the RS flip-flop 240 generates a high level signal, the positive NOR gate 280 generates a low level signal, and the relay 70 excites its electromagnetic coil 71 (signal C3 in FIG. 7). ), the switch 72 is closed to short-circuit the load resistor 80. Then, the DC motor M directly receives the power supply voltage from the DC power supply B due to the short circuit of the load resistor 80, and the door 1
0 and increases the reversal speed along the curve d7 in FIG. This suppresses a decrease in the closing speed of the door 10.

ついで、直流モータＭの逆転速度の上昇に基き
Ｆ−Ｖ変換器１８０からの速度電圧が分圧器２１
０ａからの第２重負荷基準電圧より高くなると、
コンパレータ２１０ｃがハイレベル信号を発生
し、RSフリツプフロツプ２４０がローレベル信
号を発生してポジテイブNORゲート２８０から
のローレベル信号をハイレベル信号に反転させ、
リレー７０が電磁コイル７１の消磁（第７図にて
符号Ｃ４参照）によりスイツチ７２を開き負荷抵
抗８０の短絡を解除する。すると、直流モータＭ
への印加電圧が負荷抵抗８０による電圧降下分だ
け低下し、同直流モータＭの逆転速度が第７図の
曲線ｄ８に沿い低下する。以後、同様にして、直
流モータＭが負荷抵抗８０の短絡による逆転速度
の上昇及び同短絡解除により逆転速度の低下を繰
返す。換言すれば、直流モータＭが、その重負荷
領域（第７図にて符号参照）にて、N1H≦Ｎ
≦N2Hの範囲においてその逆転速度を上昇・低
下させつつ扉１０の閉成速度をほぼ一定に維持す
る。かかる場合、N1H＜N1M及びN2H＜N2M
となつているため、直流モータＭの重負荷時にお
ける回転速度範囲が中負荷時における回転速度範
囲より低く維持されることとなり、その結果、扉
１０の閉成速度が直流モータＭの現実の負荷に合
致した回転速度範囲に基き精度よく一定に維持さ
れる。なお、扉１０の全閉時の作用は上述と同様
である。 Then, based on the increase in the reverse speed of the DC motor M, the speed voltage from the F-V converter 180 is changed to the voltage divider 21.
When it becomes higher than the second heavy load reference voltage from 0a,
Comparator 210c generates a high level signal, RS flip-flop 240 generates a low level signal to invert the low level signal from positive NOR gate 280 to a high level signal,
The relay 70 demagnetizes the electromagnetic coil 71 (see reference numeral C4 in FIG. 7), opens the switch 72, and releases the short circuit in the load resistor 80. Then, DC motor M
The voltage applied to the motor decreases by the voltage drop caused by the load resistor 80, and the reverse rotation speed of the DC motor M decreases along the curve d8 in FIG. Thereafter, in the same manner, the DC motor M repeats an increase in the reverse rotation speed due to the short circuit of the load resistor 80 and a decrease in the reverse rotation speed due to the release of the short circuit. In other words, when the DC motor M is in its heavy load region (see the symbol in FIG. 7), N1H≦N
The closing speed of the door 10 is maintained almost constant while increasing and decreasing the reversal speed in the range of ≦N2H. In such cases, N1H<N1M and N2H<N2M
Therefore, the rotation speed range of the DC motor M under heavy load is maintained lower than the rotation speed range under medium load, and as a result, the closing speed of the door 10 is lower than the actual load of the DC motor M. The rotational speed is kept constant with high accuracy based on the rotational speed range that matches the . Note that the operation when the door 10 is fully closed is the same as described above.

また、上述の作用において、直流モータＭが中
負荷領域或いは重負荷領域にて回転している場合
には、この直流モータＭの回転速度が回転速度上
限値N3M或いはN3Hには到達しないものとして
説明したが、これに代えて、直流モータＭの中負
荷領域下における回転中にＦ−Ｖ変換器１８０か
らの速度電圧が分圧器２１０ａからの第３中負荷
基準電圧より高くなると、コンパレータ２１０ｅ
がハイレベル信号を発生してRSフリツプフロツ
プ２３０からローレベル信号を発生させる。ま
た、タイマ回路２２０においては、分圧器２２０
ｂが負荷領域決定回路２００のANDゲート２０
５からの第２決定信号に応答するトランジスタ２
２５の導通のもとに第２分圧電圧を発生し、積分
器２２０ａがコンパレータ２１０ａからのハイレ
ベル信号に応答して積分信号を発生し、コンパレ
ータ２２０ｃが、前記第２分圧電圧＞前記積分信
号のレベルのもとに、ハイレベル信号を発生し
ANDゲート２２０ｄからタイマ信号を発生させ
る。 In addition, in the above-mentioned operation, when the DC motor M is rotating in a medium load area or a heavy load area, the rotation speed of this DC motor M will not reach the rotation speed upper limit value N3M or N3H. However, instead of this, when the speed voltage from the F-V converter 180 becomes higher than the third medium load reference voltage from the voltage divider 210a while the DC motor M is rotating under the medium load region, the comparator 210e
generates a high level signal and causes the RS flip-flop 230 to generate a low level signal. In addition, in the timer circuit 220, a voltage divider 220
b is the AND gate 20 of the load region determining circuit 200
transistor 2 responsive to a second decision signal from 5;
25, an integrator 220a generates an integral signal in response to a high level signal from the comparator 210a, and a comparator 220c determines that the second divided voltage>the integral Generates a high level signal based on the signal level.
A timer signal is generated from AND gate 220d.

すると、ネガテイブANDゲート２７０ａがRS
フリツプフロツプ２３０からのローレベル信号に
応答するネガテイブNANDゲート２６０との協
働により上述と同様にリレー５０の双投接点５２
ａを固定接点５２ｃに投入させ、一方、ポジテイ
ブNORゲート２８０がタイマ回路２２０からの
タイマ信号に応答して上述と同様にリレー７０に
より負荷抵抗８０を短絡させる。これにより、負
荷抵抗８０の短絡のもとに直流モータＭがその両
入力端子にて直接短絡されて強い発電制動作用を
生じる。かかる場合、タイマ回路２２０からのタ
イマ信号の発生時間が直流モータＭの軽負荷時に
比べて長く維持されるので、直流モータＭの回転
速度の回転速度上限値N3Hに到達後の低下作用
が効果的に逸速く実現され得る。 Then, the negative AND gate 270a becomes RS
Double-throw contact 52 of relay 50 as described above in conjunction with negative NAND gate 260 responsive to a low level signal from flip-flop 230.
a to the fixed contact 52c, and on the other hand, the positive NOR gate 280 short-circuits the load resistor 80 by the relay 70 in response to the timer signal from the timer circuit 220 in the same manner as described above. As a result, when the load resistor 80 is short-circuited, the DC motor M is directly short-circuited at both of its input terminals, resulting in a strong dynamic braking action. In this case, the generation time of the timer signal from the timer circuit 220 is maintained longer than when the DC motor M is under a light load, so that the effect of reducing the rotational speed of the DC motor M after reaching the rotational speed upper limit value N3H is effective. can be realized very quickly.

また、直流モータＭの重負荷領域下における回
転入にＦ−Ｖ変換器１８０からの速度電圧が分圧
器２１０ａからの第３重負荷電圧より高くなる
と、コンパレータ２１０ｅがハイレベル信号を発
生してRSフリツプフロツプ２３０からローレベ
ル信号を発生させる。また、タイマ回路２２０に
おいては、分圧器２２０ｂが負荷領域決定回路２
００のANDゲート２０２からの第１決定信号に
応答するトランジスタ２２４の導通のもとに第１
分圧電圧を発生し、積分器２２０ａがコンパレー
タ２１０ｅからのハイレベル信号に応答して積分
信号を発生し、コンパレータ２２０ｃが、前記第
１分圧電圧＞前記積分信号のレベルのもとに、ハ
イレベル信号を発生しANDゲート２２ｄからタ
イマ回路を発生させる。 Further, when the speed voltage from the F-V converter 180 becomes higher than the third heavy load voltage from the voltage divider 210a when the DC motor M starts rotating under a heavy load region, the comparator 210e generates a high level signal and RS A low level signal is generated from the flip-flop 230. Furthermore, in the timer circuit 220, the voltage divider 220b is connected to the load area determining circuit 2.
Upon conduction of transistor 224 in response to a first decision signal from AND gate 202 of
The integrator 220a generates an integral signal in response to the high level signal from the comparator 210e, and the comparator 220c generates a high level signal when the first divided voltage>the level of the integral signal. A level signal is generated and a timer circuit is generated from the AND gate 22d.

すると、ポジテイブANDゲート２７０ａがRS
フリツプフロツプ２３０からのローレベル信号に
応答するネガテイブNANDゲート２６０との協
働により上述と同様にリレー５０の双投接点５２
ａを固定接点５２ｃに投入させ、一方、ポジテイ
ブNORゲート２８０がタイマ回路２２０からの
タイマ信号に応答して上述と同様にリレー７０に
より負荷抵抗８０を短絡させる。これにより、負
荷抵抗８０の短絡のもとに直流モータＭがその両
入力端子にて直接短絡されて強い発電制動作用を
生じる。かかる場合、タイマ回路２２０からのタ
イマ信号の発生時間が直流モータＭの中負荷時に
比べて長く維持されるので、直流モータＭの回転
速度の回転速度上限値N3Lに到達後の低下作用
が効果的に逸速く実現され得る。 Then, the positive AND gate 270a becomes RS
Double-throw contact 52 of relay 50 as described above in conjunction with negative NAND gate 260 responsive to a low level signal from flip-flop 230.
a to the fixed contact 52c, and on the other hand, the positive NOR gate 280 short-circuits the load resistor 80 by the relay 70 in response to the timer signal from the timer circuit 220 in the same manner as described above. As a result, when the load resistor 80 is short-circuited, the DC motor M is directly short-circuited at both of its input terminals, resulting in a strong dynamic braking action. In this case, the generation time of the timer signal from the timer circuit 220 is maintained longer than when the DC motor M is under medium load, so that the effect of reducing the rotational speed of the DC motor M after reaching the rotational speed upper limit value N3L is effective. can be realized very quickly.

また、上述の作用においては、当該バスを登坂
路面上にてその前進方向を登坂路面の頂部に向け
て停止させた場合について述べたが、これに限ら
ず、当該バスを登坂路面上にてその後進方向を登
坂路面の頂部に向けて停止させた場合にも、上述
と実質的に同様の作用効果を達成し得る。 In addition, in the above-mentioned operation, the case where the bus is stopped on an uphill road surface with its forward direction facing the top of the uphill road surface has been described, but this is not limited to this. Substantially the same effects as described above can be achieved even when the vehicle is stopped with the traveling direction toward the top of an uphill road surface.

なお、前記実施例においては、当該バスの側壁
に設けた乗降口にこの乗降口に沿い前後方向へ開
閉可能に配設した扉１０に対して本発明を適用し
た例について説明したが、これに限らず、当該バ
スの後壁に位置する乗降口にこれに沿い左右方向
に開閉可能に設けた扉に対して本発明を実施して
もよく、この場合、適用対象はバスに限らず例え
ばワゴン車であつてもよい。 In the above-mentioned embodiment, an example was described in which the present invention is applied to a door 10 that is disposed at a boarding gate provided on the side wall of the bus so that it can be opened and closed in the front and rear directions along the boarding gate. However, the present invention is not limited to the rear wall of the bus, and the present invention may be applied to a door that can be opened and closed in the left and right directions along the rear wall of the bus. It could be a car.

また、本発明の実施にあたつては、扉１０に代
えて、バス等を前後方向へ折りたたみ可能に設け
た扉に本発明を適用して実施してもよい。 Furthermore, in implementing the present invention, instead of the door 10, the present invention may be applied to a door provided on a bus or the like so that it can be folded back and forth.

【図面の簡単な説明】[Brief explanation of drawings]

第１及び第２図は本発明の一実施例を示す全体
構成図、第３図は第１図におけるサンプルホール
ド回路の詳細回路図、第４図は第１図における負
荷領域決定回路の詳細回路図、第５図は第１図に
おける速度判別回路の詳細回路図、第６図は第１
図におけるタイマ回路（負荷領域決定回路に接続
したもの）の詳細回路図、並びに第７図は本発明
の作動を説明するためのタイムチヤートである。 符号の説明、Ｂ……直流電源、Ｍ……直流モー
タ、１０……扉、２０……駆動機構、３０……操
作スイツチ、４０ｃ……補助検出スイツチ、５
０，６０，７０……リレー、８０……負荷抵抗、
９０ａ，９０ｂ，１２０ａ，１２０ｂ……インバ
ータ、１００ａ，１００ｂ，１７０ａ，１７０ｂ
……ネガテイブANDゲート、１１０，１３０ａ，
１３０ｂ，２６０……ネガテイブNANDゲート、
１４０ａ，１４０ｂ……単安定マルチバイブレー
タ、１６０……タイマ回路、１７０……速度セン
サ、１８０……Ｆ−Ｖ変換器、１９０……サンプ
ルホールド回路、２００……負荷領域決定回路、
２１０……速度判別回路、２３０，２４０……
RSフリツプフロツプ、２８０……ポジテイブ
NORゲート。 1 and 2 are overall configuration diagrams showing one embodiment of the present invention, FIG. 3 is a detailed circuit diagram of the sample and hold circuit in FIG. 1, and FIG. 4 is a detailed circuit diagram of the load area determination circuit in FIG. 1. Figure 5 is a detailed circuit diagram of the speed discrimination circuit in Figure 1, and Figure 6 is a detailed circuit diagram of the speed discrimination circuit in Figure 1.
A detailed circuit diagram of the timer circuit (connected to the load area determination circuit) in the figure and FIG. 7 are time charts for explaining the operation of the present invention. Explanation of symbols, B...DC power supply, M...DC motor, 10...Door, 20...Drive mechanism, 30...Operation switch, 40c...Auxiliary detection switch, 5
0, 60, 70...Relay, 80...Load resistance,
90a, 90b, 120a, 120b...Inverter, 100a, 100b, 170a, 170b
...Negative AND gate, 110, 130a,
130b, 260...Negative NAND gate,
140a, 140b...monostable multivibrator, 160...timer circuit, 170...speed sensor, 180...F-V converter, 190...sample hold circuit, 200...load area determination circuit,
210...Speed discrimination circuit, 230, 240...
RS flip-flop, 280...positive
NOR gate.

Claims (1)

【特許請求の範囲】[Claims] １ 車両の乗降口にこの乗降口に沿つて横方向へ
開閉可能に配設した扉を一方向回転により開き他
方向回転により閉じる回転電動機を備えた扉開閉
システムに適用されて、前記扉を開くとき第１操
作信号を発生し同扉を閉じるとき第２操作信号を
発生する操作手段と、前記第１操作信号に応答し
て第１駆動状態となり前記回転電動機を一方向回
転させるように抵抗を介する電源から前記回転電
動機への給電を許容し前記第２操作信号に応答し
て第２駆動状態となり前記回転電動機を他方向回
転させるように前記抵抗を介する前記電源から前
記回転電動機への給電を許容する駆動手段と、前
記回転電動機の回転速度を検出し速度検出信号と
して発生する速度検出手段と、前記速度検出信号
の値に応じ前記抵抗を選択的に短絡する短絡手段
とを備えた電気制御装置において、前記第１（又
は第２）の操作信号の発生後所定時間経過したと
きタイマ信号を発生するタイマ信号発生手段と、
前記回転電動機の許容回転速度幅の上限値及び下
限値を前記タイマ信号に応答して前記速度検出信
号の値が大きい（又は小さい）とき共に大きく
（又は小さく）決定し上限値信号及び加減値信号
としてそれぞれ発生する決定手段と、前記速度検
出信号の値が前記上限値信号の値より大きくなつ
たとき出力信号を発生し前記速度検出信号の値が
前記下限値信号の値より小さくなると前記出力信
号を消滅させる出力信号発生手段と、前記出力信
号の発生に応答して前記駆動手段の第１（又は第
２）の駆動状態を消滅させ、前記出力信号の消滅
に応答して前記駆動手段の第１（又は第２）の駆
動状態への復帰（又はこの復帰及び前記短絡手段
による前記抵抗の短絡）を許容するように制御す
る制御手段とを設けたことを特徴とする車両用扉
開閉システムのための電気制御装置。1. Applied to a door opening/closing system equipped with a rotary electric motor that opens and closes a door by rotation in one direction and closes it by rotation in the other direction, the door is disposed at a vehicle entrance so that it can be opened and closed laterally along the entrance, and the door is opened. an operating means that generates a first operating signal when the door is closed and a second operating signal when closing the door; and a resistor that is configured to enter a first driving state in response to the first operating signal and rotate the rotary electric motor in one direction. The rotary electric motor is supplied with power from the power source through the resistor so as to enter a second drive state in response to the second operation signal, and rotate the rotary electric motor in the other direction. an electrical control device comprising: a drive means for allowing the rotary motor; a speed detection means for detecting the rotational speed of the rotary motor and generating it as a speed detection signal; and a shorting means for selectively shorting the resistor according to the value of the speed detection signal. In the apparatus, timer signal generating means for generating a timer signal when a predetermined time has elapsed after generation of the first (or second) operation signal;
When the value of the speed detection signal is large (or small), an upper limit value and a lower limit value of the allowable rotation speed range of the rotary electric motor are both determined to be large (or small) in response to the timer signal, and an upper limit value signal and an adjustment value signal are determined. determining means for generating an output signal when the value of the speed detection signal becomes larger than the value of the upper limit signal; and generating the output signal when the value of the speed detection signal becomes smaller than the value of the lower limit signal. output signal generating means for extinguishing a first (or second) driving state of the driving means in response to the generation of the output signal; a control means for controlling to allow return to the first (or second) drive state (or return to the first (or second) driving state and short-circuiting of the resistor by the short-circuit means). Electrical control device for.