JPH0472669A - 絶縁ゲート型バイポーラトランジスタ - Google Patents
絶縁ゲート型バイポーラトランジスタInfo
- Publication number
- JPH0472669A JPH0472669A JP28012890A JP28012890A JPH0472669A JP H0472669 A JPH0472669 A JP H0472669A JP 28012890 A JP28012890 A JP 28012890A JP 28012890 A JP28012890 A JP 28012890A JP H0472669 A JPH0472669 A JP H0472669A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- impurity concentration
- drain
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 241000282326 Felis catus Species 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、バイポーラトランジスタの表面部にMO5構
造を有し、電圧駆動のスイッチング素子として用いられ
る絶縁ゲート型バイポーラトランジスタ(以下、I G
BTと記す)に関する。
造を有し、電圧駆動のスイッチング素子として用いられ
る絶縁ゲート型バイポーラトランジスタ(以下、I G
BTと記す)に関する。
近年、電力用スイッチング素子として絶縁ゲート型バイ
ポーラトランジスタ(IGBT)が一般に使われ始めて
いるが、これは、例えばnチャネルIGBTで言えば、
nチャネル縦型MO5FETのドレイン領域のドレイン
電極側に p°層を付は加えた構造を有している。すな
わち、第2図に示すようにp+ドレイン層1(第一領域
)に隣接して低抵抗のn゛バフフフ層2第二領域)を、
それに隣接して高抵抗のn−層3(第三領域)を順次形
成し、このn−層3の表面部に選択的にp゛層4第四領
域)を、さらにこのp゛層4表面部に選択的にn゛ソー
スN5第五領域)を形成し、 p+層4のn−層3とn
°層5ではさまれた表面領域41をチャネル領域として
、この上にゲート絶縁膜7を介してゲート端子Gに接続
されたゲート電極8を形成する。そしてp′″層4とn
′″層に共通に接触しソース端子Sに接続されたソース
電極9と、p゛基板1の表面に接触し、 ドレイン端子
りに接続されたドレイン電極10とを設ける。
ポーラトランジスタ(IGBT)が一般に使われ始めて
いるが、これは、例えばnチャネルIGBTで言えば、
nチャネル縦型MO5FETのドレイン領域のドレイン
電極側に p°層を付は加えた構造を有している。すな
わち、第2図に示すようにp+ドレイン層1(第一領域
)に隣接して低抵抗のn゛バフフフ層2第二領域)を、
それに隣接して高抵抗のn−層3(第三領域)を順次形
成し、このn−層3の表面部に選択的にp゛層4第四領
域)を、さらにこのp゛層4表面部に選択的にn゛ソー
スN5第五領域)を形成し、 p+層4のn−層3とn
°層5ではさまれた表面領域41をチャネル領域として
、この上にゲート絶縁膜7を介してゲート端子Gに接続
されたゲート電極8を形成する。そしてp′″層4とn
′″層に共通に接触しソース端子Sに接続されたソース
電極9と、p゛基板1の表面に接触し、 ドレイン端子
りに接続されたドレイン電極10とを設ける。
この素子は、ソース電極9を接地しゲート8とドレイン
電極10に正の電位を与えると、MOSFETがオンし
てn゛層5らチャネル領域41を経てn−層3に電子が
流れ込む。すると、p1基板1からn−層3にn゛層2
介してこれに対応した正孔の注入が生じ、 n−層3で
は伝導度変調がおこることによりこの領域の抵抗を低く
する。
電極10に正の電位を与えると、MOSFETがオンし
てn゛層5らチャネル領域41を経てn−層3に電子が
流れ込む。すると、p1基板1からn−層3にn゛層2
介してこれに対応した正孔の注入が生じ、 n−層3で
は伝導度変調がおこることによりこの領域の抵抗を低く
する。
しかし、このスイッチング素子は、オン電圧は小さくな
るがスイッチング時の損失が大きくなるという欠点を持
つ。この欠点は、第2図に示したnチャネルI GBT
と導電型を逆にしたρチャネルIGBTでも同様に存在
する。この欠点を解決するために、電子と正孔の再結合
率を高める目的で素子に電子線を照射したり、金の拡散
を行う方法がある。しかしながら、これらの方法により
逆にオン電圧が大きくなってしまう。すなわちオン電圧
とスイッチング時間はトレードオフの関係にあり、両特
性を同時に改善することは非常に難しい。
るがスイッチング時の損失が大きくなるという欠点を持
つ。この欠点は、第2図に示したnチャネルI GBT
と導電型を逆にしたρチャネルIGBTでも同様に存在
する。この欠点を解決するために、電子と正孔の再結合
率を高める目的で素子に電子線を照射したり、金の拡散
を行う方法がある。しかしながら、これらの方法により
逆にオン電圧が大きくなってしまう。すなわちオン電圧
とスイッチング時間はトレードオフの関係にあり、両特
性を同時に改善することは非常に難しい。
本発明の目的は、上記欠点を除去し、低いオン電圧でス
イッチング特性を改善したI GBTを提供することに
ある。
イッチング特性を改善したI GBTを提供することに
ある。
上記の目的を達成するために、本発明は高不純物濃度で
第一導電型の第一領域、高不純物濃度で第二導電型の第
二領域および低不純物濃度で第二導電型の第三領域が順
次隣接し、第三領域の表面部に第一導電型の第四領域が
、その第四領域の表面部に高不純物濃度で第二導電型の
第五領域がそれぞれ選択的に形成され、第四領域表面部
の第三領域と第五領域とによってはさまれた部分をチャ
ネル領域として表面上にゲート絶縁膜を介して設けられ
たゲート電極、第四領域および第五領域の表面に共通に
接触するソース電極ならびに第一領域表面に接触するド
レイン電極を備えたIG−BTにおいて、第三領域の不
純物濃度が3.0X10”/cut以下であり、ドレイ
ン電極に接触し、第二領域に達しない深さの高不純物濃
度で第二導電型の第六領域が第一領域表面部に選択的に
形成されたものとする。
第一導電型の第一領域、高不純物濃度で第二導電型の第
二領域および低不純物濃度で第二導電型の第三領域が順
次隣接し、第三領域の表面部に第一導電型の第四領域が
、その第四領域の表面部に高不純物濃度で第二導電型の
第五領域がそれぞれ選択的に形成され、第四領域表面部
の第三領域と第五領域とによってはさまれた部分をチャ
ネル領域として表面上にゲート絶縁膜を介して設けられ
たゲート電極、第四領域および第五領域の表面に共通に
接触するソース電極ならびに第一領域表面に接触するド
レイン電極を備えたIG−BTにおいて、第三領域の不
純物濃度が3.0X10”/cut以下であり、ドレイ
ン電極に接触し、第二領域に達しない深さの高不純物濃
度で第二導電型の第六領域が第一領域表面部に選択的に
形成されたものとする。
nチャネルI GBTを例にとって説明する。オン状態
にふいて反転したチャネル領域から電子がドレインに向
かってn型の第三領域に流れ込み、そのほとんどがn型
の高不純物濃度の第六領域を通ってドレイン電極へ流れ
出す。しかし、第六領域と第二領域、すなわちバッファ
層の間に残った第一領域(ドレイン層)から正孔の注入
が第三領域に向かって生じ、かつ第六領域の形成されな
い部分の第一領域からも正孔の注入が起こるため、低不
純物濃度の第三領域で伝導度変調が促進され、オン電圧
が低下する。また、ターンオフ時は、第三領域に蓄積し
ていた電子がいち早く第六領域を通って流れ出し、かつ
第三領域の不純物濃度が3.0X10′3/cat以下
と低いため、空乏層の広がりが早く、比較的低いドレイ
ン電圧でも第二領域にリーチスルーするため、オフ時の
電流が減少し、その結果オフ時の損失も低減する。これ
らの作用は、pチャネルr GBTでも電子と正孔が入
れ換わるほかは同様であることは明らかである。
にふいて反転したチャネル領域から電子がドレインに向
かってn型の第三領域に流れ込み、そのほとんどがn型
の高不純物濃度の第六領域を通ってドレイン電極へ流れ
出す。しかし、第六領域と第二領域、すなわちバッファ
層の間に残った第一領域(ドレイン層)から正孔の注入
が第三領域に向かって生じ、かつ第六領域の形成されな
い部分の第一領域からも正孔の注入が起こるため、低不
純物濃度の第三領域で伝導度変調が促進され、オン電圧
が低下する。また、ターンオフ時は、第三領域に蓄積し
ていた電子がいち早く第六領域を通って流れ出し、かつ
第三領域の不純物濃度が3.0X10′3/cat以下
と低いため、空乏層の広がりが早く、比較的低いドレイ
ン電圧でも第二領域にリーチスルーするため、オフ時の
電流が減少し、その結果オフ時の損失も低減する。これ
らの作用は、pチャネルr GBTでも電子と正孔が入
れ換わるほかは同様であることは明らかである。
第1図は本発明の一実施例のI GBTの断面構造を示
し、第2図と共通の部分には同一の符号が付されている
。このIGBTを次のようにして製作した。まず、厚さ
250μmで不純物濃度5,0x10”/catのn−
基板3の表面に、ゲート酸化膜7を介して多結晶ンリコ
ンからなるゲート電極8を形成し、ゲート電極、ゲート
酸化膜パターニングに用いたのと同一マスクを用いて第
四領域のp゛層4形成するためのイオン注入を行う。
これと合わせて第三領域の n−基板3の裏面に第二領
域のn゛層2p゛層1形成するためのイオン注入を行っ
たのち、これらを熱拡散する。これにより表面不純物濃
度8XlO”/ciで厚さ5μmのp゛層l、最高不純
物濃度10”/cj程度で厚さ15μmのn1層2がp
゛層4共にできる。次に、ゲート電極8をマスクとして
のイオン注入と熱拡散によりn+層5を、また裏面側に
設けたマスクを用いてのイオン注入と熱拡散により第六
領域のn°層6を形成する。n1層6の表面不純物濃度
は7X101a/cIllで深さは4μmであり、その
基板面積に対する面積比は30%程度である。このあと
、絶縁膜7の形成とパターニング、つづいてソース電極
9およびドレイン電極の形成を行う。なお、本実施例の
素子には、再結合を高める目的での電子線照射あるいは
金拡散を行っていない。
し、第2図と共通の部分には同一の符号が付されている
。このIGBTを次のようにして製作した。まず、厚さ
250μmで不純物濃度5,0x10”/catのn−
基板3の表面に、ゲート酸化膜7を介して多結晶ンリコ
ンからなるゲート電極8を形成し、ゲート電極、ゲート
酸化膜パターニングに用いたのと同一マスクを用いて第
四領域のp゛層4形成するためのイオン注入を行う。
これと合わせて第三領域の n−基板3の裏面に第二領
域のn゛層2p゛層1形成するためのイオン注入を行っ
たのち、これらを熱拡散する。これにより表面不純物濃
度8XlO”/ciで厚さ5μmのp゛層l、最高不純
物濃度10”/cj程度で厚さ15μmのn1層2がp
゛層4共にできる。次に、ゲート電極8をマスクとして
のイオン注入と熱拡散によりn+層5を、また裏面側に
設けたマスクを用いてのイオン注入と熱拡散により第六
領域のn°層6を形成する。n1層6の表面不純物濃度
は7X101a/cIllで深さは4μmであり、その
基板面積に対する面積比は30%程度である。このあと
、絶縁膜7の形成とパターニング、つづいてソース電極
9およびドレイン電極の形成を行う。なお、本実施例の
素子には、再結合を高める目的での電子線照射あるいは
金拡散を行っていない。
このようにして製作されたrGBTのターンオフ波形の
測定結果を、 n゛層6形成しない第2図に示した従来
型素子のターンオフ波形と共に第3図に示す。実線で示
した本発明の実施例の素子のターンオフ時のドレイン電
流I’l+の方が点線で示した従来型素子のドレイン電
流I。2に比して低く抑えられていることがわかる。M
DIおよびVO2はそれぞれ本発明の実施例および従来
型の素子のドレイン電圧である。このときの画素子のタ
ーンオフ損失を測定したところ、本実施例の素子が従来
構造の素子にくらべ約171O〜1150と格段に低減
した。また、オン電圧は本実施例の素子は3.6vで、
n゛層6存在により正孔の注入効率が低下するため従
来型の素子の3.1Vより多少高くなるが、電子線照射
あるいは金拡散を行ってライフタイムを落とした素子で
オン電圧が高い場合、4.5vまで達するのにくらべれ
ば著しく改善されている。
測定結果を、 n゛層6形成しない第2図に示した従来
型素子のターンオフ波形と共に第3図に示す。実線で示
した本発明の実施例の素子のターンオフ時のドレイン電
流I’l+の方が点線で示した従来型素子のドレイン電
流I。2に比して低く抑えられていることがわかる。M
DIおよびVO2はそれぞれ本発明の実施例および従来
型の素子のドレイン電圧である。このときの画素子のタ
ーンオフ損失を測定したところ、本実施例の素子が従来
構造の素子にくらべ約171O〜1150と格段に低減
した。また、オン電圧は本実施例の素子は3.6vで、
n゛層6存在により正孔の注入効率が低下するため従
来型の素子の3.1Vより多少高くなるが、電子線照射
あるいは金拡散を行ってライフタイムを落とした素子で
オン電圧が高い場合、4.5vまで達するのにくらべれ
ば著しく改善されている。
次に、 n−基板の不純物濃度を変え、他は同様にして
第1図に構造を形成した素子におけるオン電圧およびタ
ーンオフ損失を第4図に示す。この図より、rr’′層
3の不純物濃度が30×10I3/cdを超えると、急
激にターンオフ損失が増加することがわかる。しかし、
オン電圧はほとんど変わらない。
第1図に構造を形成した素子におけるオン電圧およびタ
ーンオフ損失を第4図に示す。この図より、rr’′層
3の不純物濃度が30×10I3/cdを超えると、急
激にターンオフ損失が増加することがわかる。しかし、
オン電圧はほとんど変わらない。
また、 このような低不純物濃度のn−層3を有する素
子のn゛層6n゛層2完全に接するように深くしてドレ
インショート構造にした場合のオン電圧を測定したとこ
ろ、Vo −15,OVでも1、=0.2AL、か流れ
ず、バイポーラ動作しなかった。
子のn゛層6n゛層2完全に接するように深くしてドレ
インショート構造にした場合のオン電圧を測定したとこ
ろ、Vo −15,OVでも1、=0.2AL、か流れ
ず、バイポーラ動作しなかった。
本発明によれば、IGBTのドレイン層の一部に、ドレ
イン層と逆の導電型をもつ領域をバッファ層に接しない
深さに形成することにより、伝導度変調の程度を著しく
弱めないでターンオフ時に高抵抗層からの多数キャリア
がその領域を通って流出するようにすると同時に、高抵
抗層の不純物濃度を3.0X10”/cat以下とする
ことにより空乏層の広がりを早くし、ターンオフ時の電
流を抑えることによって、オン電圧が比較的低く、かつ
スイッチイブ損失の小さいI GBTが得られた。
イン層と逆の導電型をもつ領域をバッファ層に接しない
深さに形成することにより、伝導度変調の程度を著しく
弱めないでターンオフ時に高抵抗層からの多数キャリア
がその領域を通って流出するようにすると同時に、高抵
抗層の不純物濃度を3.0X10”/cat以下とする
ことにより空乏層の広がりを早くし、ターンオフ時の電
流を抑えることによって、オン電圧が比較的低く、かつ
スイッチイブ損失の小さいI GBTが得られた。
第1図は本発明の一実施例のI GBTの断面図、第2
図は従来のIGBTの断面図、第3図は本発明の一実施
例および従来構造のI GBTのターンオフ時の電流お
よび電圧波形図、第4図は本発明の実施例のIGBTの
ターンオフ損失およびオン電圧と第三領域不純物濃度と
の関係線図である。
図は従来のIGBTの断面図、第3図は本発明の一実施
例および従来構造のI GBTのターンオフ時の電流お
よび電圧波形図、第4図は本発明の実施例のIGBTの
ターンオフ損失およびオン電圧と第三領域不純物濃度と
の関係線図である。
Claims (1)
- 【特許請求の範囲】 1)高不純物濃度で第一導電型の第一領域、高不純物濃
度で第二導電型の第二領域および低不純物濃度で第二導
電型の第三領域が順次隣接し、第三領域の表面部に第一
導電型の第四領域が、その第四領域の表面部に高不純物
濃度で第二導電型の第五領域がそれぞれ選択的に形成さ
れ、第四領域表面部の第三領域と第五領域とによっては
さまれた部分をチャネル領域として表面上にゲート絶縁
膜を介して設けられたゲート電極、第四領域および第五
領域の表面に共通に接触するソース電極ならびに第一領
域表面に接触するドレイン電極を備えたものにおいて、
第三領域の不純物濃度が3.0×10^1^3/cm^
2以下であり、ドレイン電極に接触し、第二領域に達し
ない深さの高不純物濃度で第二導電型の第六領域が第一
領域表面部に選択的に形成されたことを特徴とする絶縁
ゲート型バイポーラトランジスタ。 2)請求項1の絶縁ゲート型バイポーラトランジスタに
おいて、第一領域に対する第六領域の面積比を約30%
としたことを特徴とする絶縁ゲート型バイポーラトラン
ジスタ。 3)請求項1または2の絶縁ゲート型バイポーラトラン
ジスタにおいて、第六領域の拡散深さを第一領域の深さ
の5分の4程度としたことを特徴とする絶縁ゲート型バ
イポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4114349A DE4114349C2 (de) | 1990-05-10 | 1991-05-02 | Bipolartransistor mit isoliertem Gate (IGBT) |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2-120607 | 1990-05-10 | ||
JP12060790 | 1990-05-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0472669A true JPH0472669A (ja) | 1992-03-06 |
Family
ID=14790435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28012890A Pending JPH0472669A (ja) | 1990-05-10 | 1990-10-18 | 絶縁ゲート型バイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0472669A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5569941A (en) * | 1992-10-20 | 1996-10-29 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device with a buried gapped semiconductor region |
JP2003031809A (ja) * | 2001-07-17 | 2003-01-31 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6480077A (en) * | 1987-09-21 | 1989-03-24 | Nissan Motor | Conductivity-modulation mosfet |
-
1990
- 1990-10-18 JP JP28012890A patent/JPH0472669A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6480077A (en) * | 1987-09-21 | 1989-03-24 | Nissan Motor | Conductivity-modulation mosfet |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5569941A (en) * | 1992-10-20 | 1996-10-29 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device with a buried gapped semiconductor region |
JP2003031809A (ja) * | 2001-07-17 | 2003-01-31 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ |
JP4566470B2 (ja) * | 2001-07-17 | 2010-10-20 | 三菱電機株式会社 | 絶縁ゲート型バイポーラトランジスタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6091086A (en) | Reverse blocking IGBT | |
JPH03238871A (ja) | 半導体装置およびその製造方法 | |
JPH043981A (ja) | 伝導度変調型mosfet | |
US5585650A (en) | Semiconductor bidirectional switch and method of driving the same | |
JPH0457110B2 (ja) | ||
JPH10294461A (ja) | 絶縁ゲート形半導体素子 | |
JPH098304A (ja) | 良好な導通特性を備えたmos半導体素子 | |
JPH03194974A (ja) | Mos型半導体装置 | |
JP3519173B2 (ja) | 横型半導体装置およびその製造方法 | |
JPH0518267B2 (ja) | ||
JP3249891B2 (ja) | 半導体装置およびその使用方法 | |
JPH0888357A (ja) | 横型igbt | |
JP2964609B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
JP2513665B2 (ja) | 絶縁ゲ−ト型サイリスタ | |
JPH0612823B2 (ja) | 二方向性の電力用高速mosfet素子 | |
JPH0472669A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP2720574B2 (ja) | デュアルゲート型絶縁ゲートバイポーラトランジスタ | |
JPH0529628A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JPH04312978A (ja) | Mosコントロールサイリスタ | |
JP3730283B2 (ja) | 高耐圧半導体装置の製造方法 | |
JP2808882B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP2629437B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
JPH04320377A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JPH1098183A (ja) | 半導体装置とその製造方法 | |
JPH06163908A (ja) | ダブルゲートmosデバイス |