JPH0471340B2 - - Google Patents

Info

Publication number
JPH0471340B2
JPH0471340B2 JP59222181A JP22218184A JPH0471340B2 JP H0471340 B2 JPH0471340 B2 JP H0471340B2 JP 59222181 A JP59222181 A JP 59222181A JP 22218184 A JP22218184 A JP 22218184A JP H0471340 B2 JPH0471340 B2 JP H0471340B2
Authority
JP
Japan
Prior art keywords
lead
pitch
leads
lead frame
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59222181A
Other languages
English (en)
Other versions
JPS61101062A (ja
Inventor
Shinya Funayama
Akira Suzuki
Hajime Murakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Yonezawa Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Yonezawa Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP22218184A priority Critical patent/JPS61101062A/ja
Publication of JPS61101062A publication Critical patent/JPS61101062A/ja
Publication of JPH0471340B2 publication Critical patent/JPH0471340B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、電子部品の製造技術に関し、特に樹
脂封止されてなる半導体装置の製造に利用して有
効な技術に関する。
〔背景技術〕
半導体の外形寸法について定めてある規格とし
て、Mechanical standardization of
semiconductor devicees(規定元:
INTERNATIONAL ELECTROTECHNICAL
COMMISSION,1976年発行)がある。
その規格の中に、リード間ピツチが規定されて
いる。
そこで本発明者は、規定に沿つて製造されたリ
ードフレームを用い半導体装置の製造を行なつた
ところ以下に示すような問題があることを見い出
した。
すなわち、第12図に示されるように、半導体
装置1のパツケージ2から突出するリード3のタ
イバー連結部4(図中斜線で示されている部分)
に、切れ込み5が生じ、外観不良を生じるという
問題である。
また、第13図に示されるように、基板16に
設けられたソケツト7に対して半導体装置1のリ
ード3がうまく合わず、基板に実装しにくい、あ
るいは実装できない(以下実装不良とする)等と
いうことも見い出された。
本発明者が上述した問題について種々検討した
ところ、以下に示すようなことを明らかにした。
素子(ペレツト)を載置し、そのペレツトの端
子とリードを結線したリードフレームの、封止す
べき部分(以下主要部とする)を、樹脂(以下レ
ジンとする)により封止(以下モールドとする)
する。その後、レジン及びリードフレームが、常
温まで冷やされていく過程において、レジンの収
縮に伴なつて、リードがパツケージ中心方向に変
形される。すると、リード間ピツチが縮んだ状態
になり、規格値通りに製造されたリードフレーム
の、切断すべき部分を切断するように設定された
切断型を用いて切断すると、第12図に示される
リード3のタイバー連結部4に切れ込み5を生じ
てしまうということが明らかにされた。
上述したリード間ピツチの縮みについて以下に
詳細に説明する。
レジンの熱収縮率とリードフレームの熱収縮率
を比較すると、レジンの熱収縮率は、リードフレ
ームの熱収縮率の数倍程度になつている。それゆ
え、モールド後、レジンとリードフレームが常温
まで冷える際、レジンの収縮量がリードフレーム
の収縮量よりも数倍程度大きく、レジンは、レジ
ン中に介在するリードをパツケージ中心方向へ変
形させようとしながら収縮する。そして、レジン
の絶対的な収縮量は、パツケージ長手方向が大き
いので、パツケージ側面からパツケージ長手方向
に対して直交する方向に突出するリードは、パツ
ケージ長手方向に、大きく変形される。すると、
リード間ピツチが縮んだ状態となる。
また、第12図ないし第13図において、パツ
ケージ2の長手方向中心から、大きく離れた位置
にあるリード3ほど、そのタイパー連結部4への
切込み5が大きくなつているが、これは、レジン
収縮がパツケージ2中心方向へ行なわれるため、
パツケージ2中心から大きく離れた位置にあるリ
ード3は、レジンの累積された収縮量によつて、
パツケージ2中心付近のリード3に比べ大きく変
形され、タイパー連結部4の切込5が大きくなる
ものである。
それゆえ、各リード間ピツチの縮み自体は小さ
いものの、その縮みが累積される部分、つまりパ
ツケージ中心から大きく離れた位置にあるリード
ほど、規定の位置よりも大きくずれてしまう。
そして、上述したようにリード間ピツチが縮ん
だ場合には、タイバー連結部の、パツケージ長手
方向中心側(内側)のみに切れ込みが生じるとい
う特徴がある。
しかしながら、切断時の精度によつては、リー
ド間ピツチが縮んだものであつても、常にタイバ
ー連結部の、パツケージ長手方向中心側のみに切
れ込みが生ずるとは、かぎらない。
ところで、本発明者による種々の実験から、リ
ードの本数が40本程度のものから、前述した問題
が顕著にあらわれるということもあきらかにさ
れ、つまり、パツケージ寸法が大きくなる程、問
題も大きくなることがわかつた。
また、第13図に示されるように、リード間ピ
ツチが縮んだ半導体装置1を、基板6に設けられ
たソケツト7に挿入しようとしても、ソケツト7
は、規格で規定されているリード間ピツチeのと
おりの間隔で配置されているため、規格値よりも
リード間ピツチが縮んだリードを有するものは、
ソケツト7に挿入しにくくなつたり、実装不良と
なつてしまう。この場合にも、パツケージ寸法が
大きくなる程実装不良が多くなる。
ここで、リードフレーム切断の際の、リードへ
の切込みを低減させるため、切断型の切断刃を、
予めリードの変形を考慮して設けることが考えら
れるが、リードのタイバー連結部への切込みは低
減できるものの、実装不良の低減をも計り得るこ
とは困難である。
また、本発明者は、パツケージ側面から四辺に
リードが突出するフラツトパツケージタイプの
IC(以下FPタイプICとする)についても、ヨール
ド後のレジン収縮によつてリード間ピツチが縮
み、以下に示すような問題があることを見い出し
た。
すなわち、実装時に、実装すべく基板に実装し
にくい、あるいは実装できない等ということであ
る。これは、FPタイプICのリードに対応し、FP
タイプICを載置するために基板に設けられた配
線パターンと、モールド後のレジン収縮によつて
リード間ピツチが縮んだFPタイプICのリードと
がうまく合わないためである。
そこで本発明者は、規格に適う半導体装置を得
ることが、リードのタイパー連結部への切込み
や、実装不良を低減できるものと考え、種々検討
を行なつた結果本発明にいたつた。
〔発明の目的〕
本発明の目的は、規格に適つた半導体装置を得
ることにある。
本発明の他の目的は、リードのタイバー連結部
に切込みが生ずることのない、半導体製造技術を
提供することにある。
本発明の他の目的は、実装不良を低減でき得る
半導体製造技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特
徴は、本明細書の記述および添付図面からあきら
かになるであろう。
〔発明の概要〕
本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば下記のとおりであ
る。
すなわち、規格値のとおりのリード間ピツチ
に、レジンの収縮によるリード間ピツチの縮み分
をプラスしたリードフレームを作成し、そのリー
ドフレームを用いて半導体装置を製造することに
より、レジンの収縮によつてリード間ピツチが縮
んでも、予めプラスして設けられた縮み分が縮む
ことになるため、規格に適つた半導体装置が得ら
れるものである。
実施例 1 本発明者は、前述した問題が生じた半導体装置
の、トータル的なリードの縮みを各リードについ
て測定し、その縮み量を予めリード間ピツチにプ
ラスしておき、そのリードフレームを用いて半導
体装置を製造しようと考えた。
そこで、リードフレームの、リード間ピツチ
を、規格値である2.54に対して、2.545にするこ
とを考えたが、リードフレームの製造における加
工精度上、リード間ピツチを2.545にすることは
難しいことを知り、第1図に示されるようなリー
ドフレームを考えた。
第1図は、本発明の一実施例であるリードフレ
ームの一部を示す平面図である。
第2図は、第1図におけるリードフレームのA
部拡大図である。
第3図は、モールド機構を示す概略断面図であ
る。
第4図は、モールド後のリードフレームを示す
平面図である。
第5図は、切断型を示す概略断面図である。
第6図は、リード連結部切断後の半導体装置を
示す平面図である。
第7図および第8図は、本発明の一実施例によ
つて得られた半導体装置のリードの、タイバー連
結部を示す拡大図である。
第9図は、本発明の一実施例によつて得られた
半導体装置を、実装した状態を示す側面図であ
る。
第1図において、8はリードフレームを示す。
9は、互いに平行する外枠フレームである。10
は、タブであり、前記外枠フレーム9の間に、外
枠フレーム9の長手方向に対して複数個等間隔に
配置され、素子(以下ペレツトとする)を載置す
るためのものである。11は、タブ吊りリードで
あり、前記外枠フレーム9に連結され、前記タブ
10を支持し得るものである。12は、リードで
あり、複数本配置され、一端は、前記タブ10に
近接し、他端は前記外枠フレーム9長手方向とほ
ぼ平行する。前記リード12の他端は、規格によ
つて定められているリード間ピツチ寸法2.54mm
(e1)と、その寸法よりも大きなリード間ピツチ
寸法2.55mm(e2)を交互にとつたかたちで配置さ
れている。13は、第1のタイバーであり、モー
ルド時に、不所望な部分へのレジン流出を防ぎ、
後述するパツケージの形状を所望通りに得るため
のものである。14は、タイバー連結部である。
15は、第2のタイバーであり前記リード12
の、前記タブ10に近接する一端とは異なる他端
に連結され、前記リード12の前記他端を保護し
得るものである。
第2図は、第1図におけるリードフレーム8の
A部拡大で、リード12が、e1またはe2のリード
間ピツチをもつて交互に配置されていることがわ
かる。
第3図において、16は、モールド型を示す。
17は、上型であり、後述する下型とで、モール
ド型16を構成する。上型17には、半導体装置
のパツケージの上半分を形成するための凹部18
が複数個設けられている。上型17は、図示しな
い機構により上下動でき得るようになつている。
上型17の中央付近には、後述するタブレツトを
挿入するための円形の開口19が設けられてい
る。20は、下型であり、前記上型17とで、モ
ールド型16を構成する。下型20には、半導体
装置のパツケージの下半分を形成するための凹部
21が、前記上型17の凹部18に対応して設け
られている。下型20は、タブにペレツト22を
接着しかつペレツト22の端子(図示せず)とリ
ードとを導電性ワイヤ23で結線した状態のリー
ドフレーム8を複数連載置でき得るようになつて
いる。
なお、前記上型17と前記下型20とが合わせ
れ、凹部18と凹部21によつて形成された空間
を、キヤビテイ24とする。
25は、ランナーであり、後述するレジンを、
前記キヤビテイ24内に導入するためのものであ
る。26は、タブレツトであり、レジンを錠剤状
に成形したものである。27は、プランジヤーで
あり、前記タブレツト26を、前記上型17の開
口19を介して、前記モールド型16内に加圧挿
入するためのものである。
第4図において28は、パツケージである。
第5図において、29は、切断型を示す。30
は、切断型の上型であり、リードフレーム8の、
切断すべき部分、すなわち、外枠フレーム、第1
のタイバー13、第2のタイバー15(以下総称
してリード連結部とする)を切断するための切断
刃31が、上型30内を上下動自在に設けられて
いる。32は、パツケージ28の上半分に対応し
て設けられた凹部であり、パツケージ28の上半
分を収納でき得るようになつている。33は、切
断型の下型であり、前記上型30の切断刃31に
対応した複数の開口34が設けられている。35
は、パツケージ28の下半分に対応して設けられ
た凹部であり、パツケージ28の下半分を収納で
き得るようになつている。
なお、切断刃31は、規格値のとおりのリード
フレームを切断するようなつている。
第6図において、36は、半導体装置を示す。
37は、タイバー連結部を示す。
第9図において、38は基板である。39は、
ソケツトであり、規格通りのピツチで、基板38
に設けられている。
以下、本発明の一実施例である半導体装置の製
造技術について説明する。
第1図に示される、リードフレーム8は、リー
ド間ピツチとして、規格値である2.54mm(e1
と、規格値よりも大きい2.55mm(e2)とを交互に
とつている。
これは、個々のリード間でみると、レジン収縮
によるリード間ピツチの縮みは小さく、その縮み
をほとんど無視でき得るほどであるが、個々のリ
ード間ピツチの縮みが累積されることによる影響
が大きく、それゆえ前述したリードフレームの、
縮みを見込んだリード間ピツチのプラス分のトー
タルが、個々のリード間ピツチの縮み量のトータ
ルと近似していれば、リード間ピツチが縮んでも
規格に適つた半導体装置が得られ、本発明の目的
を達成でき得るという考えに基づくものである。
先ず、リードフレーム8の、タブ10にAu−
Si共晶合金法や、Agペースト等を用い、ペレツ
ト(図示せず)が接着される。次いで、前記ペレ
ツトの端子と、リードフレーム8のリード12
が、Au線等の導電性ワイヤ(図示せず)により
結線され、ペレツトとリード12との導通がとら
れる。その後第3図に示されるように、予め百数
十度程度に加熱されたモールド型16の下型20
所定位置に、リードフレーム8が、複数連載置さ
れる。このとき、リードフレーム8の外枠フレー
ム9に設けられた位置決め用穴(図示せず)が前
記下型20に設けられた位置決め用ピン(図示せ
ず)に合わされ、前記リードフレーム8は、前記
下型20所定位置に載置される。上型17が、下
型20に合わされると、百度程度に予熱されたタ
ブレツト26が、プランジヤ27により、上型1
7の開口19内に挿入される。すると、タブレツ
ト26が加熱溶融し、レジンがランナー25を通
つて、キヤビテイ24内に注入され、レジンが硬
化する。
予め、リードフレームのリード間ピツチに縮み
代をプラスしてあり、その縮み代のトータルと、
レジン収縮に伴なうリード間ピツチの実際の縮み
のトータルが近似していることにより、レジン硬
化によつてレジンが収縮しても、リード間ピツチ
の縮みが累積されることを低減して、リード間ピ
ツチが規格に適つたものが得られる。
モールド後のリードフレーム(第4図に示す)
は、第5図に示される切断型29によつて、リー
ド連結部を切断される。リードフレーム8は、そ
の外枠フレーム、第1のタイバー、第2のタイバ
ーが、下型33の開口34にそれぞれ対応され、
下型33に載置される。上型30が下動し、リー
ドフレーム8のリード12を、下型33との間に
おさえ、その後切断刃31が下動し、リードフレ
ーム8のリード連結部、つまり、外枠フレーム、
第1のタイバー、第2のタイバーが切断される。
すると、リード間ピツチは、規格に適うようにな
つているので、規格のとおりのリードフレームの
リード連結部を切断するように設定された切断型
の切断により、第6図に示される半導体装置36
が得られる。つまり、タイバー連結部37に切れ
込みが生ずることを低減された半導体装置36が
得られる。
タイバー連結部を拡大したものが、第7図、第
8図に示されているが、前述したリード連結部を
切断する際、切断型29の切断刃31の精度、あ
るいは、下型33へのリードフレーム8載置の際
の精度が、高ければ、第7図にその一部を示すよ
うに、タイバー連結部37の布が、すべてのリー
ド12にわたつて、それぞれのリード巾中心に対
して左右にほぼ均一となる。
しかしながら、前記下型33へのリードフレー
ム8載置の際の精度が低い場合、第8図に、その
一部を示すように、タイバー連結部37の巾とし
ては、リード巾中心に対して左右いずれか一方が
大きくなり、これは、パツケージ同一面から突出
するリードについて、すべて一定方向が大きくな
る。
つまり、リード間ピツチに、縮みが考慮されて
いるリードフレームを用いて半導体装置を製造し
た場合、すべてのリードのタイバー連結部の巾
が、リード巾中心に対して左右にほぼ均一である
か、パツケージ同一面から突出するリードのタイ
バー連結部の巾が、リード巾中心に対してすべて
左右いずれか一定方向に大きくなるという特徴が
ある。
なお、リードの本数が少ないもの、例えば14
本、16本等の場合にも、上述したタイバー連結部
と同様なタイバー連結部を有するが、これは、リ
ード間ピツチの縮みの累積が、40本程度のリード
のものより少ないためで、リード間ピツチはそれ
ほど大きく変わらないからである。
第9図は、規格値のとおりピツチ(2.54mm)で
配置されたソケツトに、本発明の一実施例によつ
て得られた半導体装置を実装した状態を示してい
るが、半導体装置36は、規格に適つたリード間
ピツチを有するのでソケツト39への半導体装置
の実装性は、良好である。
なお、リード連結部切断の際のリードフレーム
の位置ずれがない限り、リード連結部への切込み
は、低減されるので、外観不良の低減につなが
る。
本実施例では、そのリード間ピツチを、規格値
のもの(2.54mm、以下e1とする)と、規格値より
も大きいもの(2.55mm、以下e2とする)を交互に
配置したかたちになつているが、リードフレーム
製造の精度が向上すれば、全てのリード間ピツチ
を2.545mmとしても良い。
また、パツケージ中心付近のリードのリード間
ピツチを、e1とし、パツケージ中心から離れた位
置にあるもののリード間ピツチを、e2とすること
もできる。
リード間ピツチを、e1とe2の組合せに限らず、
2.56mmのものも組合わせる等、種々考えられる。
つまり、モールド後のリード間ピツチの縮み量
のトータルと、各リードの縮み代のトータルが近
似するような、リードフレームであれば、規格に
適つた半導体装置を得ることができる。
しかしながら、ごく少数のリードのリード間ピ
ツチだけを大きくするよりも、できるだけ多くの
リードのリード間ピツチに、その縮み代のトータ
ルを分散させたかたちにしたほうが、より規格に
適つた、寸法精度の良好な半導体装置を得ること
ができる。
また、リードフレームの製造精度が向上すれ
ば、パツケージ中心から離れるリード間ほど、そ
のピツチを徐々に大きくすることもでき、さらに
寸法精度の良好な半導体装置を得ることができ
る。
さらに、本実施例では、リード数が40本である
ものに、本発明を適用したが、リード本数が多
く、パツケージ寸法が大きいもの程、リード間ピ
ツチの縮みが累積される量が大きいので、パツケ
ージ寸法が大きいものに本発明を適用すれば、そ
の効果は顕著にあらわれる。
実施例 2 第10図は、本発明の他の実施例として、半導
体装置の一種であるFPタイプIC製造に用いられ
るリードフレームを示す平面図である。
第11図は、FPタイプICを、基板に実装した
状態を示す平面図である。
第10図において40は、リードフレームを示
す。41は、互いに平行する外枠フレームであ
る。(なお、外枠フレーム40長手方向をX方向
とし、長手方向と直交する方向をY方向とする)
42は、タブであり、前記外枠フレーム41の間
に、外枠フレーム41の長手方向に対して複数個
等間隔に配置され、ペレツトを載置し得るもので
ある。43は、タブ吊りリードであり、後述する
第1のタイバーに接続され、前記タブ42を支持
し得るものである。44は、リードであり、一端
は前記タブ42に近接し、外枠は、X方向、Y方
向に伸びる。ここで、X方向にその長手方向があ
るリードをX方向リードとし、Y方向にその長手
方向があるリードをY方向リードとすると、X方
向リード44の、前記タブ42と近接する一端と
は異なる他端は、後述する第2のタイバーに連結
されている。そして、Y方向リード44の、前記
タブ42と近接する一端とは異なる他端は、前記
外枠フレーム41に連結される。Y方向リード4
4は、そのリード間ピツチを、タブ吊り43と第
1のタイバー44が連結される部分から一番離れ
た位置にあるリード間ピツチをe2(1.01mm)とし、
他の部分はe1(1.00mm)のリード間ピツチとして
いる。これは、パツケージのX方向寸法がそれ程
大きくないので、X方向へのレジンの絶対的な収
縮量が小さいと考えたためである。一方X方向リ
ード44は、第2のタイバー46長手方向中心か
ら離れた位置にあるリード間ピツチを、e2とe1
が交互になるようにしている。つまり、実施例1
と同様に、レジン収縮によるリード間ピツチの縮
み量のトータルと、リード間ピツチの縮みを見込
んで設けられたリード間ピツチのプラス分のトー
タルが合うようになつている。45は、第1のタ
イバーであり、前記タブ42をとり囲むようにし
て、前記リード44を連結している。この第1の
タイバーは、モールド時に、不所望な部分のレジ
ンが流出するのを防ぐ役目をもつ。46は、第2
のタイバーであり、前記外枠フレーム41に連結
され、前記X方向リード44の、前記タブ42に
近接する一端とは異なる他端を保護し得るもので
ある。
第11図において47は、FPタイプICを示す。
48は、パツケージを示す。49は、基板であ
り、FPタイプIC47のリード44に対応した、
配線パターン50が設けられ、FPタイプIC47
を載置し得るようになつている。
以下に、その製造技術を説明するが、製造工程
等については実施例1に類似するものであり、実
施例1と同様な部分については、その説明を簡略
化する。
リードフレーム40のタブ42に、Au−Si共
晶合金法等によりペレツト(図示せず)が接着さ
れる。次いで、前記ペレツトの端子と、リードフ
レーム40のリード44が、Au線等のワイヤに
より結線され(図示せず)、ペレツトとリードと
の導通がとられる。その後、第5図に示されるモ
ールド機構と同様に構成されたモールド機構によ
り、モールドすべき部分がモールドされる。この
際、リードフレームのリード間ピツチに縮み代を
プラスしてあり、その縮み代にトータルと、レジ
ン収縮によるリード間ピツチの実際の縮みのトー
タルが近似しているので、レジン硬化によつてレ
ジンが収縮しても、リード間ピツチが規格に適つ
たものが得られる。その後、モールド後のリード
フレームは、第7図に示される切断型と同様に構
成された切断型によつて、切断すべき部分が切断
される。すると、前記切断の精度が高い場合には
実施例1と同様に、リードの、タイバー連結部
(第1のタイバーを連結していた部分)の巾が、
すべてのリードにわたつて、左右にほぼ均一とな
り、前記切断の精度が低い場合には、タイバー連
結部の巾としては、リード巾中心に対して左右い
ずれか一方が大きくなり、これはパツケージ同一
面から突出するリードについて、すべて一定方向
が大きくなる。
また、FPタイプICの場合リード間ピツチが1
mm程度であるため、レジン収縮に伴なうリード間
ピツチの縮みを考慮したことによる影響は大きい
といえる。
なお、リード間ピツチの縮み代のとり方につい
ては、実施例1と同様に、種々考えられる。
〔効果〕
(1) レジン収縮によるリード間ピツチの縮み代を
含んだリードフレームを用いて、半導体装置を
製造することにより、モールド後のレジン収縮
によつてリード間ピツチが縮んでも、予め設け
られていた、縮み代が縮むことになるため、規
格に適つた半導体装置が得られるという効果が
得られる。
(2) 規格により定められているリード間ピツチ
と、規格よりも大きい値のリード間ピツチを交
互に配置したリードフレームを用いることによ
り、リードフレームの製造精度向上を要求する
ことなく、規格に適つた半導体装置を得ること
ができるという効果が得られる。
(3) モールド後のレジン収縮によつても、リード
間ピツチは、規格寸法に適つたものが得られる
ことにより、リード連結部切断による、リード
のタイバー連結部への切込みを低減できるとい
う効果が得られる。
(4) リードのタイバー連結部への切込みが低減で
きることにより、タイバー連結部に切込みが生
じたものに比べ、その部分の機械的強度が増す
という効果が得られる。
(5) リードのタイバー連結部への切込みが低減で
きることにより、外観不良が低減できるという
効果が得られる。
(6) モールド後のレジン収縮によつても、リード
間ピツチは、規格寸法に適つたものが得られる
ので、実装性が向上するという効果が得られ
る。
以上本発明者によつてなされた発明を実施例に
もとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。
〔利用分野〕
以上の説明では、主として本発明者によつてな
された発明を、その背景となつた利用分野である
半導体装置の製造技術に適用した場合について説
明したが、それに限定されるものでなく、樹脂に
より封止されてなる電子部品の製造技術に適用で
きる。
【図面の簡単な説明】
第1図は、本発明の一実施例であるリードフレ
ームの一部を示す平面図、第2図は、第1図にお
けるA部拡大図、第3図はモールド機構を示す概
略断面図、第4図は、モールド後のリードフレー
ムを示す平面図、第5図は、切断型を示す概略断
面図、第6図は、リード連結部切断後の半導体装
置を示す平面図、第7図及び第8図は、本発明の
一実施例によつて得られた半導体装置のリード
の、タイバー連結部を示す拡大図、第9図は、本
発明の一実施例によつて得られた半導体装置を実
装した状態を示す側面図、第10図は、FPタイ
プIC製造に用いられるリードフレームを示す平
面図、第11図は、FPタイプICを基板に実装し
た状態を示す平面図、第12図は、本発明者によ
つて見い出された問題点を説明するための、半導
体装置の平面図、第13図は、本発明者によつて
見い出された問題点を説明するための、半導体装
置、およびソケツトを示す側面図である。 1,36……半導体装置、2,28……パツケ
ージ、3,12,44……リード、4,14,3
7……タイバー連結部、5……切込み、6,3
9,49……基板、7,39……ソケツト、8,
40……リードフレーム、9,41……外枠フレ
ーム、10,42……タブ、11,43……タブ
吊りリード、13,45……第1のタイバー、1
5,46……第2のタイバー、16……モールド
型、17,30……上型、18,21,32,3
5……凹部、19,36……開口、20,33…
…下型、22……ペレツト、23……導電性ワイ
ヤ、24……キヤビテイ、25……ランナー、2
6……タブレツト、27……プランジヤー、29
……切断型、31……切断刃、47……FPタイ
プIC、50……配線パターン。

Claims (1)

  1. 【特許請求の範囲】 1 (a) 半導体の封止に用いられる樹脂の硬化に
    伴つてリード間ピツチが収縮する分、少なくと
    も一部のリードにおけるリード間ピツチが所定
    の規格値より大きめに設定されているリードフ
    レームを用意し、上記リードフレームにペレツ
    トを搭載するとともに、ペレツトとリードを電
    気的に接続する第1の工程、 (b) 上記第1の工程を経た上記リードフレームを
    モールド型内に載置し、樹脂を上記モールド型
    に注入することにより上記リードフレームの一
    部を樹脂により封止する第2の工程、 (c) 上記樹脂及び上記樹脂により封止されたリー
    ドフレームのリード間ピツチが上記樹脂の硬化
    にともなつて収縮する第3の工程、 (d) 上記樹脂封止されたリードフレームのリード
    連結部を切断型により切断し、リード間ピツチ
    が所定の規格値に適合したリード間ピツチを有
    する半導体装置を得る第4の工程、 からなることを特徴とする半導体装置の製造方
    法。 2 上記半導体の封止に用いられる樹脂の硬化に
    伴つてリード間ピツチが収縮する分、所定の規格
    値より大きめに設定されたリード間ピツチを有す
    るようにされた上記リードフレームは、リード間
    ピツチが所定の規格値より大きめのリード間ピツ
    チと所定の規格値のリード間ピツチとが交互に設
    定されて成るものであることを特徴とする特許請
    求の範囲第1項記載の半導体装置の製造方法。 3 上記半導体の封止に用いられる樹脂の硬化に
    伴つてリード間ピツチが収縮する分、所定の規格
    値より大きめに設定されたリード間ピツチを有す
    るようにされた上記リードフレームは、多数のリ
    ードが設けられた辺の中央部付近に設けられるリ
    ード間ピツチが所定の規格値とされ、上記中央部
    から離れるほどリード間ピツチが上記所定の規格
    値より大きくされてなることを特徴とする特許請
    求の範囲第1項記載の半導体装置の製造方法。 4 上記リードフレームは、樹脂封止されかつ四
    方向からリードが突出するようされた長方形の外
    形の半導体装置を製造するために供されるもので
    あつて、リードが設けられる長辺方向のリード間
    ピツチが、上記半導体の封止に用いられる樹脂の
    硬化に伴つてリード間ピツチが収縮する分、所定
    の規格値より大きめに設定されてなることを特徴
    とする特許請求の範囲第1項記載の半導体装置の
    製造方法。
JP22218184A 1984-10-24 1984-10-24 半導体装置の製造方法 Granted JPS61101062A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22218184A JPS61101062A (ja) 1984-10-24 1984-10-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22218184A JPS61101062A (ja) 1984-10-24 1984-10-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61101062A JPS61101062A (ja) 1986-05-19
JPH0471340B2 true JPH0471340B2 (ja) 1992-11-13

Family

ID=16778426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22218184A Granted JPS61101062A (ja) 1984-10-24 1984-10-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61101062A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS625652U (ja) * 1985-06-26 1987-01-14

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756532U (ja) * 1980-09-22 1982-04-02

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756532U (ja) * 1980-09-22 1982-04-02

Also Published As

Publication number Publication date
JPS61101062A (ja) 1986-05-19

Similar Documents

Publication Publication Date Title
US5637914A (en) Lead frame and semiconductor device encapsulated by resin
EP3440697B1 (en) Flat no-leads package with improved contact leads
JPH0774195A (ja) 樹脂封止型半導体装置の製造方法
EP0066188A1 (en) Plastic encapsulated semiconductor device and method for manufacturing the same
EP0069390A2 (en) Lead frame for plastic encapsulated semiconductor device
JP2003282809A (ja) 半導体装置およびその製造方法
JP2001196532A (ja) 半導体装置
JP2006019767A (ja) 半導体装置の製造方法
JPH0471340B2 (ja)
US7084003B2 (en) Method for manufacturing semiconductor device packages
JPH0254665B2 (ja)
JP2898694B2 (ja) 半導体装置の製造方法
CN218101253U (zh) 用于半导体器件的预模制引线框架和半导体器件
CA1292326C (en) Alignment of leads for ceramic integrated circuit packages
JP4747188B2 (ja) 半導体装置の製造方法
KR19980073905A (ko) 합성수지 댐바가 구비된 리드 프레임 및 그 제조방법
JPH1154685A (ja) 半導体装置およびそれに使用されるリードフレーム
JP3127104B2 (ja) 樹脂封止型半導体装置の封止用金型およびこれを用いた製造方法
JP2714002B2 (ja) 樹脂封止型半導体装置の製造方法
JPH10144821A (ja) 樹脂パッケージ型半導体装置およびその製造方法
JPH0472389B2 (ja)
KR0152577B1 (ko) 각형 위치 정렬 핀을 이용한 외부리드의 언더 컷 방지 방법
JPH04192351A (ja) 半導体装置及びその形成方法
JP2000114447A (ja) 半導体装置製造用のリードフレーム、およびこれにより製造された半導体装置
JPH1027870A (ja) 半導体装置およびその製造方法