JPH0468608A - 帰還回路付き低域通過フィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は主としてマイクロ波帯域で使用する櫛形構造の
低域通過フィルタに関する。更に詳しく述べると本発明
は、誘電体ブロックの一面に複数の溝を並設し、反対側
の面と溝内面に導体膜を形成することにより複数の容量
部を構成し、溝内の導体膜間をコイルで接続すると共に
、任意の離れた溝間をコンデンサ容量で結合して帰還回
路を構成したを橋形低域通過フィルタに関するものであ
る。

このフィルタは、例えばマイクロ波帯域の移動体通信や
衛星通信等で有用である。

［従来の技術］ マイクロ波帯域で用いる低域通過フィルタとしてはスト
リップライン構造が一般的である。

これはアルミナ等の基板の表面に複数個の電極を、裏面
に全面アース電極を形成し、表面電極間をストリップラ
インで接続した構成である。

基板の表裏両面の電極間で接地容量（Ｃ成分）を形成し
、表面電極間を接続するストリップラインがインダクタ
ンス（Ｌ成分）となって、それらによるＬＣ回路網で低
域通過フィルタ特性を実現している。

ここで接地容量は基板の誘電率と厚み及び電極面積によ
り変化し、インダクタンスは導体パターンの幅や長さに
よって変化する。

［発明が解決しようとする課題］ 上記の低域通過フィルタを小型化するには、基板として
誘電率の高い材料を用いることが考えられる。高誘電率
の基板を用いると接地容量及びインダクタンス共に面積
が小さくなるが、容量のばらつきが大きくなり、特性が
大きく変動する。電極等はスクリーン印刷で形成される
ため印刷精度によって特性のばらつきが決定され、電極
面積を調整する作業は困難である。

更に上記のフィルタで有極帰還を行わせるには別に！極
を設ける必要があり、設計や製造において工数が多くな
り高価となるし、基板寸法も大きくなる欠点が生しる。

本発明の目的は、上記のような従来技術の欠点を解消し
、小型化でき、組み立て調整工数を低減でき、有極帰還
回路を有する低域通過フィルタを提供することにある。

［課題を解決するための手段］ 上記の目的を達成できる本発明は、Ｖ’ｓ　’Ｅ１体フ
ロックの相対向する面の一方に複数本の溝を平行に設け
て櫛形とし、少なくとも８溝の底面に導体膜を形成する
と共に他方の面にアース電極を設け、隣接する溝の導体
膜間をコイルで接続し、任意の離れた（隣接しない）溝
の導体プ間をコンデンサ容量を介して結合した帰還回路
付き低域通過フィルタである。

ここで溝の底面以外に両壁面にも導体膜を形成してもよ
い。

なお本明細書において、［ｓＪとは細長く富んだところ
をいい、両側に壁面がある通常の意味での溝の他、誘電
体ブロックの端部に位置する場合には片側に壁面が無い
ものをも含む広い意味で用いている。

任意の離れた溝間でのコンデンサ容量による結合は、誘
電体ブロック表面に形成した対向部分を有する複数本の
導体パターンによる構成でもよいし、所定の溝近傍にそ
れぞれ穴を形成してコの字型の導線の両端を挿入する構
造でもよい。

［作用］ 溝底部の導体膜とアース電極との間で接地容量が形成さ
れ、溝の導体膜間を結合するコイルでインダクタンスが
住じる。これら複数のコイルが直列に接続されると共に
コイルの相互接続点間−に並列にそれぞれ接地容量が接
続された４端子ＬＣ回路網で基本的な低Ｍｉ！１遜フィ
ルタ特性が得られる。

また任意の離れた溝間でコンデンサ容量による結合を形
成すると、−それによって帰還回路が形成され減衰極が
できる。

更に溝の壁面に導体膜を形成すると、隣合う溝の壁面導
体膜間で対向容量が生し、それと前記コイルのインダク
タンスとによって並列共振回路ができ通過阻止の減衰極
ができる。

これらの減衰極は、前記コンデンサ容量やインダクタン
ス、対向容量をそれぞれ適当な値に選定することによっ
て通過域に近いところに形成できるため、通過域が急峻
になりフィルタ特性が改善される。

［実施例］ 第１図は本発明に係る帰還回路付き低域通過フィルタの
一実施例を示す斜視図であり、第２図はその等価回路を
示す説明図である。

チタン酸バリウム等のマイクロ波用高誘電率材料からな
るｇＮ体ブロックｌＯは、直方体の一組の相対向する面
の一方（図面では上面）に４本の溝１２を平行に設けた
ものであり、第２図のように櫛形をなしている。そして
８溝１２の底面と両壁面にそれぞれ導体膜１４ａ、１４
ｂを設けると共に誘電体ブロック１０の他方の面（図面
では下面）全面にアース電極１６を形成しである。入出
力端子１８と両端に位置する溝の導体膜との間、及び善
導の導体膜間をコイル２０で接続する。

更に誘電体ブロックＩＯの正面に、一端がそれぞれ両端
に位置する溝の導体膜と導通し、他端が互いに僅かな間
隙を介して対向する２本の導体パターン２２ａ、２２ｂ
を形成する。

なお第１図において図面を分かり易くするため、導体膜
が無く誘電体の素地がそのまま露出している部分は細か
な点々によって表示しである。誘電体ブロックは、例え
ば粉体を所定の形状にプレス成形し焼成することで製造
できる。

あるいは直方体状の焼結晶を切削加工することによって
溝を形成してもよい、また導体膜や導体パターンは例え
ば銀ペーストの焼き付は等により形成したものでよい。

第２図に示すように、溝底部の導体膜１４ａとアース電
極１６との間で接地容量Ｃ＋、Ｃｚが形成され、隣合う
溝の壁面導体膜１４ｂ間で対向容量Ｃ３，Ｃ，が形成さ
れる。Ｌ Ｌ、はコイルによるインダクタンスを表している。接地
容量ｃ、、Ｃ２とインダクタンスＬ・・・、Ｌｘ　とで
基本的な低域通過フィルタ特性を実現し、対向容量Ｃｘ
、Ｃａ　とインダクタンスし　　・・・、Ｌ３　とで並
列共振となり通過阻止の減衰極を作る。また互いに僅か
な間隙を檜して対向する２本の導体パターン２２ａ、２
２ｂによってコンデンサ容量Ｃが形成され、両端の溝間
が結合され、帰還回路が構成される。

なお誘電体ブロックの幅を一定としたとき、接地容量Ｃ
，，Ｃ，は溝幅、アース電極と溝底部との距離で調整で
き、対向容量Ｃｓ、Ｃ−は溝間の凸部の幅、溝深さで調
整できる。コンデンサ容量Ｃは、導体パターンの対向部
分の長さ及び間隔などで調整できる。

第３図は本発明の他の実施例を示している。

前記実施例と同様の４本の溝１２を有し、該溝１２の底
面と壁面に導体膜１４ａ、１４ｂを設けた誘電体ブロッ
ク１０を用いる。両端に位置する溝の近傍に、溝と同し
方向の穴２４ａ２４ｂを形成する。そして両方の穴２４
ａ２４ｂにコの字型の導線２６の両端をそれぞれ挿入す
る。これによって両端の溝間を結合する。

導線２６の挿入量ｌを調節することで溝の導体膜と挿入
した導線との間のコンデンサ結合容量を可変できる。

次に実験結果について述べる。第４図は実験に用いた誘
電体フィルタの説明図であり、第６図は得られたフィル
タ特性線図である。誘電体ブロックは誘電率ε＝３９の
材料を用い、各寸法は第５図にε己載した通りである。

単位は−である。なお誘電体ブロックの幅は６．３−一
である。入出力コイルは２ターン、溝間のコイルは３タ
ーンであり、線径０．４ｍ−一の線材を用いた６両端の
溝の導体膜に２本の錫メツキ被覆線３０（芯線径０．８
ｍ＊φ、絶縁被覆径１．２−■φ）の芯線部をそれぞれ
半田付けし、他端同士を１回巻き付けてコンデンサ結合
容量をもたせた。第６図から分かるように、通過帯域近
傍に減衰極Ｐが生し、急峻なフィルタ特性が得られた。

結合容量を大きくすると（この場合、巻き付は回数を多
くすると）ｉ１ｍ過帯域は変化せずに、減衰極Ｐが矢印
ａの方向へ（仮想線で示す状態）移動する。

以上本発明の好ましい実施例について詳述したが、本発
明はこのような構成のみに限定されるものではない。溝
の本数は任意であり、溝形状などは適宜変更してよい０
例えば断面矩形状の溝でもよい。溝幅や溝深さを変える
ことで各溝部分での容量を調節することもできる。また
両端の溝の外側の壁部分は無くてもよいため削除しうる
。これによって小型化できると共に、材料費用も節約で
きる。

離れた溝間でのコンデンサ結合は、両端の溝間に限定さ
れるものではなく、必要な特性に応じて任意の溝間で行
なえる０選択した溝によって帰還量が変わり特性も変化
する。端部に位置する溝で結合させる場合、その溝の壁
面に導体膜を形成すると共に誘電体ブロックの端面に電
極を設けてコンデンサ容量を形成し、それによって他の
溝と結合する構造も可能である。

［発明の効果］ 本発明は上記のように誘電体ブロックに複数の溝を並設
し、その底面に導体膜を形成して溝底部と対向するアー
ス電極との間で接地容量を持たせ、溝の導体膜の間を順
次コイルで接続する構成だから、それらによって等節約
に前述したようなＬＣ回路網ができ所望の低域通過フィ
ルタ特性を実現できる。そして任意の離れた（隣接しな
い）溝間でコンデンサ容量を介して結合するため、帰還
回路が形成され、通過阻止の減衰極を通過域の近くに形
成できるため通過域が急峻となりフィルタ特性が改善さ
れる。

また溝の壁面にも導体膜を形成すると隣合う溝の壁面間
で生しる対向容量とコイルのインダクタンスによっても
有極化できる。

本発明のフィルタは一体型のため容量が均一化され、正
確な溝形状にすることによって容量のばらつきを抑える
ことができ、導体膜の形成に高精度のスクリーン印刷技
術を必要とせず、そのため製造コストが低減する。また
インダクタンスと幅を変えることによりフィルタ特性を
自由に変えられる。

更に従来の平板型と異なり立体的に容量を形成している
ため、占有取付は面積が小さくなり基板実装密度が向上
する。

【図面の簡単な説明】

第１図は本発明に係る帰還回路付き低域通過フィルタの
一実施例を示す斜視図、第２図はその等価回路を示す説
明図、第３図は本発明の他の実施例を示す斜視図、第４
図は実験に用いたフィルタの説明図、第５図はその溝等
の寸法説明図、第６図はそのフィルタの特性例を示すグ
ラフである。 １０・・・誘電体ブロック、１２・・・溝、１４ａ１４
ｂ・・・導体膜、１６・・・アース電極、１８・・・入
出力端子、２０・・・コイル、２２ａ、２２ｂ・・・導
体パターン、２４ａ、２４ｂ・・・穴、２６・・・導線
。 特許出願人　　富士電気化学株式会社

Claims (4)

【特許請求の範囲】
1. １．誘電体ブロックの相対向する面の一方に複数本の溝
   を平行に設けて櫛形にし、少なくとも各溝の底面に導体
   膜を形成すると共に他方の面にアース電極を設け、隣接
   する溝の導体膜間をコイルで接続し、任意の離れた溝の
   導体膜間をコンデンサ容量を介して結合した帰還回路付
   き低域通過フィルタ。
2. ２．各溝の底面及び両壁面に導体膜を形成する請求項１
   記載のフィルタ。
3. ３．誘電体ブロックの表面に、一端が溝の導体膜と導通
   し他端同士が互いに僅かな間隙を介して対向する複数の
   導体パターンを形成し、それらによって任意の離れた溝
   間で結合させる請求項１又は１記載のフィルタ。
4. ４．誘電体ブロックの溝近傍に穴を形成し、その２個の
   穴にコの字型の導線の両端をそれぞれ挿入することによ
   り任意の離れた溝間で結合させる請求項１又は２記載の
   フィルタ。