JPH0461564A - Synchronizing signal generator - Google Patents

Abstract

PURPOSE:To control a synchronizing signal while coping easily with a setting revision in operation by using a selection means to select a kind of data in a synchronizing signal generator and outputting a vertical synchronizing signal pulse based on the data from a vertical synchronizing signal generating means. CONSTITUTION:This synchronizing signal generator 1 outputs a synchronizing signal pulse signal to control a fetch timing to a line memory 19 when a picture data by one pattern is divided and fetched in the line memory 19. An external synchronizing signal is given to a synchronizing signal separator circuit 2, in which the signal is separated into a horizontal synchronizing signal and a vertical synchronizing signal. The horizontal synchronizing signal is inputted to the line memory 19 and a DMA device 6. The vertical synchronizing signal is inputted to a CPU 9 to revise a storage address information data in a RAM 7 of the DMA device 6. The DMA device 6 outputs the vertical synchronizing signal to the line memory 19. The picture data fetched by the line memory 19 is read by the CPU 9 and outputted externally. Thus, the vertical synchronizing signal pulse is easily selected and outputted and the changeover at the revision of the vertical synchronizing signal is easily implemented.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像撮像装置や画像表示装置等の画像信号を
同期信号に同期させて人８力する機器における同期信号
発生装置に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a synchronization signal generation device for equipment such as an image capturing device or an image display device that synchronizes an image signal with a synchronization signal and performs manual operation. .

〔従来の技術〕[Conventional technology]

従来、画像信号の処理や画像の再生の際に、画像信号の
１水平走査の開始を示す水平同期パルスと、１フィール
ドあるいは１フレームの開始を示す垂直同期パルスを出
力する同期信号発生装置が必要であった。Conventionally, when processing image signals or reproducing images, a synchronization signal generator is required to output a horizontal synchronization pulse indicating the start of one horizontal scan of the image signal and a vertical synchronization pulse indicating the start of one field or frame. Met.

第２図は、従来の同期信号発生装置のブロック図である
。FIG. 2 is a block diagram of a conventional synchronization signal generator.

第２図において、同期信号分離回路２は、外部より入力
される同期信号を、垂直同期信号と水平同期信号に分離
して出力する。In FIG. 2, a synchronization signal separation circuit 2 separates a synchronization signal input from the outside into a vertical synchronization signal and a horizontal synchronization signal, and outputs the separated signals.

発振回路４は、クロックパルスを発生する。このクロッ
クパルスはＰＬＬ回路３にもフィードバックされる。Oscillation circuit 4 generates clock pulses. This clock pulse is also fed back to the PLL circuit 3.

ＰＬＬ回路３は、同期信号分離回路２より水平同期信号
を入力し、発振回路４よりフィードバックされるクロッ
クパルスと位相を比較し、水平同期信号とクロックパル
スとの位相が合うようにクロックパルスのタイミングを
制御する。The PLL circuit 3 inputs the horizontal synchronization signal from the synchronization signal separation circuit 2, compares the phase with the clock pulse fed back from the oscillation circuit 4, and adjusts the timing of the clock pulse so that the phase of the horizontal synchronization signal and the clock pulse match. control.

このようにして、水平同期信号と同期したクロックパル
スが発振回路４より出力される。In this way, a clock pulse synchronized with the horizontal synchronization signal is output from the oscillation circuit 4.

クロックパルスは水平同期信号発生回路５に入力され、
水平同期信号発生回路５は必要な水平同期パルスを出力
する。The clock pulse is input to the horizontal synchronization signal generation circuit 5,
The horizontal synchronization signal generation circuit 5 outputs necessary horizontal synchronization pulses.

同期信号分離回路２で分離され出力された垂直同期信号
は、垂直同期信号発生回路８に入力される。垂直同期信
号発生回路８は水平同期パルスも入力し、水平同期パル
スと同期した、必要な垂直同期パルスを出力する。The vertical synchronization signal separated and output by the synchronization signal separation circuit 2 is input to the vertical synchronization signal generation circuit 8. The vertical synchronization signal generation circuit 8 also receives a horizontal synchronization pulse and outputs a necessary vertical synchronization pulse synchronized with the horizontal synchronization pulse.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記の如き従来の技術においては、回路全体はロジック
ＩＣ等で構成されたデコード回路で構成されており、異
なったタイミングや異なった長さの同期パルスを取り出
そうとすると、デコート回路を追加あるいは変更しなけ
ればならないという問題点があった。In the conventional technology described above, the entire circuit consists of a decoding circuit made up of logic ICs, etc., and when trying to extract synchronization pulses with different timing or length, the decoding circuit must be added or changed. There was a problem that it had to be done.

また、動作中にそのパルスのタイミングや長さを変化さ
せる必要がある場合は、さらに複雑な回路を組んで対応
するか、メモリを利用しなければならない。メモリを使
用した場合であっても、動作中の変更においては、変更
動作中に同期信号が出力されてしまう可能性かあるため
、メモリを複数個持ち、メモリの切替えやデータの変更
等の制御をする必要かある。そのため、回路が大規模に
なり、大きさ、コスト等に大きな支障をきたすという問
題点かあった。Furthermore, if it is necessary to change the timing or length of the pulse during operation, it is necessary to construct a more complex circuit or use memory. Even if memory is used, there is a possibility that a synchronization signal will be output during the change operation, so it is necessary to have multiple memories and control memory switching and data changes. Is there a need to do this? As a result, the circuit becomes large-scale, which poses a problem in terms of size, cost, etc.

本発明は以上のような従来の問題点に鑑みてなされたも
ので、動作中の設定変更に容易に対応しながら、同期信
号を制御することができる同期信号発生装置を提供する
ことを目的とする。The present invention has been made in view of the conventional problems as described above, and an object of the present invention is to provide a synchronization signal generator that can control synchronization signals while easily responding to setting changes during operation. do.

〔課題を解決するための手段〕[Means to solve the problem]

上記課題の解決のため本発明の同期信号発生装置は、画
像信号の１水平走査の開始を示す水平同期パルスを出力
する水平同期信号発生手段と、前記画像信号の１フィー
ルドあるいはｌフレームの開始を示す垂直同期パルスを
複数種類作成するための複数種類のデータを格納する記
憶手段と、前記複数種類のデータのうちのいずれか１種
類のブタを選択する選択手段と、前記選択手段にて選択
された前記１種類のデータを前記記憶手段より読み出し
、該データに基ついて垂直同期パルスを作成して出力す
る垂直同期信号発生手段とを備えた構成にした。In order to solve the above problems, a synchronization signal generation device of the present invention includes a horizontal synchronization signal generation means for outputting a horizontal synchronization pulse indicating the start of one horizontal scan of an image signal, and a horizontal synchronization signal generation means for outputting a horizontal synchronization pulse indicating the start of one field or one frame of the image signal. a storage means for storing a plurality of types of data for creating a plurality of types of vertical synchronization pulses; a selection means for selecting any one type of data from the plurality of types of data; and vertical synchronizing signal generating means for reading out the one type of data from the storage means, creating and outputting a vertical synchronizing pulse based on the data.

〔作用〕[Effect]

上記の如き構成により、水平同期信号発生手段より水平
同期パルスを出力するとともに、記憶手段に格納されて
いる複数種類の垂直同期パルスを作成するための複数種
類のデータより、選択手段によりいずれか１種類のデー
タを選択し、該ブタに基づいた垂直同期パルスを垂直同
期信号発生手段より出力することができる。したがって
、選択手段で必要な垂直同期パルスを選択することによ
り、垂直同期信号発生手段より出力する垂直同期パルス
を変化させることができる。With the above configuration, the horizontal synchronizing signal generating means outputs a horizontal synchronizing pulse, and the selecting means selects one of the plurality of types of data for creating a plurality of types of vertical synchronizing pulses stored in the storage means. It is possible to select the type of data and output a vertical synchronization pulse based on the selected data from the vertical synchronization signal generating means. Therefore, by selecting a necessary vertical synchronizing pulse by the selection means, it is possible to change the vertical synchronizing pulse output from the vertical synchronizing signal generating means.

〔実施例〕〔Example〕

第１図は本発明の同期信号発生装置を画像信号処理装置
に用いた実施例のブロック図である。FIG. 1 is a block diagram of an embodiment in which the synchronization signal generating device of the present invention is used in an image signal processing device.

第１図において、ビデオカメラ１４は撮像素子を備えた
面順次式カラーカメラであり、フィルタを用いて被写体
像を３原色（Ｒ，Ｇ、Ｂ）毎に順番に撮像するように構
成されている。In FIG. 1, the video camera 14 is a frame-sequential color camera equipped with an image sensor, and is configured to sequentially capture a subject image in each of the three primary colors (R, G, B) using a filter. .

シリアルメモリ１６は、データを直列に蓄えて、時間の
経過に従って連続して出力するメモリである。The serial memory 16 is a memory that stores data in series and outputs it continuously over time.

シリアルメモ１月６は、書き込みクロックさえ入力され
ればリフレッシュ等の動作はシリアルメモリ１６内部で
自動的に行われるため、面倒なタイミング設計を行って
リフレッシュ用の外部回路を設ける必要がない。また、
シリアルメモリ部内に格納された画像データの入出力時
にアドレスを指定する必要がないため、アドレス指定の
ための外部コントロール回路を設ける必要がない。In the serial memo January 6, operations such as refresh are automatically performed inside the serial memory 16 as long as a write clock is input, so there is no need to perform complicated timing design and provide an external circuit for refresh. Also,
Since there is no need to specify an address when inputting/outputting image data stored in the serial memory section, there is no need to provide an external control circuit for address specification.

ラインメモ１月９は、必要な画像データをライン毎に取
り込んで、取り込み順に圧力する、いわゆるＦ　Ｉ　Ｆ
　Ｏ（ｆｉｒｓｔ　ｉｎ　ｆｉｒｓｔ　ｏｕｔ）メモリ
である。Line Memo January 9 is a so-called F I F that captures the necessary image data line by line and presses it in the order of capture.
O (first in first out) memory.

ビデオカメラ１４から順に出力されるＲ、Ｇ、Ｂ各色の
画像信号は、Ａ／Ｄ変換器１５にてデジタル化された画
像データに変換される。このＡ／Ｄ変換器１５から順次
出力されるＲ、Ｇ、Ｂ各色の画像データはシリアルメモ
リ托に一時的に格納される。R, G, and B color image signals sequentially output from the video camera 14 are converted into digitized image data by an A/D converter 15. The R, G, and B color image data sequentially output from the A/D converter 15 are temporarily stored in a serial memory.

そして同一画面の３原色の画像データは、シリアルメモ
リ托から同時に出力される。The image data of the three primary colors on the same screen are simultaneously output from the serial memory.

ビデオカメラ１４は画像信号と同時に同期信号を出力す
る。この同期信号は同期信号発生装置ｌに入力される。The video camera 14 outputs a synchronization signal at the same time as the image signal. This synchronization signal is input to a synchronization signal generator l.

同期信号発生装置１は、ラインメモ１月９の画像データ
取り込みの制御のための同期パルスを作り出す。The synchronization signal generator 1 generates a synchronization pulse for controlling the image data capture of the line memo January 9.

シリアルメモリ１６から出力される画像データは、Ｄ／
Ａ変換器１７でアナログ信号に変換され、画像信号とし
て受像機１８に送られる。受像機１８では、Ｒ，Ｇ、Ｂ
の３色が合成されたカラー画像が得られる。The image data output from the serial memory 16 is
The A converter 17 converts the signal into an analog signal and sends it to the receiver 18 as an image signal. In the receiver 18, R, G, B
A color image is obtained by combining the three colors.

シリアルメモリ１６から出力される画像データは、ライ
ンメモリ１９にも送られる。ラインメモ１月９への画像
データの取り込みを制御するために、同期信号発生装置
ｌが設けられている。同期信号発生装置ｌは、任意の位
置からの画像データを書き込むためのイネーブル信号を
ラインメモ１月９に送り、これによって必要なデータが
ラインメモリ１９に書き込まれる。ラインメモ１月９か
らの出力は、ＣＰＵ９、デジタルインタフェース１３を
介して外部に出力される。The image data output from the serial memory 16 is also sent to the line memory 19. A synchronization signal generator l is provided to control the capture of image data into the line memo January 9. The synchronizing signal generator l sends an enable signal for writing image data from an arbitrary position to the line memo 19, thereby writing the necessary data into the line memory 19. The output from the line memo January 9 is output to the outside via the CPU 9 and the digital interface 13.

ここで、ラインメモリ１９に取り込むことのできる画像
データの量は、ラインメモ１月９の容量に依存するが、
ラインメモ１月９の容量としては、−度に１画面全部の
画像データを格納できる容量は必要なく、１画面分の画
像データを分割してラインメモ１月９に取り込みそして
読み出すことを繰り返すことにより対応ず名ことができ
る。また、これらの画像データを外部に出力する場合に
は、外部に出力している間に順次、次のデータを取り込
むようにすれば、ロス時間を小さくすることができる。Here, the amount of image data that can be loaded into the line memory 19 depends on the capacity of the line memo January 9,
As for the capacity of Line Memo January 9, it is not necessary to have a capacity that can store the entire image data of one screen at a time; instead, it is necessary to divide one screen's worth of image data, import it into Line Memo January 9, and read it repeatedly. Depending on the situation, it may not be possible to respond. Further, when outputting these image data to the outside, the loss time can be reduced by sequentially importing the next data while outputting to the outside.

次に同期信号発生装置１について説明する。Next, the synchronization signal generator 1 will be explained.

同期信号発生装置１は、前述のように、１画面分の画像
データを分割してラインメモ１月９に取り込む場合に、
ラインメモ１月９に対して取り込みタイミングを制御す
るための同期パルス信号を出力するために用いている。As mentioned above, the synchronization signal generator 1 divides the image data for one screen and imports it into the line memo January 9,
It is used to output a synchronization pulse signal to control the timing of taking in the line memo January 9th.

第１図の同期信号発生装置１の構成部材のうち、第２図
と同一符号のものは同一の動作をするものである。Among the constituent members of the synchronizing signal generator 1 shown in FIG. 1, those having the same reference numerals as those in FIG. 2 operate in the same way.

ＣＰ　Ｕ（ｃｅｎｔｒａｌ　ｐｒｏｃｅｓｓｉｎｇｕｎ
ｉｔ）　９は、本画像処理装置のシステムコントローラ
であり、同期信号発生装置１の制御機能を付加したもの
である。CPU
(it) 9 is a system controller of the present image processing apparatus, which has an additional control function of the synchronization signal generator 1.

スイッチ１１、表示装置１２も本画像処理装置に設けら
れているものに同期信号発生装置１用の機能を付加した
ものである。The switch 11 and the display device 12 are also the same as those provided in the present image processing device, with additional functions for the synchronizing signal generating device 1.

ビデオカメラ１４より入力された同期信号は、同期信号
分離回路２で水平同期信号と垂直同期信号とに分離され
、水平同期信号はＰＬＬ回路３に入力され、ＰＬＬ回路
３、発振器４、水平同期信号発生回路５の働きにより、
必要とされる水平同期パルスを発生させる。The synchronization signal input from the video camera 14 is separated into a horizontal synchronization signal and a vertical synchronization signal by the synchronization signal separation circuit 2, and the horizontal synchronization signal is input to the PLL circuit 3. Due to the function of the generating circuit 5,
Generates the required horizontal sync pulses.

ＤＭＡ（ｄｉｒｅｃｔ　ｍｅｍｏｒｙ　ａｃｃｅｓｓ）
装置６は、ＲＡＭ（ｒａｎｄｏｍ　ａｃｃｅｓｓ　ｍｅ
ｍｏｒｙ）　７内に格納されている垂直同期パルス作成
のためのデータの格納番地情報を、ＣＰＵ９から入力す
ることにより、ＲＡＭ７より該データを読み出し、垂直
同期パルスを作成して出力することができる。DMA (direct memory access)
The device 6 is a RAM (random access me).
By inputting the storage address information of data for creating a vertical synchronizing pulse stored in the RAM 7 from the CPU 9, the data can be read out from the RAM 7, and a vertical synchronizing pulse can be created and output.

ＲＡＭ？内に格納されている垂直同期パルス作成のため
のデータは、ビデオカメラ１４から出力される画像信号
の垂直同期方法の規格およびラインメモリ１９に画像デ
ータを取り込むタイミングに基づいて種々のものが予め
格納されており、スイッチ１１によって選択される。RAM? Various types of data for creating vertical synchronization pulses are stored in advance based on the standard of the vertical synchronization method of the image signal output from the video camera 14 and the timing of capturing image data into the line memory 19. and is selected by switch 11.

また、ＤＭＡ装置６には水平同期信号発生回路５からの
水平同期パルスが入力されるので、ＤＭＡ装置６は水平
同期パルスに同期した垂直同期パルスを発生することが
できる。Further, since the horizontal synchronization pulse from the horizontal synchronization signal generation circuit 5 is input to the DMA device 6, the DMA device 6 can generate a vertical synchronization pulse synchronized with the horizontal synchronization pulse.

同時に、同期分離された垂直同期信号は、ＣＰＵ９に割
り込み信号として入力され、これによってＣＰＵ９は垂
直同期信号のタイミングを知ることができる。At the same time, the synchronously separated vertical synchronization signal is input to the CPU 9 as an interrupt signal, thereby allowing the CPU 9 to know the timing of the vertical synchronization signal.

ＣＰＵ９は垂直同期信号を入力すると、ＤＭＡ装置６の
動作を一旦停止させ（垂直同期パルスの発生を止める）
、前述のようにＲＡＭＶ内に格納されている垂直同期パ
ルス作成のためのデータの格納番地をＤＭＡ装置６に与
え、ＤＭＡ装置６を動作可能状態（垂直同期パルス発生
可能状態）にする。When the CPU 9 inputs the vertical synchronization signal, it temporarily stops the operation of the DMA device 6 (stops the generation of vertical synchronization pulses).
As described above, the storage address of the data for generating vertical synchronizing pulses stored in the RAMV is given to the DMA device 6, and the DMA device 6 is put into an operable state (vertical synchronizing pulse generating state).

このことによって、ＤＭＡ装置６は水平同期パルス毎に
、正しく垂直同期のとれた、必要とされる垂直同期パル
スを発生することができる。This allows the DMA device 6 to generate a required vertical synchronization pulse with correct vertical synchronization for each horizontal synchronization pulse.

ＲＯＭ（ｒｅａｄ　ｏｎｌｙ　ｍｅｍｏｒｙ）１０は、
ＣＰＵ９が動作するためのプログラムが書き込まれてお
り、ＣＰＵ９はプログラムを順次読み込むことにより各
処理を行う。ROM (read only memory) 10 is
Programs for the CPU 9 to operate are written therein, and the CPU 9 performs each process by sequentially reading the programs.

次に同期信号発生装置】の動作を説明する。Next, the operation of the synchronizing signal generator will be explained.

操作者が表示装置Ｉ２を見ながらスイッチ１１を操作す
ることによって垂直同期パルス作成のためのデータを選
択し、ＣＰＵｌ０は、その選択に従ってＤＭＡ装置６に
、選択された垂直同期パルス作成のためのデータのＲＡ
ＭＴ内での格納番地情報データを送る。The operator selects data for creating a vertical synchronizing pulse by operating the switch 11 while looking at the display device I2, and the CPU 10 transmits the selected data for creating a vertical synchronizing pulse to the DMA device 6 according to the selection. RA of
Sends storage address information data within the MT.

ここで、ビデオカメラＩ４における画像の水平走査線が
５２５本であり、ラインメモ１月９の容量としては、１
画面分の画像データの１７５のデータを一度に格納でき
るとする。この場合、全画像データを取り込むためには
５回に分割して取り込む必要がある。Here, the number of horizontal scanning lines of the image in video camera I4 is 525, and the capacity of line memo January 9 is 1.
It is assumed that 175 pieces of image data for a screen can be stored at one time. In this case, in order to capture all the image data, it is necessary to divide the image data into five times.

上記のような画像データの取り込みを行う手順としては
、１回目の取り込みで画像データの内の第１〜第１０５
ライン（走査線）の画像データを取り込む。そして２回
目の取り込みでは第１０６〜第２１０ライン、３回目は
第２１１〜第３１５ライン、４回目は第３１６〜第４２
０ライン、５回目は第４２１−第５２５ラインの画像デ
ータを取り込む。The procedure for importing image data as described above is to import the 1st to 105th image data in the first import.
Capture line (scanning line) image data. Then, the second capture is from the 106th to the 210th line, the third is from the 211th to the 315th line, and the fourth is from the 316th to the 42nd line.
The image data of the 0th line and the 421st to 525th lines are captured for the fifth time.

このような画像データの取り込みを行うためにラインメ
モ１月９へ送る垂直同期パルスのタイミングや波形を作
るためのデータがＲＡＭ７に格納されている。The RAM 7 stores data for creating the timing and waveform of a vertical synchronizing pulse to be sent to the line memo 9 to capture such image data.

外部からの同期信号は、同期信号分離回路２によって、
水平同期信号と垂直同期信号に分離される。水平同期信
号は、ＰＬＬ回路３に入力され、ＰＬＬ回路３、発振器
４および水平同期信号発生器５の働きにより、水平同期
信号発生器５から必要とされる水平同期パルスが出力さ
れる。この水平同期パルスはラインメモリ１９およびＤ
ＭＡ装置６に入力される。The synchronization signal from the outside is processed by the synchronization signal separation circuit 2.
Separated into horizontal sync signal and vertical sync signal. The horizontal synchronizing signal is input to the PLL circuit 3, and the PLL circuit 3, the oscillator 4, and the horizontal synchronizing signal generator 5 work to output a necessary horizontal synchronizing pulse from the horizontal synchronizing signal generator 5. This horizontal synchronizing pulse is applied to line memory 19 and D
The signal is input to the MA device 6.

同期信号分離回路２によって分離された垂直同期信号は
、ＣＰＵ９の割り込み端子に入力され、ＣＰＵ９はＤＭ
Ａ装置６のＲＡＭＴ内の垂直同期パルス作成のためのデ
ータの格納番地情報データを更新する。The vertical synchronization signal separated by the synchronization signal separation circuit 2 is input to the interrupt terminal of the CPU 9, and the CPU 9
The storage address information data for data for creating vertical synchronization pulses in the RAMT of device A 6 is updated.

ＤＭＡ装置６は、垂直同期パルス作成のためのデータの
格納番地情報データを入力すると、該情報データに基づ
き、ＲＡＭ７より垂直同期パルス作成のためのデータを
読み込む。そして水平同期信号発生器５から入力した水
平同期パルスをカウントし、垂直同期パルス作成のため
のデータに基づいたタイミングおよび波形にて水平同期
パルスと同期した垂直同期パルスをラインメモ１月９に
出力する。When the DMA device 6 receives the storage address information data of the data for creating the vertical synchronizing pulse, it reads the data for creating the vertical synchronizing pulse from the RAM 7 based on the information data. Then, it counts the horizontal sync pulses input from the horizontal sync signal generator 5, and outputs a vertical sync pulse that is synchronized with the horizontal sync pulse at a timing and waveform based on the data for creating the vertical sync pulse to the line memo January 9. do.

この垂直同期パルスは、ラインメモ月９では、画像デー
タ取り込みのイネーブル信号（取り込み開始）およびデ
ィセーブル信号（取り込み終了）として、データ取り込
みのタイミング制御に使われる。In line memo month 9, this vertical synchronization pulse is used to control the timing of data capture as an enable signal (capture start) and disable signal (capture end) for image data capture.

本実施例においては、画像データを５分割してラインメ
モ１月９に取り込むので、次のような動作となる。In this embodiment, the image data is divided into five parts and imported into the line memo January 9, so the operation is as follows.

まず、同期信号分離回路２より垂直同期信号を入力した
ＣＰＵ９は、前述の情報データをＤＭＡ装置６に送る。First, the CPU 9 receives the vertical synchronization signal from the synchronization signal separation circuit 2 and sends the above-mentioned information data to the DMA device 6.

ＤＭＡ装置６はＲＡＭ７より垂直同期パルス作成のため
のデータを読み込むと、該データに基づき、イネーブル
信号である垂直同期パルスをラインメモリ１９に送る。When the DMA device 6 reads data for creating a vertical synchronizing pulse from the RAM 7, it sends a vertical synchronizing pulse, which is an enable signal, to the line memory 19 based on the data.

これによってラインメモ１月９は、画像データの取り込
みを開始する。そしてＤＭＡ装置６の内部カウンタによ
り入力した水平同期パルスの数をカウントし、第１０５
ライン目を示す水平同期パルスを入力し、第１０６ライ
ン目を示す水平同期パルスを入力する前にディセーブル
信号である垂直同期パルスをラインメモリ１９に送る。As a result, Line Memo January 9 starts capturing image data. Then, the number of input horizontal synchronizing pulses is counted by the internal counter of the DMA device 6, and the 105th
A horizontal synchronization pulse indicating the line number is input, and a vertical synchronization pulse as a disable signal is sent to the line memory 19 before inputting a horizontal synchronization pulse indicating the 106th line.

これによってラインメモ１月９は、画像データの取り込
みを終了する。As a result, Line Memo January 9 finishes capturing image data.

このようにしてラインメモ１月９に取り込まれた画像デ
ータはＣＰＵ９によって読み出され、デジタルインタフ
ェース回路１３を介して外部に出力される。The image data captured in the line memo January 9 in this way is read out by the CPU 9 and output to the outside via the digital interface circuit 13.

ＣＰＵ９は次の垂直同期信号を同期信号分離回路２より
入力すると、前回と同様にＣＰＵ９はＤＭＡ装置６に情
報データを送る。ＤＭＡ装置６はＲＡＭ７より垂直同期
パルス作成のためのデータを読み込み、該データに基づ
いた垂直同期パルスを出力する。今回は、第１０６ライ
ンから第２１０５インまでの画像データをラインメモ１
月９に取り込むので、ＤＭＡ装置６は内部カウンタによ
り、水平同期パルスをカウントし、第１０５ライン目を
示す水平同期パルスを入力し、第１０６ライン目を示す
水平同期パルスを入力する前にイネーブル信号である垂
直同期パルスをラインメモ１月９に送る。When the CPU 9 receives the next vertical synchronization signal from the synchronization signal separation circuit 2, the CPU 9 sends information data to the DMA device 6 as in the previous case. The DMA device 6 reads data for creating a vertical synchronizing pulse from the RAM 7, and outputs a vertical synchronizing pulse based on the data. This time, the image data from the 106th line to the 2105th in is line memo 1.
The DMA device 6 counts the horizontal sync pulses using an internal counter, inputs the horizontal sync pulse indicating the 105th line, and inputs the enable signal before inputting the horizontal sync pulse indicating the 106th line. Send a vertical sync pulse to line memo January 9th.

そして第２１０ライン目を示す水平同期パルスを入力し
、第２１１ライン目を示す水平同期パルスを入力する前
にディセーブル信号である垂直同期パルスをラインメモ
リ１９に送る。そしてラインメモリ１９に取り込まれた
画像データはＣＰＵ９によって読み出され、デジタルイ
ンタフェース回路１３を介して外部に出力される。Then, a horizontal synchronization pulse indicating the 210th line is input, and a vertical synchronization pulse, which is a disable signal, is sent to the line memory 19 before inputting a horizontal synchronization pulse indicating the 211th line. The image data taken into the line memory 19 is then read out by the CPU 9 and output to the outside via the digital interface circuit 13.

以下同様にして、垂直同期信号を入力するごとに予め決
められたタイミングでイネーブル信号およびディセーブ
ル信号をラインメモリ２０に送り、ラインメモ１月９に
取り込まれた画像データがＣＰＵ９によって読み出され
、デジタルインフッニス回路１３を介して外部に出力さ
れる。この動作を５回繰り返すことにより、１画面分の
画像データがすべて取り込まれ、外部へ出力される。Thereafter, in the same manner, an enable signal and a disable signal are sent to the line memory 20 at a predetermined timing every time a vertical synchronization signal is input, and the image data captured in the line memo January 9 is read out by the CPU 9. It is output to the outside via the digital input circuit 13. By repeating this operation five times, all the image data for one screen is captured and output to the outside.

以上のような構成により、ビデオカメラ１４からの出力
されたリアルタイムの画像データから画面表示用の画像
信号とともに、任意のデジタル画像データを取り出すこ
とができる。With the above configuration, arbitrary digital image data can be extracted from the real-time image data output from the video camera 14 together with an image signal for screen display.

ＣＰＵ９は垂直同期信号が入力されるたびにＤＭＡ装置
６にＲＡＭＴ内に格納されている垂直同期パルス作成の
ためのデータの格納番地情報データを再設定する処理を
行うが、垂直同期信号は数十ｍｓに１回程度しかＣＰＵ
９に入力されない。Each time a vertical synchronization signal is input, the CPU 9 performs a process of resetting the storage address information data of data for creating a vertical synchronization pulse stored in the RAMT in the DMA device 6. CPU only once every ms
9 is not entered.

さらに、垂直同期パルスの出力および出力のタイミング
をとるための水平同期パルスのカウントはＤＭＡ装置６
で行うので、ＣＰＵ９の負荷は小さい したがって、ＣＰＵ９は残った大多数の時間を、スイッ
チＩＩや表示装置１２等のシステムコントロルに割くこ
とができ、システムの処理スピードの向上やリアルタイ
ム性の向上が可能である。Furthermore, the output of the vertical synchronization pulse and the count of the horizontal synchronization pulse for timing the output are performed by the DMA device 6.
Since the load on the CPU 9 is small, the CPU 9 can use the majority of its remaining time to control the system such as the switch II and the display device 12, making it possible to improve the processing speed and real-time performance of the system. It is.

また、以上のような構成により、専用の垂直同期信号発
生装置は必要なく、画像信号処理装置で内蔵しているＣ
ＰＵに簡単なりＭＡ装置を付加するだけで、システムコ
ントローラと垂直同期信号発生装置を兼ねることができ
る。Furthermore, with the above configuration, there is no need for a dedicated vertical synchronization signal generator, and the built-in C
By simply adding an MA device to the PU, it can serve as both a system controller and a vertical synchronization signal generator.

また、本実施例の同期信号発生装置を用いれば、次のよ
うにして外部に出力する画像データを加工することによ
り、画像データを再生して表示するときに画面上に十字
型のカーソルを表示させることができる。In addition, if the synchronization signal generator of this embodiment is used, a cross-shaped cursor will be displayed on the screen when the image data is played back and displayed by processing the image data to be output to the outside as follows. can be done.

スイッチ１１を操作することにより、ＣＰＵ９は、スイ
ッチ１１の操作によって希望された垂直方向の１ライン
だけをハイレベルにするような、垂直同期パルスに同期
したパルス作成用データをＲＡＭ１内に作成する。そし
て、画像データをデジタルインタフェース回路１３に出
力するときに、前記ブタにより作成したパルスを画像デ
ータに重ね合わせて出力することにより、再生画像に縦
線を表示することができる。By operating the switch 11, the CPU 9 creates, in the RAM 1, pulse creation data synchronized with the vertical synchronizing pulse such that only one line in the vertical direction desired by the operation of the switch 11 is brought to a high level. Then, when outputting the image data to the digital interface circuit 13, by superimposing the pulse created by the pig on the image data and outputting it, vertical lines can be displayed on the reproduced image.

そして、水平同期信号発生回路５の出力をラインメモリ
２０側より分岐し、モノマルチバイブレタを接続するこ
とにより、ＣＰＵ９は他のスイッチ操作によって、希望
される水平ライン位置で１走査期間パルスを発生するよ
うにモノマルチバイブレークを設定する。画像データを
デジタルインタフェース回路１３に出力するときに、前
記パルスを画像データに重ね合わせて出力することによ
り、再生画像に横線を表示することができる。Then, by branching the output of the horizontal synchronizing signal generation circuit 5 from the line memory 20 side and connecting a mono-multivibrator, the CPU 9 generates a pulse for one scanning period at a desired horizontal line position by operating other switches. Set the mono multi-bye break as follows. When outputting image data to the digital interface circuit 13, horizontal lines can be displayed on the reproduced image by superimposing the pulses on the image data.

また、本実施例では同期信号発生装置は、ラインメモリ
１９への画像データの分割取り込みを行う際に垂直同期
パルスの出力タイミングを順次変えていくために使用さ
れているが、本同期信号発生装置の用途はこれに限るわ
けではない。垂直同期パルスの出力タイミングを動作中
に変える必要がある場合、または垂直同期パルスの長さ
を変える必要がある場合、または前記両方を変える必要
かある場合ならば他の装置にも適用できる。また本実施
例では処理速度の問題ため、水平同期パルスの出力につ
いては、ＣＰＵおよびＤＭＡ装置を用いなかったが、処
理速度が間に合うのであれば、水平同期パルスの出力に
もＣＰＵおよびＤＭＡ装置を用いてもよい。Furthermore, in this embodiment, the synchronization signal generator is used to sequentially change the output timing of vertical synchronization pulses when dividing image data into the line memory 19. The usage is not limited to this. The invention can also be applied to other devices if it is necessary to change the output timing of the vertical synchronizing pulse during operation, or if it is necessary to change the length of the vertical synchronizing pulse, or if it is necessary to change both of the above. Furthermore, in this embodiment, due to processing speed issues, the CPU and DMA device were not used to output the horizontal synchronizing pulses; however, if the processing speed is sufficient, the CPU and DMA device may also be used to output the horizontal synchronizing pulses. It's okay.

さらに、垂直同期パルス発生動作中に垂直同期パルスの
タイミングや波形を変更するためには、ＲＡＭＴ内に垂
直同期パルス作成のためのデータのコピーを持ち、すな
わち同一データを２つ格納しておき、そのうち一方のデ
ータがＤＭＡ装置６によって出力されている間に、他方
のデータを必要とされるものに加工して、垂直同期信号
による割り込みの時に、ＤＭＡ装置６に加工されたデー
タのアドレスを与えることによって、垂直同期パルスの
切替えが容易にできる。Furthermore, in order to change the timing and waveform of the vertical synchronization pulse during the vertical synchronization pulse generation operation, it is necessary to have a copy of the data for generating the vertical synchronization pulse in RAMT, that is, store two copies of the same data. While one of the data is being output by the DMA device 6, the other data is processed into the required data, and the address of the processed data is given to the DMA device 6 at the time of interruption by the vertical synchronization signal. This makes it easy to switch the vertical synchronization pulse.

また、本実施例では、垂直同期パルス作成のためのデー
タをＲＡＭＴ内に予め設定しておき、スイッチ１１で選
択する構成としたが、ＣＰＵ９が任意のデータをＲ，Ａ
　Ｍ　７に格納し、ＤＭＡ装置６にその格納番地情報デ
ータを送る構成にしてもよい。Furthermore, in this embodiment, the data for creating the vertical synchronization pulse is set in advance in the RAMT and selected by the switch 11, but the CPU 9 selects any data for R, A, etc.
It may be configured such that the data is stored in M7 and the storage address information data is sent to the DMA device 6.

この場合外部にキーボード等の操作盤を設け、操作者が
キー人力により、任意のデータを設定し、ＣＰＵ９がこ
れを読み込むようにすればよい。In this case, an operation panel such as a keyboard may be provided externally, and the operator may manually set arbitrary data using the keys, and the CPU 9 may read this data.

〔発明の効果〕〔Effect of the invention〕

以上のように本発明によれば、記憶手段に格納された複
数種類の垂直同期パルス作成のためのブタのうちの１種
類を選択手段で選択し、その選択された垂直同期パルス
作成のためのデータに基づいた垂直同期パルスを出力す
ることかできるので、必要とされる垂直同期パルスを容
易に選択して出力することができ、垂直同期パルスの変
更時の切替えも容易に行える。As described above, according to the present invention, one of the plurality of types of pigs for creating vertical synchronizing pulses stored in the storage means is selected by the selecting means, and the selected one for creating vertical synchronizing pulses is Since it is possible to output vertical synchronizing pulses based on data, it is possible to easily select and output the required vertical synchronizing pulses, and it is also easy to switch when changing the vertical synchronizing pulses.

また、記憶手段に格納する垂直同期パルス作成のための
データを変更することにより、出力する垂直同期パルス
の波形やタイミングを容易に変化させることができる。Further, by changing the data for creating the vertical synchronizing pulse stored in the storage means, the waveform and timing of the vertical synchronizing pulse to be output can be easily changed.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の同期信号発生装置を画像信号処理装置
に用いた実施例のブロック図、第２図は従来の同期信号
発生装置のプロ、り図である。 〔主要部分の符号の説明〕 ■　　同期信号発生装置、 ２　・同期信号分離回路、 ３−Ｐ　Ｌ　Ｌ回路、 ４パ発振回路、 ５　　゛水平同期信号発生回路、 ６−Ｄ　Ｍ　Ａ装置、 ７−−−−−−ＲＡ　Ｍ　。 ９−ＣＰ　Ｕ　。 １１・−・−スイッチ。FIG. 1 is a block diagram of an embodiment in which the synchronization signal generation device of the present invention is used in an image signal processing device, and FIG. 2 is a schematic diagram of a conventional synchronization signal generation device. [Explanation of symbols of main parts] ■ Synchronization signal generator, 2 - Synchronization signal separation circuit, 3-PLL circuit, 4-pass oscillation circuit, 5 ゛Horizontal synchronization signal generation circuit, 6-DMA device, 7- ------R.A.M. 9-CPU. 11.--Switch.

Claims (1)

【特許請求の範囲】 画像信号の１水平走査の開始を示す水平同期パルスを出
力する水平同期信号発生手段と、 前記画像信号の１フィールドあるいは１フレームの開始
を示す垂直同期パルスを複数種類作成するための複数種
類のデータを格納する記憶手段と、前記複数種類のデー
タのうちのいずれか１種類のデータを選択する選択手段
と、 前記選択手段にて選択された前記１種類のデータを前記
記憶手段より読み出し、該データに基づいて垂直同期パ
ルスを作成して出力する垂直同期信号発生手段と を備えたことを特徴とする同期信号発生装置。[Scope of Claims] Horizontal synchronization signal generating means for outputting a horizontal synchronization pulse indicating the start of one horizontal scan of an image signal, and generating a plurality of types of vertical synchronization pulses indicating the start of one field or one frame of the image signal. storage means for storing a plurality of types of data, a selection means for selecting any one type of data from the plurality of types of data, and a storage means for storing the one type of data selected by the selection means. 1. A synchronizing signal generating device comprising: vertical synchronizing signal generating means for generating and outputting a vertical synchronizing pulse based on the data read from the data.