JPH045829A - Formation method of interconnection - Google Patents
Formation method of interconnectionInfo
- Publication number
- JPH045829A JPH045829A JP10699090A JP10699090A JPH045829A JP H045829 A JPH045829 A JP H045829A JP 10699090 A JP10699090 A JP 10699090A JP 10699090 A JP10699090 A JP 10699090A JP H045829 A JPH045829 A JP H045829A
- Authority
- JP
- Japan
- Prior art keywords
- point metal
- layer
- melting point
- high melting
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000015572 biosynthetic process Effects 0.000 title description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- 239000002184 metal Substances 0.000 claims abstract description 76
- 239000010410 layer Substances 0.000 claims description 97
- 238000002844 melting Methods 0.000 claims description 60
- 230000008018 melting Effects 0.000 claims description 55
- 238000005530 etching Methods 0.000 claims description 38
- 239000012790 adhesive layer Substances 0.000 claims description 26
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 17
- 239000000758 substrate Substances 0.000 abstract description 5
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 abstract description 2
- 239000000460 chlorine Substances 0.000 abstract description 2
- 229910052801 chlorine Inorganic materials 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 20
- 230000004888 barrier function Effects 0.000 description 13
- 229910052731 fluorine Inorganic materials 0.000 description 8
- 239000011737 fluorine Substances 0.000 description 8
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 6
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- -1 as mentioned above Inorganic materials 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 239000012776 electronic material Substances 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910010282 TiON Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、配線形成方法に関し、特に、高融点金属層に
より下地の開口を埋め込む工程を含む配線形成方法に関
するものである。本発明は、例えば、半導体装置の配線
構造や、その他各種電子材料における配線形成のために
用いることができ、例えば高融点金属層としてタングス
テン（以下適宜、Ｗと記載することもある）層を形成し
、これを配線として用いた半導体装置を製造する場合に
適用することができる。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a wiring forming method, and particularly to a wiring forming method including a step of filling an opening in a base with a high melting point metal layer. The present invention can be used, for example, to form wiring structures in semiconductor devices and wiring in various other electronic materials, such as forming a tungsten (hereinafter also referred to as W as appropriate) layer as a high melting point metal layer. However, it can be applied when manufacturing a semiconductor device using this as wiring.
〔発明の概要］
本出願の請求項１の発明は、開口を有する下地上に高融
点金属層を形成し、これにより開口の埋め込みを行うに
際し、密着層を形成し、高融点金属層を形成した後、高
融点金属層と密着層とのエツチング速度をほぼ等しくし
てエッチハックを行うことにより、高融点金属層と密着
層とが同程度にエッチバックされ、両者間に段差が生し
ないようにして、その後上層配線を形成する場合の信頼
性の向上を達成したものである。[Summary of the Invention] The invention of claim 1 of the present application forms a high melting point metal layer on a base having an opening, and when filling the opening with this, forms an adhesive layer and forms a high melting point metal layer. After that, etch hacking is performed with the high melting point metal layer and the adhesive layer being etched at approximately the same rate, so that the high melting point metal layer and the adhesive layer are etched back to the same extent, and no step is created between them. In this way, reliability is improved when upper layer wiring is subsequently formed.
本出願の請求項２の発明は、開口を有する下地上に高融
点金属層を形成し、これにより開口の埋め込みを行うに
際し、密着層を形成し、次いで高融点金属層を形成し、
その後高融点金属層と密着層とのエツチング速度比の大
きい条件で高融点金属層をエッチバックして政商融点金
属を残すようにすることによって、上記密着層が上層配
線のバリアメタルを兼ねられるようにし、かつ工程のス
ループット向上をも達成したものである。The invention of claim 2 of the present application is to form a high melting point metal layer on a base having an opening, and when filling the opening with this, form an adhesion layer, and then form a high melting point metal layer,
After that, the high melting point metal layer is etched back under conditions where the etching rate ratio between the high melting point metal layer and the adhesion layer is high, leaving the commercial melting point metal, so that the adhesion layer can also serve as a barrier metal for the upper layer wiring. This also achieved an improvement in process throughput.
配線を要する電子材料、例えば半導体装置の分野では、
微細化・集積化の傾向が著しい（半導体装置の微細化・
集積化に関連する従来技術としては、例えば特開昭６４
−２３５５４号、同６４−１０６２９号公報などに記載
の技術がある）。これに伴って、配線を形成すべき下地
に形成される開口（コンタクトホールやピアホールと称
される接続孔等）も更に微細化の一途をたどっている。In the field of electronic materials that require wiring, such as semiconductor devices,
There is a remarkable trend toward miniaturization and integration (the miniaturization and integration of semiconductor devices
As a conventional technology related to integration, for example, Japanese Patent Application Laid-open No. 1983
There are techniques described in Japanese Patent No. 23554, No. 64-10629, etc.). Along with this, openings (connection holes called contact holes, peer holes, etc.) formed in the base on which wiring is to be formed are also becoming smaller and smaller.
このような背景で、従来、Ａｌ２（アルミニウム）のバ
イアススパッタ法により開口の穴埋めが行われていたが
、これに替わり、
■ポリシリコンにより埋め込みを行うポリ−８ｉプラグ
■Ｗ等の高融点金属により埋め込みを行うＷプラグ等の
高融点金属プラグ
の両者に関する提案がなされて来ている。Against this background, conventionally the openings were filled by bias sputtering of Al2 (aluminum), but instead of this, ■ Poly-8i plug filled with polysilicon ■ High-melting point metal such as W Proposals have been made regarding both high melting point metal plugs such as W plugs that are embedded.
しかし上記■の技術は、得られる接続の抵抗値が高いと
いう難点がある。また上記■の技術の内、選択Ｗ等の高
融点金属材料の選択成長によるものは、該金属の成長が
安定でなく、プロセスが不安定であるという難点がある
。However, the technique (2) above has a drawback in that the resulting connection has a high resistance value. Furthermore, among the techniques (2) above, those based on selective growth of a high melting point metal material such as selection W have the disadvantage that the growth of the metal is not stable and the process is unstable.
このため、上記■の他の手法である、高融点金属を成膜
を要する部分全体に被覆し、その後パタニングする技術
が注目されている。代表的な技術は、Ｗを配線材料とし
て用いる場合のブランケットＷ−ＣＶＤ法である。ブラ
ンケットＷ−ＣＶＤ法は、成膜を必要とする部分全体に
Ｗを被覆し、その後パターニングする技術であるが、こ
れば選択ＣＶＤ法によるＷ埋め込みに比して、プロセス
の安定性が格段に良く、実用的であり、更に、例えばス
パッタ法に比較して低抵抗にＷを形成できる。この種の
技術については、例えば特開昭６２２１９９４５号に記
載がある。For this reason, a technique other than the above-mentioned method (2), in which the entire area requiring film formation is coated with a high melting point metal and then patterned, is attracting attention. A typical technique is the blanket W-CVD method when W is used as the wiring material. Blanket W-CVD is a technology in which W is coated over the entire area that requires film formation and then patterned, but this method has much better process stability than W embedding by selective CVD. This method is practical, and furthermore, W can be formed with lower resistance than, for example, sputtering. This type of technique is described in, for example, Japanese Patent Laid-Open No. 62219945.
しかし、上記ブランケットＷ−ＣＶＤ法により得られる
Ｗ（以下ＢＬＫ−Ｗと略記することもある。）は、その
密着性が悪いという問題がある。However, W obtained by the blanket W-CVD method (hereinafter sometimes abbreviated as BLK-W) has a problem in that its adhesion is poor.
従ってＢＬＫ−Ｗの密着性を向上させるためには、下地
にＴｉＮやスパッタＷなどの薄膜を形成してこれを密着
層にする必要がある。Therefore, in order to improve the adhesion of BLK-W, it is necessary to form a thin film such as TiN or sputtered W on the base and use this as an adhesion layer.
ところがＢ Ｌ Ｋ−Ｗ形成のとき上記のようにＴｉＮ
等を密着層として下敷きし、その後開口をＢＬＫ−Ｗで
埋め込んでＷプラグを形成しようとすると、ＢＬＫ−Ｗ
とＴｉＮとでＴｉＮの方がエツチングレートが速い条件
下でエツチングする場合は、埋め込まれたＷと密着層で
あるＴｔＮとの間に段差が出来、このため、次に上層配
線を形成する場合、段切れや気泡部（ｖｏｉｄ）発生に
より、信頼性が低下することがある。However, when forming B L K-W, as mentioned above, TiN
If you try to form a W plug by placing BLK-W as an adhesive layer and then filling the opening with BLK-W, the BLK-W
When etching is performed under conditions where the etching rate of TiN is faster than that of TiN, a step is created between the embedded W and the adhesion layer of TtN. Reliability may decrease due to step breakage or void formation.
図をもって具体的に説明すれば、第５図（ａ）の如く開
口２を有する下地１にＴｉＮのスパッタ等で密着層３を
形成し、その後ＢＬＫ−Ｗ層である高融点金属層４をＣ
ＶＤで全面に形成して第５図（ｂ）のようにし、その後
開口２のみに高融点金属を残そうとしてエッチバックす
ると、上述の条件下でのエッチバックであると、密着層
３の方がより多くエツチングされて、第５図（Ｃ）に示
す如く段状に空隙３ａが生じてしまう。第５図（、Ｃ）
に、破線で、密着層３のあった部分３′を示す。To explain this in detail with reference to the drawings, as shown in FIG. 5(a), an adhesion layer 3 is formed on a base 1 having an opening 2 by sputtering TiN, etc., and then a high melting point metal layer 4, which is a BLK-W layer, is coated with carbon dioxide.
If it is formed on the entire surface by VD and then etched back to leave the high melting point metal only in the opening 2, the adhesive layer 3 will be etched back under the above conditions. As a result, a larger amount of the etching is etched, and step-like voids 3a are formed as shown in FIG. 5(C). Figure 5 (,C)
In the figure, a broken line indicates a portion 3' where the adhesive layer 3 was located.
またエッチバックの場合にこのようにＴｉＮ等の密着層
と高融点金属層であるＢＬＫ−Ｗ層との選択比が充分で
ないと、第５図（Ｃ）の如くＴｉＮ等もエッチバックさ
れてしまう結果、その上に、上層配線を形成する際、例
えば該上層配線が１４２であると、密着層３として形成
したＴｉＮ層のほかにもう一度、バリアメタルを形成し
なければならない。これは、全体のスループット低下を
もたらすものでもある。In addition, in the case of etchback, if the selectivity between the adhesion layer such as TiN and the BLK-W layer, which is a high melting point metal layer, is not sufficient, TiN etc. will also be etched back as shown in Figure 5 (C). As a result, when forming an upper layer wiring thereon, for example, if the upper layer wiring is 142, it is necessary to form a barrier metal again in addition to the TiN layer formed as the adhesion layer 3. This also results in a reduction in overall throughput.
本出願の各発明は、高融点金属層のエッチバック時に下
地上の密着層がエツチング除去されて段差が生じたり、
消失したりすることに伴う上記問題点を解決して、信頼
性高く開口の埋め込みを達成でき、また、これをスルー
プットを低下させることなく形成できる技術を提供する
ことを目的とする。Each of the inventions of the present application prevents the adhesion layer on the base from being etched away during etching back of the high-melting point metal layer, causing a step,
It is an object of the present invention to provide a technique that solves the above-mentioned problems associated with the disappearance of apertures, achieves highly reliable embedding of apertures, and can form the same without reducing throughput.
〔問題点を解決するための手段］
本出願の各発明は、上記目的を達成すべく、以下の構成
をとる。[Means for Solving the Problems] Each invention of the present application has the following configuration in order to achieve the above object.
即ち、本出願の請求項１の発明は、開口を有する下地上
に高融点金属層を形成し、これにより開口の埋め込みを
行う工程を含む配線形成方法であって、下地上に密着層
を形成し、次いで高融点金属層を形成し、その後、高融
点金属層と密着層とのエツチング速度をほぼ等しくして
エッチバックを行い、その後上層配線を形成することを
特徴とする配線形成方法である。That is, the invention of claim 1 of the present application is a wiring forming method including a step of forming a high melting point metal layer on a base having an opening and burying the opening, the method comprising forming an adhesive layer on the base. This wiring forming method is characterized in that a high melting point metal layer is then formed, then etching back is performed by making the high melting point metal layer and the adhesive layer approximately equal in etching rate, and then an upper layer wiring is formed. .
上記発明を実施するに際して、エッチバック時に高融点
金属層と密着層とのエツチング速度比をほぼ等しくする
には、各種の手段を採用できるが、例えばフッ素系ガス
に塩素系ガスを添加してエツチングガスとする手段や、
また、フッ素系ガスに酸素（０□）ガスなどを加える手
段などを用いることができる。When carrying out the above invention, various means can be adopted to make the etching rate ratio of the high melting point metal layer and the adhesive layer approximately equal during etchback, but for example, etching by adding chlorine gas to fluorine gas A means of making gas,
Furthermore, means for adding oxygen (0□) gas or the like to the fluorine gas can be used.
本出願の請求項２の発明は、開口を有する下地上に高融
点金属層を形成し、これにより開口の埋め込みを行う工
程を含む配線形成方法であって、下地上に密着層を形成
し、次いで高融点金属層を形成し、その後、高融点金属
層と密着層とのエツチング速度比の大きい条件で高融点
金属層をエッチバックして該高融点金属を残し、その後
上層配線を形成することを特徴とする配線形成方法であ
上記発明を実施するに際して、高融点金属層と密着層と
のエツチング速度比を大きくしてエッチバックを行わせ
る具体的手段としては、例えば、フッ素系ガスをエツチ
ングガスとして用いて、低イオンエネルギーでエツチン
グを行う手段を採用できる。フッ素系ガスであれば、イ
オンエネルギーを低くしてエツチングできるので、両者
の選択比をとることが可能である。The invention according to claim 2 of the present application is a wiring forming method including a step of forming a high melting point metal layer on a base having an opening and thereby burying the opening, the method comprising: forming an adhesive layer on the base; Next, a high melting point metal layer is formed, and then the high melting point metal layer is etched back under conditions where the etching rate ratio between the high melting point metal layer and the adhesive layer is large to leave the high melting point metal, and then upper layer wiring is formed. When carrying out the above invention with a wiring forming method characterized by It is possible to use a method of etching with low ion energy by using it as a gas. If it is a fluorine-based gas, etching can be performed by lowering the ion energy, so it is possible to obtain a selectivity ratio between the two.
本出願の請求項１の発明は、高融点金属層と密着層のエ
ッチバック時のエツチング速度をほぼ等しくしたので、
両者が同程度にエツチングされる。According to the invention of claim 1 of the present application, since the etching speed of the high-melting point metal layer and the adhesive layer during etchback are made almost equal,
Both are etched to the same extent.
この結果、両者間に段差は生じない。よってその後上層
配線を形成する場合、段切れなどの不都合は生じず、信
頼性を向上させることができる。As a result, there is no difference in level between the two. Therefore, when upper layer wiring is formed thereafter, problems such as step breakage do not occur, and reliability can be improved.
本出願の請求項２の発明は、開口を有する下地上に高融
点金属層を形成し、これにより開口の埋め込みを行うに
際し、密着層を形成し、次いで高融点金属層を形成し、
その後高融点金属層と密着層とのエツチング速度比の大
きい条件で高融点金属層をエッチバックして該高融点金
属を残すので、上記密着層が上層配線のバリアメタルを
兼ねるようにすることができる。またこの結果、特にバ
リアメタル層の形成工程の必要がなく、工程のスループ
ットを向上させることができる。The invention of claim 2 of the present application is to form a high melting point metal layer on a base having an opening, and when filling the opening with this, form an adhesion layer, and then form a high melting point metal layer,
Thereafter, the high melting point metal layer is etched back under conditions where the etching rate ratio between the high melting point metal layer and the adhesion layer is large, leaving the high melting point metal, so that the adhesion layer can also serve as a barrier metal for the upper layer wiring. can. Further, as a result, there is no need for a particular step of forming a barrier metal layer, and the throughput of the process can be improved.
以下本出願の各発明の一実施例について、図面を参照し
て説明する。なお当然のことではあるが、各発明は図示
の実施例により限定されるものではない。An embodiment of each invention of the present application will be described below with reference to the drawings. It goes without saying that each invention is not limited to the illustrated embodiments.
実施例−１ 第１図に、本実施例を、工程順に断面図で示す。Example-1 FIG. 1 shows this embodiment in cross-sectional views in the order of steps.
この実施例は、本出願の請求項１の発明を具体化したも
のであり、１６ＭビットクラスのＳＲＡＭに適用可能な
微細化・集積化した半導体装置が得られるようにしたも
のである。This embodiment embodies the invention of claim 1 of the present application, and is intended to provide a miniaturized and integrated semiconductor device applicable to a 16 Mbit class SRAM.
本実施例においては、例えばシリコン基板等の基板から
成る下地１に通常のレジスト工程を用いてフォトリソグ
ラフィー技術により開口２を形成し、次いで密着層３と
してＴｉＮ層を形成する。In this embodiment, an opening 2 is formed in a base 1 made of a substrate such as a silicon substrate by photolithography using a normal resist process, and then a TiN layer is formed as an adhesion layer 3.
この密着層３は、任意の条件で形成できるが、例えば次
のような条件でバイアスＥＣＲ−ＣＶＤ法で形成するこ
とができる。This adhesive layer 3 can be formed under any conditions, and for example, it can be formed by bias ECR-CVD under the following conditions.
使用ガス ：
ＴｉＣｅＪＮ■：＋／（ｎｚ）／へｒ ＝１０／１０
／（１００）／４０ ３ＣＣＭ（カッコ内の水素は、使
用しなくてもよい）圧 力 ： ５ Ｘｌ０−’
Ｔｏｒｒマイクロ波： ８００Ｗ
ＲＦ ： ３００Ｗ
その他各種の方法で密着層３を形成してよい。Gas used: TiCeJN: +/(nz)/her = 10/10
/(100)/40 3CCM (Hydrogen in parentheses does not need to be used) Pressure: 5 Xl0-'
Torr microwave: 800W RF: 300W The adhesion layer 3 may be formed by various other methods.
これにより第１図（ａ）の構造を得る。As a result, the structure shown in FIG. 1(a) is obtained.
次に、プランケラ１−Ｗ−ＣＶＤ法により、高融点金属
層４としてＷ層を形成する。この場合のブランケットＷ
−ＣＶＤ法も各種の条件で実施できるが、例えば次のよ
うな条件を採用してＢＬＫＷを形成することができる。Next, a W layer is formed as the high melting point metal layer 4 by the Prankera 1-W-CVD method. Blanket W in this case
-CVD method can also be carried out under various conditions; for example, BLKW can be formed under the following conditions.
圧 カニ ０．１〜５０ Ｔｏｒｒ
使用ガス： ＷＦ６／５ｉＨ４＝２０／３０ （ガス
比）温 度：３７５〜５００ °Ｃ
その他種々の条件で高融点金属層４を形成してよい。Pressure: 0.1 to 50 Torr Gas used: WF6/5iH4=20/30 (Gas ratio) Temperature: 375 to 500°C The high melting point metal layer 4 may be formed under various other conditions.
これにより第１図（ｂ）の構造を得る。As a result, the structure shown in FIG. 1(b) is obtained.
次いでこれについて、上記高融点金属層４をなすＢＬＫ
−Ｗと、上記密着層３をなすＴｉＮの選択比を１にして
、エッチバックを行う。Next, regarding this, BLK forming the above-mentioned high melting point metal layer 4
Etching back is performed with the selectivity ratio between -W and TiN forming the adhesive layer 3 set to 1.
本実施例では、塩素系のガスを用いて、イオンエネルギ
ーを強くしてエツチングすることにより、上記Ｂ Ｌ
Ｋ−ＷとＴｉＮのエツチング速度をほぼ等しくして、エ
ッチバックを行った。選択比は、例えば、塩素系ガスの
添加量によってコントロールできる。ＴｉＦｘは常温で
は固体であるので、ＴｉＮはフッ素系のガスではエツチ
ングされにくいが、塩素系のガスではエツチングされる
ので、この性質を利用する。In this example, the above B L is etched by increasing the ion energy using a chlorine gas.
Etching back was performed with the etching speeds of K-W and TiN being approximately equal. The selection ratio can be controlled by, for example, the amount of chlorine gas added. Since TiFx is solid at room temperature, TiN is not easily etched by fluorine-based gas, but is etched by chlorine-based gas, so this property is utilized.
具体的には、フッ素系ガスであるＳＦ６にＣｌ２（塩素
ガス）を添加したガス系を用い、該Ｃｅ２の添加量を調
整して、所望のエツチング速度比を得るようにした。即
ち、第２図に示すように、Ｃ１２の添加量が多くなる程
ＴｉＮのエツチング速度■は大きくなるが、ＢＬＫ−Ｗ
のエツチング速度Ｉは逆に小さくなり、両者が等しくな
るＣ１ｚ添加量が存在する（速度■、■の交点）。よっ
て、このＣ１ｚ添加量条件でエッチバックを行う。Specifically, a gas system in which Cl2 (chlorine gas) was added to SF6, which is a fluorine gas, was used, and the amount of Ce2 added was adjusted to obtain a desired etching rate ratio. That is, as shown in FIG. 2, as the amount of C12 added increases, the etching rate of TiN increases.
On the contrary, the etching rate I becomes smaller, and there exists an amount of C1z added at which both are equal (the intersection of the rates ■ and ■). Therefore, etchback is performed under these C1z addition amount conditions.
例えば、この実施例の設定では、
使用ガス系： ＳＦ６／ Ｃ１ｚ ＝ ５ ／ ５〜２
０５ＣＣＭ（この範囲での適正流量比を採用）
圧 カニ ＩＱ ｍＴｏｒｒ
印加電力 ：０．２３Ｗ／ｃＴＩＩ
の条件でエッチバックを行った。これにより、高融点金
属層４であるＢＬＫ−Ｗのエツチング速度と、密着層３
であるＴｉＮのエツチング速度とを等しくしてエッチバ
ックを行い、これにより、第１図（Ｃ）に示すように、
両者３．４が同じ深さで段差なくエツチングされた構造
を得ることができた。（なお第１図（Ｃ）は、エッチバ
ックの進行を明示するため、開口２内にかなり深くエツ
チングが進行したように極端に図示しであるが、理想的
には開口２が丁度埋め込まれた平坦な埋め込みを達成で
きる）。For example, in the settings of this example, gas system used: SF6/C1z = 5/5~2
Etch-back was performed under the following conditions: 0.05 CCM (appropriate flow rate ratio within this range was adopted) Pressure IQ mTorr Applied power: 0.23 W/cTII. As a result, the etching rate of BLK-W, which is the high melting point metal layer 4, and the etching rate of the adhesive layer 3
Etching back is performed at the same etching speed as that of TiN, and as a result, as shown in FIG. 1(C),
It was possible to obtain a structure in which both 3.4 and 3.4 were etched to the same depth without any difference in level. (In order to clearly show the progress of etchback, Figure 1 (C) is an extreme illustration that shows that the etching has progressed quite deeply into the opening 2, but ideally the opening 2 should be just filled in. flat embedding can be achieved).
そのほか、エッチバックは、フッ素系のガスに０２ （
酸素ガス）を添加して行う態様で実施することもできる
。この場合、選択比は、例えば０□添加量でコントロー
ルできる。例えばフッ素系ガスに０２ガスを添加すれば
、Ｔ ｉ Ｆｘは常温で固体だが、Ｔｉ０Ｆｘは揮発す
るので、上記と同じく０□添加量とＢＬＫ−Ｗのエツチ
ング速度との関係１１及び０２添加量とＴｉＮのエツチ
ング速度との関係■は第３図に示すようになり、該Ｉ、
■の交点において、双方のエツチング速度が等しい点が
見い出せる。In addition, etchback can be performed using 02 (
It can also be carried out by adding oxygen gas). In this case, the selection ratio can be controlled, for example, by adjusting the amount of addition to 0□. For example, if 02 gas is added to a fluorine-based gas, TiFx is solid at room temperature, but Ti0Fx evaporates. The relationship ■ with the etching rate of TiN is shown in Figure 3, and the relationship I,
At the intersection of (2), a point where both etching rates are equal can be found.
具体的には例えば、選択比をとれる条件（例えば特開平
１−１３０５２９号公報に記載の条件）より、０□を多
く添加して、上記に合致した条件にすることができる。Specifically, for example, more 0□ can be added than the conditions under which a selectivity can be obtained (for example, the conditions described in JP-A-1-130529) to achieve conditions that meet the above conditions.
この態様を用いても、第１図（ｃ／）の構造を得ること
ができる。Even by using this embodiment, the structure shown in FIG. 1(c/) can be obtained.
このように本実施例では、開口２内の高融点金属層４と
、密着層３とが、同程度にエツチングされ、両者３．４
に段差が生じないので、この上に上層配線を形成する場
合良好な配線構造が得られ、信顛性が向上する。As described above, in this example, the high melting point metal layer 4 in the opening 2 and the adhesive layer 3 are etched to the same extent, and both are etched by 3.4 mm.
Since there are no steps, a good wiring structure can be obtained when upper layer wiring is formed on top of this, and reliability is improved.
実施例−２
本実施例は、請求項２の発明を具体化したもので、高融
点金属であるＢＬＫ−Ｗにより開口を埋め込むとともに
、密着層をそのままバリアメタルとして用いるようにし
たものである。Example 2 This example embodies the invention of claim 2, in which the opening is filled with BLK-W, which is a high melting point metal, and the adhesion layer is used as it is as a barrier metal.
第４図を参照する。Please refer to FIG.
第４図（ａ）のように、開口２（コンタクトホールなど
）を有する下地に密着層３を形成する。As shown in FIG. 4(a), an adhesive layer 3 is formed on a base having an opening 2 (contact hole, etc.).
この実施例では、スパッタ法で、開口２に、Ｔｉ／Ｔｉ
０Ｎ／Ｔｉ＝ ３００／７００／３００人の積層構造で
密着層３を形成する。この構造は適宜変更して差支えな
い。但しこの密着層３は、最終的にバリアメタルとして
機能を果たし得る構成としておく。In this example, Ti/Ti is formed in the opening 2 by sputtering.
The adhesive layer 3 is formed with a laminated structure of 0N/Ti=300/700/300. This structure may be modified as appropriate. However, this adhesive layer 3 is configured so that it can ultimately function as a barrier metal.
次に、Ｂ Ｌ Ｋ−Ｗを成長させて、これを高融点金属
層４とする。例えば次の条件のＣＶＤにより、ＢＬＫ−
Ｗを形成できる。Next, B L K-W is grown to form the high melting point metal layer 4 . For example, by CVD under the following conditions, BLK-
W can be formed.
使用ガス系： ＷＦｓ／５ｉｔ１４＝３０／２５３ＣＣ
Ｍ圧 カニ ５０ Ｔｏｒｒ
温 度：３７５°に
れにより第４図（ｂ）の構造を得る。Gas system used: WFs/5it14=30/253CC
M Pressure: 50 Torr Temperature: 375° The structure shown in FIG. 4(b) is obtained.
次に、Ｒ■Ｅで、高融点金属層４をなすＢＬＫＷをエッ
チハックする。この時、密着層３と選択比がとれるよう
にして、両者のエツチング速度比の大きい条件でエッチ
バックする。本例ではフッ素系のガスを用いて、低イオ
ンエネルギーでエツチングを行うことにより、この条件
のエッチバックを行った。フッ素系ガスであれば、イオ
ンエネルギーの低い条件でエツチングできるので、高融
点金属層４をなすＢＬＫ−Ｗと、密着層３をなす例えば
Ｔｉ０Ｎとの選択比をとることができる。Next, BLKW forming the high melting point metal layer 4 is etched and hacked using R.sub.E. At this time, etching back is performed under conditions such that a selectivity with respect to the adhesive layer 3 can be maintained, and the etching rate ratio between the two is large. In this example, etchback was performed under these conditions by etching with low ion energy using a fluorine-based gas. If it is a fluorine-based gas, etching can be performed under conditions of low ion energy, so that a selection ratio between BLK-W forming the high melting point metal layer 4 and, for example, TiON forming the adhesive layer 3 can be achieved.
具体的には、次のエツチング条件を用いた。Specifically, the following etching conditions were used.
使用ガス系： ＳＦ６ ＝３０３ＣＣＭ圧 カニ
５０ ｍＴｏｒｒ
印加電力 ：０．０８Ｗ／ｃ消
１に
れにより、密着層３が残った第４図（ｃ）の構造を得る
ことができた。Gas system used: SF6 = 303 CCM pressure Crab 50 mTorr Applied power: 0.08 W/c By rinsing, the structure shown in FIG. 4(c) in which the adhesive layer 3 remained could be obtained.
次に上層配線５を形成する。例えばＡＩ２配線を形成す
る場合であれば、例えばＡｌ１−３ｉ（Ｓｔ１％含有の
アルミニウム合金）などを４０００人程度０膜厚で形成
して、上層配線５とする。この時、密着層３が残ってお
り、これがバリアメタルの役割を果たすので、既にバリ
アメタルは形成しであることになり、ここで形成する必
要はない。Next, upper layer wiring 5 is formed. For example, in the case of forming an AI2 wiring, for example, Al1-3i (aluminum alloy containing 1% St) or the like is formed with a zero film thickness of about 4000 to form the upper layer wiring 5. At this time, the adhesive layer 3 remains and serves as a barrier metal, so the barrier metal has already been formed and does not need to be formed here.
上記のように本実施例では、開口２を有する下地１に予
めバリアメタルとして機能する密着層３を形成しておき
、その後Ｂ’ＬＫ−Ｗより成る高融点金属層４を形成し
、この高融点金属層４を選択的に開口２内に残す際に、
該バリアメタルを兼ねる密着層３と選択比をとって高融
点金属層４をエッチバックするようにしたので、密着層
３を残して、これをそのままバリアメタルとして使用で
きる。As described above, in this example, the adhesion layer 3 functioning as a barrier metal is formed in advance on the base 1 having the opening 2, and then the high melting point metal layer 4 made of B'LK-W is formed. When selectively leaving the melting point metal layer 4 in the opening 2,
Since the high melting point metal layer 4 is etched back with a selectivity to the adhesion layer 3 which also serves as the barrier metal, the adhesion layer 3 is left and can be used as it is as a barrier metal.
このように、請求項２の発明においては、上層配線のバ
リアメタルと高融点金属層をなすＢＬＫＷの密着層とを
兼ねる構成にすることができ、また、高融点金属層を密
着層と選択比をとってエッチハックするので、そのまま
密着層を上層配線のバリアメタルとして使用でき、全体
のスループットを向上させることができる。As described above, in the invention of claim 2, it is possible to have a structure in which the barrier metal of the upper layer interconnection and the adhesion layer of BLKW forming the high melting point metal layer can be configured, and the selection ratio of the high melting point metal layer to the adhesion layer is Since the adhesive layer is removed and etch-hacked, the adhesion layer can be used as is as a barrier metal for upper layer wiring, and the overall throughput can be improved.
上述の如く本出願の各発明によれば、高融点金属層のエ
ッチバック時に下地上の密着層がエツチング除去されて
段差が生じたり、消失したりすることが防がれ、信軌性
高く開口の埋め込みを達成でき、また、これをスループ
ットを低下させることなく形成できるという効果を有す
る。As described above, according to the inventions of the present application, it is possible to prevent the adhesion layer on the base from being etched away and disappearing when etching back the high melting point metal layer, and to prevent the formation or disappearance of steps, thereby creating an opening with high reliability. This has the advantage that it can be embedded without reducing throughput.
第１図（ａ）〜（ｃ）は、実施例−１の工程を順に断面
図で示すものであり、第２図及び第３図は、実施例−１
を説明するための高融点金属と密着層とのエツチング速
度の対比を示す図である。
第４図（ａ）〜（ｄ）は、実施例−２の工程を順に断面
図で示すものである。
第５図（ａ）
〜 （Ｃ）
は従来技術を示す。
・・下地、
２・・・開口、
３・・・密着層、
４・・・高融点
金属層
（ＢＬＫ
Ｗ）
特
許
出
願
人
ソニ
株
式
％式％FIGS. 1(a) to (c) are cross-sectional views showing the steps of Example-1 in order, and FIGS. 2 and 3 are cross-sectional views of Example-1.
FIG. 3 is a diagram showing a comparison of etching rates between a high melting point metal and an adhesion layer to explain this. FIGS. 4(a) to 4(d) are sectional views sequentially showing the steps of Example-2. FIGS. 5(a) to 5(C) show the prior art. ... Base, 2... Opening, 3... Adhesive layer, 4... High melting point metal layer (BLK W) Patent applicant Sony stock % formula %
Claims (1)
により開口の埋め込みを行う工程を含む配線形成方法で
あって、 下地上に密着層を形成し、次いで高融点金属層を形成し
、その後高融点金属層と密着層とのエッチング速度をほ
ぼ等しくしてエッチバックを行い、その後上層配線を形
成することを特徴とする配線形成方法。 ２、開口を有する下地上に高融点金属層を形成し、これ
により開口の埋め込みを行う工程を含む配線形成方法で
あって、 下地上に密着層を形成し、次いで高融点金属層を形成し
、その後高融点金属層と密着層とのエッチング速度比の
大きい条件で高融点金属層をエッチバックして該高融点
金属を残し、その後上層配線を形成することを特徴とす
る配線形成方法。[Claims] 1. A wiring forming method including a step of forming a high melting point metal layer on a base having an opening and burying the opening with the high melting point metal layer, the method comprising: forming an adhesion layer on the base; 1. A wiring forming method comprising forming a melting point metal layer, etching back the high melting point metal layer and the adhesion layer at approximately the same etching rate, and then forming an upper layer wiring. 2. A wiring forming method including a step of forming a high-melting point metal layer on a base having an opening and burying the opening, the method comprising forming an adhesive layer on the base and then forming a high-melting point metal layer. . A method for forming wiring, comprising: etching back the high melting point metal layer under conditions where the etching rate ratio between the high melting point metal layer and the adhesion layer is large, leaving the high melting point metal, and then forming an upper layer wiring.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02106990A JP3141382B2 (en) | 1990-04-23 | 1990-04-23 | Wiring formation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02106990A JP3141382B2 (en) | 1990-04-23 | 1990-04-23 | Wiring formation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH045829A true JPH045829A (en) | 1992-01-09 |
| JP3141382B2 JP3141382B2 (en) | 2001-03-05 |
Family
ID=14447680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02106990A Expired - Fee Related JP3141382B2 (en) | 1990-04-23 | 1990-04-23 | Wiring formation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3141382B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007023950A1 (en) * | 2005-08-26 | 2007-03-01 | Hitachi, Ltd. | Semiconductor device manufacturing method |
-
1990
- 1990-04-23 JP JP02106990A patent/JP3141382B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007023950A1 (en) * | 2005-08-26 | 2007-03-01 | Hitachi, Ltd. | Semiconductor device manufacturing method |
| US7795137B2 (en) | 2005-08-26 | 2010-09-14 | Hitachi, Ltd. | Manufacturing method of semiconductor device |
| JP4916444B2 (en) * | 2005-08-26 | 2012-04-11 | 株式会社日立製作所 | Manufacturing method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3141382B2 (en) | 2001-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003142484A (en) | Method of manufacturing semiconductor device | |
| JPH10275800A (en) | Plasma etching method | |
| US5960314A (en) | Semiconductor processing method of providing an electrically conductive interconnecting plug between an elevationally conductive node and an elevationally outer electrically conductive node | |
| JPH08236626A (en) | Semiconductor connection configuration body and method | |
| JPH04307933A (en) | Forming method of tungsten plug | |
| JPH10294365A (en) | Semiconductor device and manufacture thereof | |
| JPH10214897A (en) | Manufacture of plug and near-zero overlap interconnecting line | |
| US5904561A (en) | Method for forming a barrier metal film with conformal step coverage in a semiconductor intergrated circuit | |
| JP2892421B2 (en) | Method for manufacturing semiconductor device | |
| JPH07130852A (en) | Method for forming metal wiring material | |
| JPH045829A (en) | Formation method of interconnection | |
| JP3407516B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0555165A (en) | Opening for wiring and method of forming the same | |
| JPH05299397A (en) | Forming method for metal plug | |
| JPH09275136A (en) | Semiconductor device and its manufacture | |
| JP2911171B2 (en) | Method for forming contact plug of semiconductor device | |
| JP3109687B2 (en) | Method for manufacturing conductive layer connection structure of semiconductor device | |
| JP2983098B2 (en) | Method for manufacturing semiconductor device | |
| JPH09232287A (en) | Etching method and contact plug formation | |
| JPH11297699A (en) | Diffusion barrier layer and its manufacture | |
| KR100480570B1 (en) | Method for forming tungsten plug for semiconductor device | |
| JPH07245300A (en) | Manufacture of semiconductor device | |
| JPH05251569A (en) | Manufacture of semiconductor device | |
| JPH10223754A (en) | Manufacture of semiconductor device | |
| JP2782912B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |