JPH045783A

JPH045783A - Ｉｃカードデータ読出／書込装置及びｉｃカード

Info

Publication number: JPH045783A
Application number: JP2106529A
Authority: JP
Inventors: Toru Aoki; 透青木; Shigeharu Suzuki; 重治鈴木
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 1990-04-24
Filing date: 1990-04-24
Publication date: 1992-01-09
Anticipated expiration: 2014-04-05
Also published as: JP2879163B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、メモリと共にマイクロコンピュータ（以下Ｃ
ＰＵという）を内蔵したＩＣカードと、このＩＣカード
が着脱自在に装着され、読み出されたデータをＩＣカー
ドから受け取ると共に、ＩＣカードに対して書き込みの
ためのデータを送出するデータ読出／書込装置とを備え
るＩＣデータデータ読出／書込装置及びＩＣカードに関
するものである。

〔従来の技術〕

従来、ＩＣカードとして、メモリの他に該メモリに対す
るデータの読み出し／書き込み制御や、所定の演算処理
を行なうＣＰＵを内蔵し、このＣＰＵにトータルシステ
ムでの高度な分散処理、データのファイル管理、機密保
持管理などを行わせるようにしたものがある。このよう
なＩＣカードのメモリに対してデータの読み出し／書き
込みを行なうときには、ＩＣカードをリーダライタ（Ｒ
／Ｗ）に対して接触式或いは非接触式で装着し、該Ｒ／
Ｗを介してホストコンピュータなどの所定の装置とＩＣ
カードとを接続することにより、ＩＣカード内のメモリ
とホストコンピュータとの間でデータの授受を行って読
み出し／書き込みを行なう。

〔発明が解決しようとする課題］現在、ＣＰＬＩを内蔵するＩＣカードとＲ／Ｗとのアク
セス速度は、接触式及び非接触式にかかわらずホストコ
ンピュータとＲ／Ｗのインターフェース（Ｔ　／Ｆ）の
伝送速度に合わせている。これは、ＩＣカードが内蔵し
ているＣＰＵの処理速度に依存せざるを得ないためであ
る。これに対してＣＰＵを内蔵しないメモリカードでは
、Ｒ／Ｗ上のＣＰＵによるカードとのＤＭＡ転送を行っ
たり、高速なＩ／Ｆを使用してデータ伝送の高速化を実
現している。

以上要するに、ＩＣカードはＣＰＬＩを内蔵しているが
ゆえにアクセス速度或いはアクセスタイムがメモリカー
ドに比べて著しく遅く大きな欠点となっている。このた
め、ＩＣカードとＲ／Ｗとの間の結合を電磁結合などに
よる非接触式にしたときには、ノイズ干渉などの雑音に
より、データアクセスにかかる時間が長くなるほどノイ
ズの影響を受け、データの信顧性が低下してしまう。

よって本発明は、上述した従来の問題点に鑑み、データ
の伝送速度の高速化を図り、非接触式であってもノイズ
による影響を少なくしたＣＰＵ内蔵のＩＣカードを提供
することを課題としている。

［課題を解決するための手段〕上記課題を解決するため本発明により成されたＩＣカー
ドデータ読出／書込装置は、第１図の基本構成図に示す
如く、メモリ１１と、該メモリ１■に記憶されているデ
ータを読み出し或いは該メモリに対して所定のデータを
書き込む制御や所定の演算処理などを行なうマイクロコ
ンピュータ１２と、該マイクロコンピュータ１２によら
ず直接前記メモリに対してデータの書き込み或いは該メ
モリに記憶されているデータの読み出しを行なう直接読
み出し／書き込み手段１３を有するＩＣカード１と、該
ＩＣカード１が着脱自在に装着され、読み出されたデー
タをＩＣカー１１から受け取ると共に、ＩＣカード１に
対して書き込みのためのデータを送出するデータ読出／
書込装置２とを備え、前記ＩＣカード１が、前記データ
読出／書込装置２から入力するデータ分類コマンドに基
づいて、データ分類を判定するデータ分類判定手段１２
ａと、該データ分類判定手段１２ａによる判定結果によ
って前記直接読み出し／書き込み手段１３を選択的に働
かせる選択手段１２ｂと、前記データ分類判定手段１２
ａによる判定結果によって前記データ読出／書込装置２
に対してクロックの切換要求信号を送出する切換要求手
段１２Ｃと有し、前記データ読出／書込装置２が、前記
ＩＣカード１の切換要求手段１２ｃからの切換要求信号
によってクロックの速度を切り換えるクロ・ツク切換手
段２３を存することを特徴としている。

また、本発明によるＩＣカードは、第１図の基本構成図
に示す如く、メモリ１１と、該メモリ１１に記憶されて
いるデータを読み出し或いは該メモリ１１に対して所定
のデータを書き込む制御や所定の演算処理などを行なう
マイクロコンピュータ１２と、該マイクロコンピュータ
１２によらず直接前記メモリ１１に対してデータの書き
込み或いは該メモリに記憶されているデータの読み出し
を行なう直接読み出し／書き込み手段１３と、外部から
入力するデータ分類コマンドに基づいて、データ分類を
判定するデータ分類判定手段１２ａと、該データ分類判
定手段１２ａによる判定結果によって前記直接読み出し
／書き込み手段１３を選択的に働かせる選択手段１２ｂ
と、前記データ分類判定手段１２ｂによる判定結果によ
って外部に対してクロックの切換要求信号を送出する切
換要求手段１２ｃとを有することを特徴している。

こ作　用〕以上の構成において、ＩＣカード１内のマイクロコンピ
ュータＩ２は、メモリ１１に対してデータの読み出し／
書き込み制御や、所定の演−算制面を行う。また、直接
読み出し／書き込み手段１３は、データ読出／書込装置
２から入力するデータ分類コマンドに基づいてデータ分
類判定手段１２ａが行うデータ分類の判定結果によって
選択手段１２ｂにより働かされる。また、データ分類判
定手段１２ａによる判定結果によって切換要求手段１２
Ｃが、データ読出／書込装置２に対してクロックの切換
要求信号を送出し、これに応じてデータ読出／書込装置
２内のクロック切換手段２３がＩＣカードｌへのクロッ
クの速度を切り換えるので、ＩＣカードデータ読出／書
込装置におけるＩＣカードの読出及び書込のためのデー
タの伝送速度をデータの種類に応じて高低に切り換える
ことができる。

また、ＩＣカード１内の直接読み出し／書き込み手段１
３は、外部から入力するデータ分類コマンドに基づいて
データ分類判定手段１２ａが行うデータ分類の判定結果
によって選択手段１２ｂにより選択的に働かされる。そ
して、データ分類判定手段１２ａによる判定結果りこよ
って切換要求手段１２Ｃが、外部に対してクロックの切
換要求信号を送出するようにしているので、該切換要求
信号に応じて外部から人力するクロックにより読出及び
書込のためのデータの伝送速度をデータの種類に応して
高低に切り換えることができる。

よって、メモリ１１に対するデータの読み出し或いは書
き込みが、ＩＣカード内のマイクロコンピュータ１２に
よって全て行われるものに比べて高速に行えるようにな
る。

〔実施例〕

以下、本考案の実施例を図面に基づいて説明する。

第２図は本発明によるＩＣカードの一実施例を示し、同
図において、１は接触端子を持たない非接触式のＩＣカ
ードであり、該ＩＣカード１はその内部にＥＰＲＯＭや
ＥＥＰＲＯＭなどから構成されたデータメモリ１１と、
ＣＰＵ１２と、直接メモリアクセスコントローラ（以下
ＤＭＡＣという）１３と、１１０切換回路１４と、シリ
アル／パラレル変換回路１５と、パラレル／シリアル変
換回路１６と、復調回路１７と、変調回路１８と、受信
コイル１９と、送信コイル２０と、整流平滑及び電圧安
定化回路２１と、発振回路２２とを備える。

また、２はリーダライタ（Ｒ／Ｗ）でり、該Ｒ／　Ｗ２
はＩ１０切換回路２Ｉと、コマンド判別回路２２と、タ
イミング制御回路２３と、バッファメモリ２４と、イン
ターフェース２５と、シリアル／パラレル変換回路２６
と、パラレル／シリアル変換回路２７と、復調回路２８
と、変調回路２９と、受信コイル３０と、送信コイル３
１と、発振回路３２とを備える。

以上の構成において、Ｒ／Ｗ２に対してＩＣカード１を
非接触式で装着すると、送信コイル３１゜２０と受信コ
イル１９．３０とが互いに電磁結合され、送信コイルが
発生する磁界の変化を受信コイルにより誘導電流として
取り出し、データの送受信や電源供給を非接継代で行う
。なお、電磁結合の他に光結合やマイクロ波によっても
非接継代で送受信を行なうことができる。

ＩＣカードｌ内のＣＰＵ１２は、メモリ１１に対して読
み出し／書き込み制御信号（以下Ｒ／Ｗ信号という）と
アドレス信号を出力し、ＣＰＵ　１２を介してメモリ１
１のデータがＩ１０切換回路１４に入出力される。更に
、ＣＰＵ１２は内部のマイクロプログラムの中にＤＭＡ
Ｃプログラムを内蔵している。

また、ＤＭＡＣｌ３はメモリ１１に対してＲ／Ｗ信号、
アドレス信号を出力し、メモリ１１のデータがＩ１０切
換回路１４に直接入出力される。

Ｉ１０切換回路１４はＤＭＡＣ１３に対して直接メモリ
アクセス（以下ＤＭＡという）の要求信号を出力し、Ｄ
ＭＡＣｌ３はＩ１０切換回路１４に対してＤＭＡの許可
信号を出力し、これによって１１０切換回路１４はＣＰ
ＵＩ　２を介したデータの読み出し／書き込みと、ＣＰ
Ｕ１２を介さずに直接メモリ１１に対するデータの読み
出し／書き込みを切換える。メモリ１１からのパラレル
データ１ま１１０切換回路１４を介してパラレル／シリ
アル変換回路１６に入力されシリアルデータに変換され
、更に変調回路１８乙こより変調されて送信コイル２０
に入力される。

一方、受信コイル１９で受信されたシリアルデータは復
調回路１７により復調され、シリアル／パラレル変換回
路１５でパラレルデータに変換されて１１０切換回路１
４に入力される。また受信コイル１９で受信された電源
は、整流平滑及び電圧安定化回路２１により整流平滑と
電圧安定化が行なわれて各部に供給される。また、発振
回路２２はＣＰＵＩ　２とＤＭＡＣｌ３に動作クロック
を与える。

メモリ１１は、処理結果や一時データなどの各種汎用デ
ータを記憶する汎用データ領域１１１と、識別コード（
ＩＤ）などの所定データを登録するための登録データ領
域１１２とを有する。具体的には、登録データ（カード
設定データ）としては、■パソコン、データ管理装置か
らＩＣカードｌの立ち上げを行いＩＣカード１内のＣＰ
ＩＪ１２を活性化させるためのデータ、■正当性ｆ１′
ｆＥ認などの処理を行うためのＩＤデータ、■メモリ１
１なとのＩＣカード１内のシステムの管理、設定を行う
ためのデータがあり、汎用データとしては、ＩＣカード
ｌ内のメモリ１１に蓄積された日報データがある。要す
るに、登録データはｒＣカード１のシステムを設定した
りする、所謂カードコントロールデータであり、汎用デ
ータは上記設定終了後にＩＣカード１と装置間で授受さ
れる一般にＩＣカードｌの内容に関係しないデータであ
る。なお、ＤＭＡＣｌ３は、同図に点線で示すように、
ＣＰＵ１２と１チツプで構成されるものでもよい。

Ｒ／Ｗ２において、インターフェース２５を介してホス
トコンピュータ３から入力されるＲ／Ｗ信号は、バッフ
ァメモリ２４とｆ１０切換回路２１に入力される。また
、ホストコンピュータ３からの読み出し／書き込みデー
タは、バッファメモリ２４を介して■／○切換回路２１
に入出力される。そして、ＩＣカード１内のメモリ１１
に記憶されているデータを読み出すときには、受信コイ
ル３０によりメモリ１１のデータを受信し、復調回路２
８でこれを復調してシリアル／パラレル変換回路２６に
おいてパラレルデータに変換し、コマンド判別回路２２
を介してＩ１０切換回路２１に入力し、更にバッファメ
モリ２４、インターフェース２５を介してポトスコンピ
ュータ３に対シて出力する。また、データをメモリ１１
ｃこ書き込むときと、Ｒ／Ｗ信号をＩＣカード１に出力
するときには、ホストコンピュータ３がらのデータ及び
Ｒ／Ｗ信号をインターフェース２５、バッファメモリ２
４、Ｉ１０切換回路２１を介してパラレル／シリアル回
路２７に入力してシリアル変換し、更に変調回路２９に
より変調して送信コイル３１に出力する。

一方、ホストコンピュータ３からのメモリ１１のアドレ
ス信号は、インターフェース２５、タイミング制御回路
２３及びバッファメモリ２４を介してＩ１０切換回路２
１Ｌ：入力され、パラレル／シリアル変換回路２７、変
調回路２９、送信コイル３１を通してＩＣカード１に出
力される。

タイミング制御回路２３は、発振回路３２からのクロッ
クに基づき、通常速度の通常クロ、りと、高速度の高速
クロックの２種類のクロックを選択的に出力する。そし
て、通常クロックのときにはメモリ１１の登録データ領
域１１２に対してＣＰＵ１２によるデータの読み出し／
書き込みを行ない、高速クロックのときには汎用データ
領域１１１に対してＤＭＡによる読み出し／書き込みを
行つ。

また、コマンド判別回路２２は、受信コイル３０、復調
回路２８、シリアル／パラレル変換回路２６を介してＩ
Ｃカード１から出力された速度変換要求信号をデコード
し、そのデコード結果をタイミング制御回路２３に入力
することにより、このタイミング制御回路２３からの上
記クロック速度を設定する。なお、Ｉ１０切換回路１４
．２１はクロック速度を常時監視してタイミングのずれ
を防止している。

上述のことを行うために予めＩＣカード１のコマンドと
して、「登録データ書込」、「汎用データ書込１、「登
録データ読出」及び「汎用データ読出」を用意しておく
。これらのコマンドをＩＣカード１かデコードすること
により、登録データと汎用データの区別、読出と書込の
区別を行うことができる。ＩＣカード１は上記によって
Ｒ／Ｗに速度切換要求を行い、このためにＩＣカード１
からの出力回路はフリップフロップを用い、ＩＣカード
が活性化（ＣＰＵ１２のプロクラムのりセットなどのカ
ードのリセット処理）を行うときには登録データ速度で
行うように出力信号を送出する。このときの信号は、他
のコマンドと重複しないようなものを選定し、誤動作を
防止するようにする。ＩＣカード１が活性化されてから
のＩＣカード１とＲ／Ｗの伝送速度は、平常では低速に
なっているので、速度切換コマンドを汎用データのリー
ド、ライトのオン、オフの区別をすることで制御するこ
とができる。

第３図は、ｒｃカード１内のＣＰＵ１２が実行する仕事
（一部その他の回路の処理も含む）を示すフローチャー
ト図であり、ＣＰＵ１２はＩＣカード１がＲ／Ｗ２に装
着されると起動され、まずステップＳ１においてＩＣカ
ード１を活性化し、タイミング制御回路２３に対してメ
モリ１１の読み出し／書き込み速度をＣＰＵＩ　２を介
した読み出し／書き込みを行なう通常の速度に設定する
と共に、ＩＣカード１の正当性を確保する。

次にステップＳ２においてＲ／Ｗ２を介してホストコン
ピュータ３からデータ分類コマンドと共に入力するＲ／
Ｗ信号に基づいてメモリ１１に対するデータの読み出し
か、書き込みかを判定し、読み出し処理であればステッ
プＳ３に進む。

ステップＳ３においては、読み出しコマンドとアドレス
信号をＲ／Ｗ２から受信コイル１９、復調回路１７、シ
リアル／パラレル変換回路１５、Ｉ１０切換回路１４を
介して受信する。次に、ステップＳ４において、上記デ
ータ分類コマンドに基づいて読み出すデータが汎用デー
タであるか登録データであるかを判定し、登録データで
あればステップＳ５に進み、ここでＣＰＵ１２からメモ
リ１１の登録データ領域１１２にアクセスし、次のステ
ップＳ６においてこのアクセスしたアドレスのデータを
取り込むと共に、Ｉ１０切換回路１４、パラレル／シリ
アル変換回路１６、変調回路１８、送信コイル２０を介
してＲ／Ｗ２に対して出力させる。

上記ステップＳ４の判定の結果読み出すデータが汎用デ
ータであればステップＳ７に進み、ＣＰＵ１２はＤＭＡ
プログラムを実行する。これによりＣＰＵ１２はスタン
バイとなり、Ｒ／Ｗ信号、アドレス信号、データの各ハ
スの所有権はＣＰＵ１２からＤＭＡＣｌ３に切替わる。

すなわち、ステップＳ４の実行によってＣＰＵＩ　２は
、外部装置であるホストコンピュータ３がら読み出しコ
マンドと共に入力するデータ分類コマンドに基づいて、
前記直接読み出し／書き込み手段としてのＤＭＡＣｌ３
を選択的に働かせる選択手段として機能している。

次にステップＳ８に進み、Ｒ／Ｗ２に対して速度切換要
求信号（高速クロックの要求信号）を出力する。その後
ステップＳ９において、Ｒ／Ｗ２がこの要求信号を受信
コイル３０で受信し、復調回路２８、シリアル／パラレ
ル変換回路２６を介してコマンド判別回路２２が入力し
てこれをデコードする。そしてステップＳ１０において
タイミング制御回路２３が通常速度から高速度の高速ク
ロック発振に切換わる。次のステップＳｌｌにおいては
、速度が切換わったか否かを判定し、判定がＹＥＳなら
ばステップＳＬ２においてＲ／Ｗ２からＩＣカードｌに
対して読み出しアドレス信号をパラレル／シリアル変換
回路２７、変調回路２９、送信コイル３１を介して出力
する。次にステップＳ１３に進み、ここでＤＭＡＣｌ３
はシ亥アドレス信号によりメモリ１１の汎用データ領域
１１１をアクセスし、そこに記録されているデータをパ
ラレル／シリアル変換回路１６、変調回路１８、送信コ
イル２０を介してＲ／Ｗ２に対して出力する。上記ステ
ップ８１０〜Ｓ１３がＤＭＡ転送処理である。

そしてステップＳ１４において、上記データの送出後Ｒ
／Ｗ２に対して通常速度に再度切換えるための速度切換
要求信号を出力し、ステップＳ１５においてコマンド判
別回路２２かこれをデコートし、ステップＳ１６におい
てタイミング回路２３が該デコード出力により通常速度
の通常クロック発振に切換える。その後ステップＳ１７
において通常速度に切替ったか否かを判定し、ＹＥＳな
らばステップＳ３３に進み、ＤＭＡＣ１３はｃｐＵ１２
に対してＤＭＡ転送処理の終了信号とＣＰＵアクティブ
信号を出力し、ＤＭＡＣプログラムを終了して制御権を
ＣＰＵ１２に渡す。これによりハスの所有権は再びＣＰ
Ｕ１２のものとなり、メインプログラムが実行される。

上記ステップＳ２における判定の結果が、メモリ１１に
対するデータの書き込みであれば、ステップ５１８に進
む。このステップＳ１８においては、書き込みコマンド
とアドレス信号をＲ／Ｗ２から受信コイル１９、復調回
路１７、シリアル／パラレル変換回路１５、Ｉ１０切換
回路１４を介して受信する。次にステップＳ１９におい
て書き込みデータが登録データか汎用データであるかを
判定し、登録データであればステップＳ２０に進んで、
メモリ１１の登録データ領域１１２をアクセスし、次の
ステップＳ２１において、ホストコンピュータ３からの
書き込みデータをＲ／Ｗ２を介して入力し、更に受信コ
イル１９、復調回路１７、シリアル／パラレル変換回路
１５、■／○切換回路１４を通して入力して上記アクセ
スしたアドレスに書き込みデータを書き込む。

また上記ステップＳＬ９の判定の結果、読み出すデータ
が汎用データであれば、ステップＳ２２に進み、ここで
ＤＭＡプログラムに分岐してメインプログラムを停止す
る。これによりＣＰＵＩ　２はスタンバイとなり、Ｒ／
Ｗ信号、アドレス信号、データの各ハスの所有権はＣＰ
Ｕ１２からＤＭＡＣｌ３に切替わる。すなわち、ステッ
プＳ１９の実行によってＣＰＵ１２は、外部装置である
ホストコンピュータ３から書き込みコマンド′と共に入
力するデータ分類コマンドに基づいて、前記直接読み出
し／書き込み手段としてのＤＭＡＣ１３を選択的に働か
せる選択手段として機能している。

次にステップＳ２３に進み、ＤＭＡＣ１３はＲ／Ｗ２に
対して速度切換要求信号（高速クロックの要求信号）を
出力する。Ｒ／Ｗ２は該要求信号を受信コイル３０で受
信し、ステップＳ２４において復調回路２８、シリアル
／パラレル変換回路２６を介してコマンド判別回路２２
に入力し、これをデコードする。そしてステップＳ２５
においてタイミング制御回路２３が通常速度から高速度
の高速クロック発振に切換える。次のステップＳ２６で
は、速度が切替わったか否かを判定し、ＹＥＳならばス
テップＳ２７において、Ｒ／Ｗ２からＩＣカードｌに対
して書き込みアドレス信号と書き込みデータがパラレル
／シリアル変換回路２７、変調回路２９、送信コイル３
１を介して出力される。次にステップＳ２８に進み、こ
こでＤＭＡＣｌ３は該アドレス信号によりメモリ１１の
汎用データ領域１１１をアクセスし、書き込みデー夕を
書き込み格納する。上記ステップ３２５〜Ｓ２８がＤ　
Ｍ　Ａ転送処理である。

そしてステップＳ２９において上記データの書き込み後
Ｒ／Ｗ２に対して通常速度に再度切換えるための速度切
換要求信号を出力し、ステップＳ３０においてコマンド
判別回路２２がこれをデコードし、ステップＳ３１にお
いてタイミング回路２３がこのデコード出力により通常
速度の通常クロック発振に切換える。そしてステップＳ
３２において通常速度に切替ったか否かを判定し、ＹＥ
Ｓならばステップ３３３に行き、ＤＭＡＣｌ３はＣＰＵ
Ｉ　２に対してＤＭＡ転送処理の終了信号とＣＰＵアク
ティブ信号を出力し、ＤＭＡＣプログラムを終了して制
御権をＣＰＵ１２に渡す。これによりハスの所有権は再
びＣＰｔＪ１２のものとなり、メインプログラムが実行
される。

なお、上記実施例では非接触式のＩＣカードについて説
明したが、接触式であってもよい。しかし、非接触型の
ＩＣカードに適用したときには、データがＩＣカードと
送受信手段間の空間に存在する時間が短縮されるので、
外来ノイズ等に対するデータの信転性が向上する。

〔効　果〕

以上説明したように本発明によれば、直接読み出し／書
き込み手段が、マイクロコンピュータニよらず直接メモ
リに対してデータの読み出し／書き込みを行うようにな
っているので、メモリに対するデータの読み出し或いは
書き込みが、マイクロコンピュータによって行われるも
のに比べて高速に行えるようになり、また短時間で大量
のデータの読み出し／書き込みが可能となるので、非接
触型のＩＣカードであっても、データが外来ノイズに曝
される時間が短縮されるので、外来ノイズ等に対するデ
ータの信転性が向上するという効果が得られる。

【図面の簡単な説明】

第１図は本発明によるＩＣカードデータ読出／書込装置
及びＩＣカードの基本構成を示すブロック図、第２図は本発明によるＩＣカードデータ読出／書込装置
の実施例を示す図、第３図は第２図中のＣＰＬＩが行う仕事を示すフローチ
ャート図である。１・・・ＩＣカード、１１・・・メモリ、１２・・・マ
イクロコンピュータ（ＣＰＵ）　、１２ａ・・・データ
分類判定手段、１２ｂ・・・選択手段、１２ｃ・・・切
換要求手段、１３・・・直接読み出し／書き込み手段（
ＤＭＡＣ）　、２・・・データ読出／書込装置（リーダ
ライタ）、２３・・・クロック切換手段。

Claims

【特許請求の範囲】

（１）メモリと、該メモリに記憶されているデータを読
み出し或いは該メモリに対して所定のデータを書き込む
制御や所定の演算処理などを行なうマイクロコンピュー
タと、該マイクロコンピュータによらず直接前記メモリ
に対してデータの書き込み或いは該メモリに記憶されて
いるデータの読み出しを行なう直接読み出し／書き込み
手段を有するＩＣカードと、該ＩＣカードが着脱自在に装着され、読み出されたデー
タをＩＣカードから受け取ると共に、ＩＣカードに対し
て書き込みのためのデータを送出するデータ読出／書込
装置とを備え、前記ＩＣカードが、前記データ読出／書込装置から入力
するデータ分類コマンドに基づいて、データ分類を判定
するデータ分類判定手段と、該データ分類判定手段によ
る判定結果によって前記直接読み出し／書き込み手段を
選択的に働かせる選択手段と、前記データ分類判定手段
による判定結果によって前記データ読出／書込装置に対
してクロックの切換要求信号を送出する切換要求手段と
を有し、前記データ読出／書込装置が、前記ＩＣカードの切換要
求手段からの切換要求信号によってクロックの速度を切
り換えるクロック切換手段を有する、ことを特徴とするＩＣカードデータ読出／書込装置。
（２）メモリと、該メモリに記憶されているデータを読
み出し或いは該メモリに対して所定のデータを書き込む
制御や所定の演算処理などを行なうマイクロコンピュー
タと、該マイクロコンピュータによらず直接前記メモリ
に対してデータの書き込み或いは該メモリに記憶されて
いるデータの読み出しを行なう直接読み出し／書き込み
手段と、外部から入力するデータ分類コマンドに基づい
て、データ分類を判定するデータ分類判定手段と、該デ
ータ分類判定手段による判定結果によって前記直接読み
出し／書き込み手段を選択的に働かせる選択手段と、前
記データ分類判定手段による判定結果によって外部に対
してクロックの切換要求信号を送出する切換要求手段と
を有する、ことを特徴とするＩＣカード。