JPH0457303A - インダクタンス負荷駆動回路 - Google Patents
インダクタンス負荷駆動回路Info
- Publication number
- JPH0457303A JPH0457303A JP16927690A JP16927690A JPH0457303A JP H0457303 A JPH0457303 A JP H0457303A JP 16927690 A JP16927690 A JP 16927690A JP 16927690 A JP16927690 A JP 16927690A JP H0457303 A JPH0457303 A JP H0457303A
- Authority
- JP
- Japan
- Prior art keywords
- current
- load
- inductance load
- inductance
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 230000007423 decrease Effects 0.000 abstract description 18
- 230000003247 decreasing effect Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 description 7
- 230000020169 heat generation Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Control Of Stepping Motors (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明はソレノイドプランジャー等のインダクタンス負
荷に電流を供給するインダクタンス負荷駆動回路に係り
、特にコイル電流を減少する方向に制御する場合、コイ
ルに蓄積された電気エネルギーを効率良く消費または電
源に回生ずるインダクタンス負荷駆動回路に関する。
荷に電流を供給するインダクタンス負荷駆動回路に係り
、特にコイル電流を減少する方向に制御する場合、コイ
ルに蓄積された電気エネルギーを効率良く消費または電
源に回生ずるインダクタンス負荷駆動回路に関する。
(従来の技術)
従来、インダクタンスを含む負荷に流れる電流を希望の
値に制御する方式として電源から負荷両端に断続的に電
圧を印加し、これによる負荷の電流の増減を監視しつつ
電圧の印加時間を制御する方式はPWM(pulsew
idth modulation)方式として良く知
られている。この場合、電源に接続された前記電圧印加
用のスイッチの開路期間中、インダクタンスに蓄積され
たエネルギーによる回路の破損を防止すると共に、目的
の平均電流値近傍における電流の微小な増減(リップル
)を低減するため、負荷を含む電流の環流路を形成して
前記電圧印加用スイッチか開路している時は該環流路に
電流を環流させる方式か採用される。
値に制御する方式として電源から負荷両端に断続的に電
圧を印加し、これによる負荷の電流の増減を監視しつつ
電圧の印加時間を制御する方式はPWM(pulsew
idth modulation)方式として良く知
られている。この場合、電源に接続された前記電圧印加
用のスイッチの開路期間中、インダクタンスに蓄積され
たエネルギーによる回路の破損を防止すると共に、目的
の平均電流値近傍における電流の微小な増減(リップル
)を低減するため、負荷を含む電流の環流路を形成して
前記電圧印加用スイッチか開路している時は該環流路に
電流を環流させる方式か採用される。
この時、当該回路への電流指令入力の値かそれまでの値
から減少すると回路は負荷に対する電圧の印加を停止す
るか回路電流は前述のインダクタンスに蓄積されたエネ
ルギーのために環流を続け、前記環流路中の抵抗成分(
一般にはコイル巻線の直流抵抗)やその他の電圧降下(
環流用ダイオードの順方向電圧等)によって熱としてそ
のエネルギーが消費されながら減少する。
から減少すると回路は負荷に対する電圧の印加を停止す
るか回路電流は前述のインダクタンスに蓄積されたエネ
ルギーのために環流を続け、前記環流路中の抵抗成分(
一般にはコイル巻線の直流抵抗)やその他の電圧降下(
環流用ダイオードの順方向電圧等)によって熱としてそ
のエネルギーが消費されながら減少する。
従って、急峻な負荷電流の減少を必要とする用途では前
述したインダクタンスに蓄積されたエネルギーをより速
く吸収するために負荷電流の環流路に抵抗素子やツェナ
ー素子、またはZNRのような電圧クランプ素子を挿入
し、熱として消費を促す方法、あるいは環流している負
荷電流を電源に回生ずる方法かとられる。
述したインダクタンスに蓄積されたエネルギーをより速
く吸収するために負荷電流の環流路に抵抗素子やツェナ
ー素子、またはZNRのような電圧クランプ素子を挿入
し、熱として消費を促す方法、あるいは環流している負
荷電流を電源に回生ずる方法かとられる。
しかしなから、従来の方式では、負荷に対する電圧の印
加か行われない時は、常に負荷のエネルキー吸収か行わ
れるため、負荷に対する電圧印加用スイッチの開閉頻度
を高くしないと該スイッチの開閉による負荷電流変化か
大きくなり、また、開閉頻度を高くすれば前記電圧印加
用スイッチのスイッチングロスの増大を招く。また熱と
して蓄積エネルギーを消費する方法では更に回路の不要
な発熱を助長することになる。
加か行われない時は、常に負荷のエネルキー吸収か行わ
れるため、負荷に対する電圧印加用スイッチの開閉頻度
を高くしないと該スイッチの開閉による負荷電流変化か
大きくなり、また、開閉頻度を高くすれば前記電圧印加
用スイッチのスイッチングロスの増大を招く。また熱と
して蓄積エネルギーを消費する方法では更に回路の不要
な発熱を助長することになる。
第4図に上述した従来のインダクタンス負荷駆動回路の
一例を示す。
一例を示す。
第4図において、インダクタンスしおよび直流抵抗R1
からなる、例えばソレノイドプランジャーのごとき負荷
を想定し、該負荷に流れる電流を制御するため電源VB
に接続されたスイッチsW1と、該スイッチSWIが開
路した時、負荷電流の環流路を構成するダイオードFD
より構成されている。スイッチSWIは開閉信号PWM
により開閉されSWIの閉路時は負荷電流ILは[dl
L−(VB−I L −R1)/Llの式に示す上昇率
に従い増加し、スイッチSWIの開路時には[dll−
−(VIFD+IL−R1)/L コ (ここてV
IFDはダイオードFDの順方向電圧降下分を示す)の
式に従い減少する。
からなる、例えばソレノイドプランジャーのごとき負荷
を想定し、該負荷に流れる電流を制御するため電源VB
に接続されたスイッチsW1と、該スイッチSWIが開
路した時、負荷電流の環流路を構成するダイオードFD
より構成されている。スイッチSWIは開閉信号PWM
により開閉されSWIの閉路時は負荷電流ILは[dl
L−(VB−I L −R1)/Llの式に示す上昇率
に従い増加し、スイッチSWIの開路時には[dll−
−(VIFD+IL−R1)/L コ (ここてV
IFDはダイオードFDの順方向電圧降下分を示す)の
式に従い減少する。
今、減少方向のILの変化率を上式より大きく制御した
い時、この第4図の回路構成では原理的に不可能となる
。
い時、この第4図の回路構成では原理的に不可能となる
。
(発明か解決しようとする課題)
そこで、本発明は上述の問題点に鑑みてなされたもので
、負荷電流制御の際における指令値の変化に対する負荷
電流の変化を監視し、電流の減少方向変化時、負荷回路
での電流減少率か指令値の低下に見合う場合は負荷電流
を自然環流させ、また負荷電流の自然環流による電流減
少率か指令値の低下に追いつかない場合は前述のエネル
ギー吸収用素子または回路を負荷電流の環流路に挿入し
て負荷電流の減少率を改善するインダクタンス負荷駆動
回路を提供することを目的とする。
、負荷電流制御の際における指令値の変化に対する負荷
電流の変化を監視し、電流の減少方向変化時、負荷回路
での電流減少率か指令値の低下に見合う場合は負荷電流
を自然環流させ、また負荷電流の自然環流による電流減
少率か指令値の低下に追いつかない場合は前述のエネル
ギー吸収用素子または回路を負荷電流の環流路に挿入し
て負荷電流の減少率を改善するインダクタンス負荷駆動
回路を提供することを目的とする。
[発明の構成]
(課題を解決するための手段)
パルス幅変調器により駆動される第1のスイッチの開閉
によって印加する電圧の印加時間を断続させ、この断続
により生じる平均電圧によりインダクタンス負荷に供給
する電流を制御するとともに、前記第1の開閉スイッチ
の開路時にインダクタンス負荷を含む電流の環流路を形
成しインダクタンス負荷に蓄積されたエネルギーにより
電流を環流させるインダクタンス負荷駆動回路において
、前記インダクタンス負荷に流れる電流を検出する電流
検出手段と、該電流検出手段の出力と前記インダクタン
ス負荷に供給する電流値指令信号との差を積分し、前記
パルス幅変調器の開閉期間の比率を制御する制御信号を
出力する積分器と、前記積分器の出力電圧と予め設定さ
れる基準電圧とを比較し、該基準電圧より高いか低いか
に応じた信号を出力する比較器と、前記インダクタンス
負荷を含む電流の環流路に直列に挿入され前記比較器の
出力信号によって開閉される第2のスイッチと、前記第
2のスイッチか開路した時、前記負荷を含む電流の環流
路に直列に挿入され、前記インダクタンス負荷に蓄積さ
れたエネルギーを消費する抵抗とを具備したことを特徴
とする。
によって印加する電圧の印加時間を断続させ、この断続
により生じる平均電圧によりインダクタンス負荷に供給
する電流を制御するとともに、前記第1の開閉スイッチ
の開路時にインダクタンス負荷を含む電流の環流路を形
成しインダクタンス負荷に蓄積されたエネルギーにより
電流を環流させるインダクタンス負荷駆動回路において
、前記インダクタンス負荷に流れる電流を検出する電流
検出手段と、該電流検出手段の出力と前記インダクタン
ス負荷に供給する電流値指令信号との差を積分し、前記
パルス幅変調器の開閉期間の比率を制御する制御信号を
出力する積分器と、前記積分器の出力電圧と予め設定さ
れる基準電圧とを比較し、該基準電圧より高いか低いか
に応じた信号を出力する比較器と、前記インダクタンス
負荷を含む電流の環流路に直列に挿入され前記比較器の
出力信号によって開閉される第2のスイッチと、前記第
2のスイッチか開路した時、前記負荷を含む電流の環流
路に直列に挿入され、前記インダクタンス負荷に蓄積さ
れたエネルギーを消費する抵抗とを具備したことを特徴
とする。
(作用)
本発明のインダクタンス負荷駆動回路では、前記インダ
クタンス負荷に流れる電流を検出する電流検出手段と、
該電流検8手段の出ツノと前記インダクタンス負荷に供
給する電流値指令信号との差を積分し、前記パルス幅変
調器の開閉期間の比率を制御する制御信号を出力する積
分器と、前記積分器の出力と予め設定される基や電圧と
を比較し、該基準電圧より高いか低いかに応じた信号を
出力する比較器と、前記インダクタンス負荷を含む電流
の環流路に直列に挿入され前記比較器の出力信号によっ
て開閉される第2のスイッチと、前記第2のスイッチか
開路した時、前記負荷を含む電流の環流路に直列に挿入
され、前記インダクタンス負荷に蓄積されたエネルギー
を消費する抵抗とを具備している。このため、前記電流
値指令信号か電流の減少方向に変化した時、前記インダ
クタンス負荷に流れる環流電流と前記電流値指令信号と
の差が拡大したことを前記積分器の出力によって検出し
、前記積分器における所定の偏差の累積により前記比較
器の出力が切り替わり前記第2のスイッチを開路して前
記抵抗を負荷開路に直列に挿入する。これにより、イン
ダクタンス負荷に蓄積されたエネルギーの消費を促進し
て当該インダクタンス負荷駆動回路における環流電流を
速やかに減少させることができる。
クタンス負荷に流れる電流を検出する電流検出手段と、
該電流検8手段の出ツノと前記インダクタンス負荷に供
給する電流値指令信号との差を積分し、前記パルス幅変
調器の開閉期間の比率を制御する制御信号を出力する積
分器と、前記積分器の出力と予め設定される基や電圧と
を比較し、該基準電圧より高いか低いかに応じた信号を
出力する比較器と、前記インダクタンス負荷を含む電流
の環流路に直列に挿入され前記比較器の出力信号によっ
て開閉される第2のスイッチと、前記第2のスイッチか
開路した時、前記負荷を含む電流の環流路に直列に挿入
され、前記インダクタンス負荷に蓄積されたエネルギー
を消費する抵抗とを具備している。このため、前記電流
値指令信号か電流の減少方向に変化した時、前記インダ
クタンス負荷に流れる環流電流と前記電流値指令信号と
の差が拡大したことを前記積分器の出力によって検出し
、前記積分器における所定の偏差の累積により前記比較
器の出力が切り替わり前記第2のスイッチを開路して前
記抵抗を負荷開路に直列に挿入する。これにより、イン
ダクタンス負荷に蓄積されたエネルギーの消費を促進し
て当該インダクタンス負荷駆動回路における環流電流を
速やかに減少させることができる。
(実施例)
以下、添付図面を参照して本発明の実施例について詳細
に説明する。
に説明する。
第1図に本発明のインダクタンス負荷駆動回路を適用し
た回路の一実施例を示す。
た回路の一実施例を示す。
第1図の回路において、負荷としてインダクタンスしお
よび抵抗R1よりなるソレノイドプランジャーを想定す
る。
よび抵抗R1よりなるソレノイドプランジャーを想定す
る。
この第1図に示す回路は、該負荷に電圧を供給するスイ
ッチSWIおよび負荷電流ILの環流路を構成するダイ
オードFDのほか、負荷電流検出用シャント抵抗SH,
該シャント抵抗SHからのフィードバック電圧VFBと
電流値指令信号(入力信号)Vinの差を積分する積分
器S1、積分器S1の出力電圧verを所定の基準電圧
Eと比較する比較器COM、比較器COMの出力により
駆動されるトランジスタT R1、該T R11:より
駆動され負荷に直列に挿入されているトランジスタTR
2(ここではスイッチSW2に相当する)、該トランジ
スタTR2がオフ(開路)した時、負荷に直列に挿入さ
れる抵抗R2を有している。
ッチSWIおよび負荷電流ILの環流路を構成するダイ
オードFDのほか、負荷電流検出用シャント抵抗SH,
該シャント抵抗SHからのフィードバック電圧VFBと
電流値指令信号(入力信号)Vinの差を積分する積分
器S1、積分器S1の出力電圧verを所定の基準電圧
Eと比較する比較器COM、比較器COMの出力により
駆動されるトランジスタT R1、該T R11:より
駆動され負荷に直列に挿入されているトランジスタTR
2(ここではスイッチSW2に相当する)、該トランジ
スタTR2がオフ(開路)した時、負荷に直列に挿入さ
れる抵抗R2を有している。
第1図において、フィードバック電圧VFBが電流値指
令信号Vinに相当する値に満たない時、積分器S1の
出力電圧verは減少方向に推移する。PWM信号生成
回路MODは積分器s1の出力が減少するとSWlに対
しその閉路時間を回路時間に比して長くなるようなPW
M信号を送出する。これにより負荷電流ILは増加し、
最終的に電流値指令信号Vinに見合う平均値に安定す
る。
令信号Vinに相当する値に満たない時、積分器S1の
出力電圧verは減少方向に推移する。PWM信号生成
回路MODは積分器s1の出力が減少するとSWlに対
しその閉路時間を回路時間に比して長くなるようなPW
M信号を送出する。これにより負荷電流ILは増加し、
最終的に電流値指令信号Vinに見合う平均値に安定す
る。
この時、積分器S1の出力電圧Verは所定の基準電圧
Eを超えることはなく、このため比較器COMの出力は
GNDレヘレベある。従って、トランジスタTRIはR
6に流れるベース電流によって駆動され、これにより更
にトランジスタTR2をオンさせる。
Eを超えることはなく、このため比較器COMの出力は
GNDレヘレベある。従って、トランジスタTRIはR
6に流れるベース電流によって駆動され、これにより更
にトランジスタTR2をオンさせる。
トランジスタTR2かオンしている間、スイ・ノチSW
Iの開路時間中の負荷電流はダイオードFD、トランジ
スタTR2により構成される環流路を流れている。
Iの開路時間中の負荷電流はダイオードFD、トランジ
スタTR2により構成される環流路を流れている。
電流値指令信号Vinが減少に転すると51の出力Ve
rは増加し、このためMODによりスイッチSWIの開
路時間は閉路時間に比して次第に長くなり、負荷の電流
値は減少する。
rは増加し、このためMODによりスイッチSWIの開
路時間は閉路時間に比して次第に長くなり、負荷の電流
値は減少する。
ここで電流値指令信号Vinの減少率が大きく負荷電流
の減少がこれに追従てきないとき、Slの出力Verは
増加を続け、所定の基準電圧Eを超える。これにより比
較器COMの出力は電源レベル側に切り替わり、トラン
ジスタTRIの駆動を停止する。これに伴い、トランジ
スタTR2もオフして負荷電流ILの環流路に抵抗R2
が挿入される。従って、負荷のインダクタンスしに蓄積
されているエネルギーは負荷電流ILの環流に伴う抵抗
R2の発熱によってその消費を促され負荷電流ILの降
下率は改善される。
の減少がこれに追従てきないとき、Slの出力Verは
増加を続け、所定の基準電圧Eを超える。これにより比
較器COMの出力は電源レベル側に切り替わり、トラン
ジスタTRIの駆動を停止する。これに伴い、トランジ
スタTR2もオフして負荷電流ILの環流路に抵抗R2
が挿入される。従って、負荷のインダクタンスしに蓄積
されているエネルギーは負荷電流ILの環流に伴う抵抗
R2の発熱によってその消費を促され負荷電流ILの降
下率は改善される。
このように負荷電流ILが効果的に減少し、積分器S1
の出力Verが再び所定の基準電圧Eを下回ると比較器
COMの出力はGNDレベルとなり、トランジスタTR
2かオンすることで抵抗R2でのエネルキー消費は中止
され、インダクタンス負荷駆動回路の発熱は減少する。
の出力Verが再び所定の基準電圧Eを下回ると比較器
COMの出力はGNDレベルとなり、トランジスタTR
2かオンすることで抵抗R2でのエネルキー消費は中止
され、インダクタンス負荷駆動回路の発熱は減少する。
上述のように、必要な時たけ、R2を負荷に挿入するこ
とで回路の不必要な発熱を抑制しつつ、所望の負荷電流
制御特性を得られる。
とで回路の不必要な発熱を抑制しつつ、所望の負荷電流
制御特性を得られる。
また第1図において、比較器COMにヒステリシス特性
を与えトランジスタTR2のスイッチング頻度を制限す
るようにすれば、回路の消費電力を更に低減できる。
を与えトランジスタTR2のスイッチング頻度を制限す
るようにすれば、回路の消費電力を更に低減できる。
また、他の実施例として、前記第1図に示すインダクタ
ンス負荷駆動回路において、前記第2のスイッチ(トラ
ンジスタTR2)が開路した時、負荷を含む電流の環流
路に直列に挿入される抵抗R2を、ツェナー素子、また
は弁抵抗素子の如き電圧制限素子(例えばZNRのよう
なもの)に代えた構成のものも上げられる。
ンス負荷駆動回路において、前記第2のスイッチ(トラ
ンジスタTR2)が開路した時、負荷を含む電流の環流
路に直列に挿入される抵抗R2を、ツェナー素子、また
は弁抵抗素子の如き電圧制限素子(例えばZNRのよう
なもの)に代えた構成のものも上げられる。
また、他の実施例として、第2図に示す構成のものが上
げられる。
げられる。
第2図に他の実施例を示す。
この実施例では、負荷に抵抗を挿入するためのトランジ
スタTR3(ここでは第1図におけるスイッチSW2に
相当する)の接続が前記第1図の回路と異なる。
スタTR3(ここでは第1図におけるスイッチSW2に
相当する)の接続が前記第1図の回路と異なる。
第2図における電圧印加用のスイッチSW1の開路時の
回路動作は前記第1図におけるスイ・ノチSWIの開路
時の回路動作と同様である。
回路動作は前記第1図におけるスイ・ノチSWIの開路
時の回路動作と同様である。
第2図において、比較器COMの出力によりトランジス
タTR3がオフされるべき積分器S1の出力時において
もスイッチSWIの閉路時にはトランジスタTR3をオ
ンし抵抗R2による発熱を抑制する必要がある。
タTR3がオフされるべき積分器S1の出力時において
もスイッチSWIの閉路時にはトランジスタTR3をオ
ンし抵抗R2による発熱を抑制する必要がある。
この場合、スイッチSWIが閉路したことを検出しトラ
ンジスタTR3をオン(閉路)する手段として、トラン
ジスタTR3にPNP型を用い、スイッチSW]の閉路
時、トランジスタTR3のエミッタから抵抗R3を介し
てGNDに至るベース駆動回路を成立させるようにして
、これを行っている。
ンジスタTR3をオン(閉路)する手段として、トラン
ジスタTR3にPNP型を用い、スイッチSW]の閉路
時、トランジスタTR3のエミッタから抵抗R3を介し
てGNDに至るベース駆動回路を成立させるようにして
、これを行っている。
第3図に更に他の実施例を説明する。
第3図のインダクタンス負荷駆動開路では前述した負荷
のインダクタンスしに蓄積されたエネルギーを消費する
ための抵抗に代わり、該エネルギーを電源に回生ずるた
めの電子回路を採用し、比較器COMの出力か切り替わ
った時、前記電子回路が負荷電流環流路に挿入されるよ
うになっている。
のインダクタンスしに蓄積されたエネルギーを消費する
ための抵抗に代わり、該エネルギーを電源に回生ずるた
めの電子回路を採用し、比較器COMの出力か切り替わ
った時、前記電子回路が負荷電流環流路に挿入されるよ
うになっている。
ここに、負荷電流か所定の一定値に安定している状態か
ら電流値指令信号Vinが下降し、負荷電流ILか減少
に転した時点よりのインダクタンス負荷駆動回路の動作
を説明する。
ら電流値指令信号Vinが下降し、負荷電流ILか減少
に転した時点よりのインダクタンス負荷駆動回路の動作
を説明する。
それまで、負荷に対する電圧印加用スイッチSW1は閉
路しており、負荷に電源電圧VBか印加されていたとす
る。負荷への印加電圧は電圧検出手段TH2により検出
され、TH2の出力は論理和手段D3を介してSH2を
閉路させている。従って、負荷電流ILは電源VBより
SWI、SH2、R1、L、SHを通過してGNDに至
る経路を通り、その値は増加方向にあったとする。
路しており、負荷に電源電圧VBか印加されていたとす
る。負荷への印加電圧は電圧検出手段TH2により検出
され、TH2の出力は論理和手段D3を介してSH2を
閉路させている。従って、負荷電流ILは電源VBより
SWI、SH2、R1、L、SHを通過してGNDに至
る経路を通り、その値は増加方向にあったとする。
電流値指令信号Vinか減少を始めると、電流値指令信
号Vinと増加しつつあるフィードバック電圧VFBと
の差により積分器S1の出力は増加する。前記第1図で
述べたように積分器S1の出力の増加によりPWM信号
生成回路MODはSWlの開路時間を閉路時間に比して
長くなるようなPWM信号をSWIに対し出力する。
号Vinと増加しつつあるフィードバック電圧VFBと
の差により積分器S1の出力は増加する。前記第1図で
述べたように積分器S1の出力の増加によりPWM信号
生成回路MODはSWlの開路時間を閉路時間に比して
長くなるようなPWM信号をSWIに対し出力する。
この時、積分器S1の出力Verはまた所定の基準電圧
Eを超えていない。従って、比較器COMはSH2を閉
路させる信号を出力し続け、該信号は論理和手段D5を
介してSH2を閉路させている。
Eを超えていない。従って、比較器COMはSH2を閉
路させる信号を出力し続け、該信号は論理和手段D5を
介してSH2を閉路させている。
前記PWM信号によりSWIか開路すると負荷電流IL
はり、SH,FD、SH2、R1を経路として環流を開
始する。
はり、SH,FD、SH2、R1を経路として環流を開
始する。
もし、電流値指令信号Vinを急峻に減少し、前記環流
している負荷電流ILか電流値指令信号Vinに見合っ
て減少出来なかった場合、前記積分器S1の出力Ver
は増加を続け、やがて所定の基$電圧Eを超える。これ
により比較器COMの出力は停止する。
している負荷電流ILか電流値指令信号Vinに見合っ
て減少出来なかった場合、前記積分器S1の出力Ver
は増加を続け、やがて所定の基$電圧Eを超える。これ
により比較器COMの出力は停止する。
すてにSWlは開路しており、負荷には電圧は印加され
ていないため前記電圧検出手段TH2も出力を停止して
いる。またTHIはまた出力していないので論理和手段
D5を介して供給されるCOMからの信号の停止により
SH2は速やかに開路する。
ていないため前記電圧検出手段TH2も出力を停止して
いる。またTHIはまた出力していないので論理和手段
D5を介して供給されるCOMからの信号の停止により
SH2は速やかに開路する。
SH2か開路したことて、負荷電流ILの環流経路はり
、SH,FD、DI、C1、R1となり、負荷のインダ
クタンスしに蓄積されたエネルギは環流電流としてC1
を充電する。この充電によりC1の両端電圧か上昇し電
源電圧VBを超えて設定されている所定の限界電圧EM
に達すると、電圧検出手段THIはこれを検出してC1
に蓄えられたエネルギーを電源に回生ずるために論理和
手段D4を介してSH2を再投入する。これにより負荷
電流の環流路は再びSH2を介すると共に電源電圧VB
を超えたことによりC1に蓄積された電荷はD2、C2
、FD、SH2の経路で一時蓄積用のコンデンサC2を
充電する。
、SH,FD、DI、C1、R1となり、負荷のインダ
クタンスしに蓄積されたエネルギは環流電流としてC1
を充電する。この充電によりC1の両端電圧か上昇し電
源電圧VBを超えて設定されている所定の限界電圧EM
に達すると、電圧検出手段THIはこれを検出してC1
に蓄えられたエネルギーを電源に回生ずるために論理和
手段D4を介してSH2を再投入する。これにより負荷
電流の環流路は再びSH2を介すると共に電源電圧VB
を超えたことによりC1に蓄積された電荷はD2、C2
、FD、SH2の経路で一時蓄積用のコンデンサC2を
充電する。
電圧検出手段THIはC1の両端電圧、およびC2の両
端電圧を監視しており、放電によりC1の両端電圧が前
記所定の限界電圧EMを下回ってもC1およびC2の両
端電圧か等しくなる(CIの放電電流がなくなる)まで
前記論理和手段D4を介してSH2を閉路させるための
信号を出力し続ける。
端電圧を監視しており、放電によりC1の両端電圧が前
記所定の限界電圧EMを下回ってもC1およびC2の両
端電圧か等しくなる(CIの放電電流がなくなる)まで
前記論理和手段D4を介してSH2を閉路させるための
信号を出力し続ける。
C1の放電電流がなくなった時、C1の両端電圧は十分
に低下しており、THIはSH2への閉路信号を停止す
る。C2に蓄積された電荷はC2の放電用の抵抗R20
を介して徐々に電源VBに回生される。この時の回路の
状態は前記C1の充電期間のそれと同一であり、回路は
C1の充放電を繰り返しながらインダクタンスしに蓄積
されたエネルギーを02を仲介として電源V目に回生ず
る。この回生動作によりエネルギーが吸収されて負荷の
環流電流が減少してフィードバック電圧VFBが電流値
指令信号Vinを下回ると積分器S1の出力電圧は再び
下降を始めやがて基準電圧Eを下回る。これにより比較
器COMはSH2を閉路するだめの信号を出力し、該信
号は論理和手段D5を介してSH2を閉路させる。
に低下しており、THIはSH2への閉路信号を停止す
る。C2に蓄積された電荷はC2の放電用の抵抗R20
を介して徐々に電源VBに回生される。この時の回路の
状態は前記C1の充電期間のそれと同一であり、回路は
C1の充放電を繰り返しながらインダクタンスしに蓄積
されたエネルギーを02を仲介として電源V目に回生ず
る。この回生動作によりエネルギーが吸収されて負荷の
環流電流が減少してフィードバック電圧VFBが電流値
指令信号Vinを下回ると積分器S1の出力電圧は再び
下降を始めやがて基準電圧Eを下回る。これにより比較
器COMはSH2を閉路するだめの信号を出力し、該信
号は論理和手段D5を介してSH2を閉路させる。
以後、上記動作を繰り返すことで負荷電流値を効率よく
所定の値に制御することができる。
所定の値に制御することができる。
[発明の効果]
上述のように、本発明のインダクタンス負荷駆動回路に
よれば、負荷電流制御の際における電流値指令信号の変
化に対する負荷電流の変化を監視し、電流の減少方向変
化時、回路での電流減少率が指令値の低下に見合う場合
は負荷電流を自然環流させ、また負荷電流の自然環流に
よる電流減少率が電流値指令信号の低下に追いつかない
場合は前述のエネルギー吸収用素子または回路を負荷電
流の環流路に挿入して負荷電流の減少率を改善すること
ができる。
よれば、負荷電流制御の際における電流値指令信号の変
化に対する負荷電流の変化を監視し、電流の減少方向変
化時、回路での電流減少率が指令値の低下に見合う場合
は負荷電流を自然環流させ、また負荷電流の自然環流に
よる電流減少率が電流値指令信号の低下に追いつかない
場合は前述のエネルギー吸収用素子または回路を負荷電
流の環流路に挿入して負荷電流の減少率を改善すること
ができる。
第1図は本発明のインダクタンス負荷駆動回路の一実施
例、第2図、第3図は他の実施例、第4図は従来のイン
ダクタンス負荷駆動回路の例である。 MOD・・・PWM信号生成回路、L・−インダクタン
ス負荷、Sl・・・積分器、COM・・・比較器、SW
l ・第1のスイッチ、SH2・・・第2のスイッチ、
R2・抵抗、R20・・・抵抗、C1、C2・コンデン
サ、Dl、D2・・・ダイオード、SH・・・シャント
抵抗、FD・・フライホイールダイオード、VB・・・
電源電圧、Vin・・電流値指令信号、Ver・・積分
器の出力、E・・基準電圧。 第1図 第2図
例、第2図、第3図は他の実施例、第4図は従来のイン
ダクタンス負荷駆動回路の例である。 MOD・・・PWM信号生成回路、L・−インダクタン
ス負荷、Sl・・・積分器、COM・・・比較器、SW
l ・第1のスイッチ、SH2・・・第2のスイッチ、
R2・抵抗、R20・・・抵抗、C1、C2・コンデン
サ、Dl、D2・・・ダイオード、SH・・・シャント
抵抗、FD・・フライホイールダイオード、VB・・・
電源電圧、Vin・・電流値指令信号、Ver・・積分
器の出力、E・・基準電圧。 第1図 第2図
Claims (3)
- (1)パルス幅変調器により駆動される第1のスイッチ
の開閉によって印加する電圧の印加時間を断続させ、こ
の断続により生じる平均電圧によりインダクタンス負荷
に供給する電流を制御するとともに、前記第1の開閉ス
イッチの開路時にインダクタンス負荷を含む電流の環流
路を形成しインダクタンス負荷に蓄積されたエネルギー
により電流を環流させるインダクタンス負荷駆動回路に
おいて、 前記インダクタンス負荷に流れる電流を検出する電流検
出手段と、 該電流検出手段の出力と前記インダクタンス負荷に供給
する電流値指令信号との差を積分し、前記パルス幅変調
器の開閉期間の比率を制御する制御信号を出力する積分
器と、 前記積分器の出力電圧と予め設定される基準電圧とを比
較し、該基準電圧より高いか低いかに応じた信号を出力
する比較器と、 前記インダクタンス負荷を含む電流の環流路に直列に挿
入され前記比較器の出力信号によって開閉される第2の
スイッチと、 前記第2のスイッチが開路した時、前記負荷を含む電流
の環流路に直列に挿入され、前記インダクタンス負荷に
蓄積されたエネルギーを消費する抵抗と を具備したことを特徴とするインダクタンス負荷駆動回
路。 - (2)第2のスイッチが開路した時、負荷回路に挿入さ
れる抵抗を、ツェナー素子、または弁抵抗素子の如き電
圧制限素子に代えたことを特徴とする請求項(1)記載
のインダクタンス負荷駆動回路。 - (3)比較器の出力が切り替わった時、インダクタンス
負荷に蓄積されたエネルギーを電源に回生する回路を形
成することを特徴とする請求項(1)記載のインダクタ
ンス負荷駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2169276A JP2517782B2 (ja) | 1990-06-27 | 1990-06-27 | インダクタンス負荷駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2169276A JP2517782B2 (ja) | 1990-06-27 | 1990-06-27 | インダクタンス負荷駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0457303A true JPH0457303A (ja) | 1992-02-25 |
JP2517782B2 JP2517782B2 (ja) | 1996-07-24 |
Family
ID=15883514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2169276A Expired - Fee Related JP2517782B2 (ja) | 1990-06-27 | 1990-06-27 | インダクタンス負荷駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2517782B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5978201A (en) * | 1997-01-23 | 1999-11-02 | Yamaha Corporation | Design for solenoid driving circuit based on regulations of current ripple and solenoid effective time constant for driving keys of a player piano |
WO2006035938A1 (ja) * | 2004-09-30 | 2006-04-06 | Fujirebio Inc. | 振動磁界発生装置及び電磁石駆動回路、並びにそれらを用いるパーツフィーダー |
JP2008041908A (ja) * | 2006-08-04 | 2008-02-21 | Hitachi Ltd | エンジン用高圧ポンプ駆動回路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57150585A (en) * | 1981-03-13 | 1982-09-17 | Fujitsu Ltd | Electromagnet drive circuit |
JPS596805U (ja) * | 1982-07-07 | 1984-01-17 | 三明電機株式会社 | 比例ソレノイド駆動回路 |
-
1990
- 1990-06-27 JP JP2169276A patent/JP2517782B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57150585A (en) * | 1981-03-13 | 1982-09-17 | Fujitsu Ltd | Electromagnet drive circuit |
JPS596805U (ja) * | 1982-07-07 | 1984-01-17 | 三明電機株式会社 | 比例ソレノイド駆動回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5978201A (en) * | 1997-01-23 | 1999-11-02 | Yamaha Corporation | Design for solenoid driving circuit based on regulations of current ripple and solenoid effective time constant for driving keys of a player piano |
WO2006035938A1 (ja) * | 2004-09-30 | 2006-04-06 | Fujirebio Inc. | 振動磁界発生装置及び電磁石駆動回路、並びにそれらを用いるパーツフィーダー |
JP2008041908A (ja) * | 2006-08-04 | 2008-02-21 | Hitachi Ltd | エンジン用高圧ポンプ駆動回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2517782B2 (ja) | 1996-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5955872A (en) | Low drop-out switching regulators | |
US5627460A (en) | DC/DC converter having a bootstrapped high side driver | |
EP0927450B1 (en) | Sample-and-hold circuit for a switched-mode power supply | |
US6157182A (en) | DC/DC converter with multiple operating modes | |
JP5584511B2 (ja) | スイッチング・レギュレータの軽負荷時の効率を改善するための方法および装置 | |
US8710817B2 (en) | Off-line converter with digital control | |
EP0993105B1 (en) | Control of power transfer in a flyback converter by modulating the off-phase in function of the load | |
US7254000B1 (en) | Over voltage protection scheme for synchronous buck converter | |
EP0617501B1 (en) | Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit | |
US6208538B1 (en) | PWM control apparatus | |
US7042178B2 (en) | Motor driving apparatus | |
US5793626A (en) | High efficiency bimodal power converter and method of operation thereof | |
US20020136035A1 (en) | Off-line converter with digital control | |
JP2010057361A (ja) | 電圧モードフィードバックバーストモード回路 | |
EP0827170B1 (en) | Electromagnet drive apparatus | |
US20030021128A1 (en) | Method and apparatus for controlling synchronous rectifiers of a power converter | |
US6738266B2 (en) | Switching power supply unit | |
JP3712064B2 (ja) | 出力過電流保護回路、及び該出力過電流保護回路を備えた定電圧スイッチング電源回路 | |
EP0735657B1 (en) | Dc-dc converter circuit and inductive-load driving apparatus using the same | |
JP4471454B2 (ja) | パルス幅変調制御装置 | |
WO2003056581A1 (fr) | Appareil de commande de dispositif electromagnetique | |
US5523632A (en) | Method and device to recover energy from driving inductive loads | |
JPH0457303A (ja) | インダクタンス負荷駆動回路 | |
US5708577A (en) | Regulated power supply | |
JPH0549255A (ja) | スイツチング電源における負荷調整装置および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |