JPH0549255A - スイツチング電源における負荷調整装置および方法 - Google Patents
スイツチング電源における負荷調整装置および方法Info
- Publication number
- JPH0549255A JPH0549255A JP3097832A JP9783291A JPH0549255A JP H0549255 A JPH0549255 A JP H0549255A JP 3097832 A JP3097832 A JP 3097832A JP 9783291 A JP9783291 A JP 9783291A JP H0549255 A JPH0549255 A JP H0549255A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- winding
- switching
- capacitor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
- H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 一次巻線および負荷に接続された二次巻線を
有する変圧器におけるオーバーシュートの影響を制限す
るための制限回路を、簡単な構成でかつ安価に提供す
る。 【構成】 変圧器と作用的に結合されたバリスティック
感知巻線12が、変圧器の一次巻線の両端に生じる電圧
に応じて変化する巻線電圧VBを生じ、該線電圧VBが0
レベルを越えた事がコンパレータ54により検出される
と遅延装置56がトリガされる。それにより遅延回路5
6は所定の時間後に出力を発生してスイッチング装置5
2をターンオンし、バリスティック感知巻線12の電圧
VBがスイッチング装置52及びダイオード42を介し
てフィルタコンデンサ40に供給される。遅延回路56
に設定される所定の時間は、感知巻線12にオーバーシ
ュートが発生する時間幅とほぼ等しく設定されており、
この期間中スイッチング装置52がオフ状態であるため
オーバーシュートが除去され、従って変圧器の負荷調整
が改善される。
有する変圧器におけるオーバーシュートの影響を制限す
るための制限回路を、簡単な構成でかつ安価に提供す
る。 【構成】 変圧器と作用的に結合されたバリスティック
感知巻線12が、変圧器の一次巻線の両端に生じる電圧
に応じて変化する巻線電圧VBを生じ、該線電圧VBが0
レベルを越えた事がコンパレータ54により検出される
と遅延装置56がトリガされる。それにより遅延回路5
6は所定の時間後に出力を発生してスイッチング装置5
2をターンオンし、バリスティック感知巻線12の電圧
VBがスイッチング装置52及びダイオード42を介し
てフィルタコンデンサ40に供給される。遅延回路56
に設定される所定の時間は、感知巻線12にオーバーシ
ュートが発生する時間幅とほぼ等しく設定されており、
この期間中スイッチング装置52がオフ状態であるため
オーバーシュートが除去され、従って変圧器の負荷調整
が改善される。
Description
【0001】
【発明の背景】本発明は、切り換え感知技術に関し、特
にバリスティック(ballistic)感知巻線を用
いたスイッチング電源における負荷調整を改善する装置
および方法に関する。
にバリスティック(ballistic)感知巻線を用
いたスイッチング電源における負荷調整を改善する装置
および方法に関する。
【0002】一次巻線および二次巻線が巻かれた変圧器
を含むスイッチング電源は、異なる電気的負荷に対して
電力を供給するために特に有効である。ある用途におい
ては、負荷に対して調整された電圧レベルを提供するこ
とが必要である。このような調整を行うため、電源は、
フィードバック手段を用いて電流および電圧の少なくと
も一方を制御する調整回路を含んでいる。
を含むスイッチング電源は、異なる電気的負荷に対して
電力を供給するために特に有効である。ある用途におい
ては、負荷に対して調整された電圧レベルを提供するこ
とが必要である。このような調整を行うため、電源は、
フィードバック手段を用いて電流および電圧の少なくと
も一方を制御する調整回路を含んでいる。
【0003】このフィードバックは、直接出力を検出す
ることにより得ることができる。例えば、Hoeksm
aの米国特許第4,566,060号においては、出力
が供給される負荷からの信号がフィードバック手段を介
して電源に送られる。このフィードバック手段は、発光
ダイオードおよびフォトトランジスタからなる光カプラ
を含むことが望ましい。この負荷調整手法は有効ではあ
るが、一次巻線および二次巻線間の障壁を越えて光カプ
ラを使用しなければならないため、コストの観点から不
利である。
ることにより得ることができる。例えば、Hoeksm
aの米国特許第4,566,060号においては、出力
が供給される負荷からの信号がフィードバック手段を介
して電源に送られる。このフィードバック手段は、発光
ダイオードおよびフォトトランジスタからなる光カプラ
を含むことが望ましい。この負荷調整手法は有効ではあ
るが、一次巻線および二次巻線間の障壁を越えて光カプ
ラを使用しなければならないため、コストの観点から不
利である。
【0004】スイッチング電源の出力を調整するための
安価な手法を提供するため、バリスティック感知巻線が
用いられて来た。バリスティック感知巻線を使用する典
型的な回路においては、一般に一次巻線および二次巻線
間、ならびに一次巻線およびバリスティック感知巻線間
に良好な結合を得ることができる。一次巻線とバリステ
ィック感知巻線間に良好な結合が存在するので、一次巻
線と二次巻線間の漏洩により、一次巻線に生じる電圧オ
ーバーシュートがバリスティック感知巻線に起生するこ
とがある。このことは、バリスティック感知巻線におけ
るオーバーシュートが一次巻線の不適正な制御、従って
出力電圧が適正に調整されないので、重大な負荷調整問
題が生じてしまう。
安価な手法を提供するため、バリスティック感知巻線が
用いられて来た。バリスティック感知巻線を使用する典
型的な回路においては、一般に一次巻線および二次巻線
間、ならびに一次巻線およびバリスティック感知巻線間
に良好な結合を得ることができる。一次巻線とバリステ
ィック感知巻線間に良好な結合が存在するので、一次巻
線と二次巻線間の漏洩により、一次巻線に生じる電圧オ
ーバーシュートがバリスティック感知巻線に起生するこ
とがある。このことは、バリスティック感知巻線におけ
るオーバーシュートが一次巻線の不適正な制御、従って
出力電圧が適正に調整されないので、重大な負荷調整問
題が生じてしまう。
【0005】バリスティック感知巻線におけるオーバー
シュートの結果として生じる負荷調整問題を軽減する目
的を有する少なくとも2つの公知の手法がある。1つ
は、オーバーシュートを取除くため、抵抗あるいはイン
ダクタンスがバリスティック感知巻線と直列に接続され
る。このフィルタ抵抗あるいはインダクタンスは、一般
に、オーバーシュートが最も苛酷であるピーク負荷の場
合でも補償できるような大きさとなっている。その結
果、最小限度の負荷の場合は、このフィルタ抵抗あるい
はインダクタンスはオーバーシュートを除去するのみで
なく、バリスティック感知巻線全体に対して悪影響を与
えてしまう。このような相殺的な作用は、特に電源が無
負荷状態から全負荷状態まで対応しなければならない
時、不充分な負荷調整をもたらす。
シュートの結果として生じる負荷調整問題を軽減する目
的を有する少なくとも2つの公知の手法がある。1つ
は、オーバーシュートを取除くため、抵抗あるいはイン
ダクタンスがバリスティック感知巻線と直列に接続され
る。このフィルタ抵抗あるいはインダクタンスは、一般
に、オーバーシュートが最も苛酷であるピーク負荷の場
合でも補償できるような大きさとなっている。その結
果、最小限度の負荷の場合は、このフィルタ抵抗あるい
はインダクタンスはオーバーシュートを除去するのみで
なく、バリスティック感知巻線全体に対して悪影響を与
えてしまう。このような相殺的な作用は、特に電源が無
負荷状態から全負荷状態まで対応しなければならない
時、不充分な負荷調整をもたらす。
【0006】他の1つは、オーバーシュートを補償する
ように調整回路を設計することでだる。例えば、Wha
rtonの米国特許第4,658,342号は、負荷の
変化に応答して一次巻線と接続されたトランジスタのデ
ューティ・サイクルを補償する回路に関するものであ
る。特に、トランジスタのデューティ・サイクルの持続
時間は、2つのフィルタ回路と関連して作動するバリス
ティック感知巻線により生じる複合フィードバック信号
に依存する。回路の負荷が増大するに伴い、この複合フ
ィードバック信号を用いてトランジスタの導通時間を増
加して、出力を調整許容値内に保持する。
ように調整回路を設計することでだる。例えば、Wha
rtonの米国特許第4,658,342号は、負荷の
変化に応答して一次巻線と接続されたトランジスタのデ
ューティ・サイクルを補償する回路に関するものであ
る。特に、トランジスタのデューティ・サイクルの持続
時間は、2つのフィルタ回路と関連して作動するバリス
ティック感知巻線により生じる複合フィードバック信号
に依存する。回路の負荷が増大するに伴い、この複合フ
ィードバック信号を用いてトランジスタの導通時間を増
加して、出力を調整許容値内に保持する。
【0007】バリスティック感知巻線を用いる上記の従
来技術の手法はいずれも、リーケージ・インダクタンス
により生じるオーバーシュートの結果として生じる諸問
題に対する効率的あるいは経済的な解決策となるものは
ないと考えられる。直列抵抗あるいはインダクタンスが
用いられる手法は経済的な試みではあるが、これはバリ
スティック波形に対する上記のような望ましくない作用
を有する。それほど経済的ではないWhartonの装
置は、この装置がオーバーシュートを除去しないため、
負荷の調整において一貫して有効であり得ない。特に、
オーバーシュートを補償するためトランジスタのデュー
ティ・サイクルを延長するというWhartonの試み
は理論的には優れているが、オーバーシュート量は負荷
毎に変化し、負荷の増減毎にどのようにしてデューティ
・サイクルを変化するのか明らかではない。
来技術の手法はいずれも、リーケージ・インダクタンス
により生じるオーバーシュートの結果として生じる諸問
題に対する効率的あるいは経済的な解決策となるものは
ないと考えられる。直列抵抗あるいはインダクタンスが
用いられる手法は経済的な試みではあるが、これはバリ
スティック波形に対する上記のような望ましくない作用
を有する。それほど経済的ではないWhartonの装
置は、この装置がオーバーシュートを除去しないため、
負荷の調整において一貫して有効であり得ない。特に、
オーバーシュートを補償するためトランジスタのデュー
ティ・サイクルを延長するというWhartonの試み
は理論的には優れているが、オーバーシュート量は負荷
毎に変化し、負荷の増減毎にどのようにしてデューティ
・サイクルを変化するのか明らかではない。
【0008】
【発明の概要】本発明により、一次巻線および二次巻線
を有する変圧器におけるオーバーシュートを制限するた
めの回路が提供される。この回路は巻線手段を有し、こ
の巻線手段は変圧器に接続されて、一次巻線の両端に生
じた電圧に応答した巻線電圧を生じる。第1の状態また
は第2の状態のいずれかに切換えることができるスイッ
チング手段が、検出手段と回路出力間に介装される。切
換え作動手段は、巻線電圧が所定の基準電圧を越えてか
ら所定の時間後に第1の状態にスイッチング手段が切換
えられるよう該手段と作用的に接続される。
を有する変圧器におけるオーバーシュートを制限するた
めの回路が提供される。この回路は巻線手段を有し、こ
の巻線手段は変圧器に接続されて、一次巻線の両端に生
じた電圧に応答した巻線電圧を生じる。第1の状態また
は第2の状態のいずれかに切換えることができるスイッ
チング手段が、検出手段と回路出力間に介装される。切
換え作動手段は、巻線電圧が所定の基準電圧を越えてか
ら所定の時間後に第1の状態にスイッチング手段が切換
えられるよう該手段と作用的に接続される。
【0009】望ましい実施態様においては、この切換え
作動手段は、所定の時間幅を設定するための時間遅延手
段を含む。この所定時間幅は、1つのコンデンサ、およ
び前記検出手段と接続される1つまたは2つの抵抗の時
定数により規定することができる。更にまた、トランジ
スタをスイッチ手段として用いることが望ましく、この
トランジスタは、コンデンサが第2の所定の基準電圧ま
で充電された時に第1の状態に切換えられる。
作動手段は、所定の時間幅を設定するための時間遅延手
段を含む。この所定時間幅は、1つのコンデンサ、およ
び前記検出手段と接続される1つまたは2つの抵抗の時
定数により規定することができる。更にまた、トランジ
スタをスイッチ手段として用いることが望ましく、この
トランジスタは、コンデンサが第2の所定の基準電圧ま
で充電された時に第1の状態に切換えられる。
【0010】望ましい作動形態においては、一旦巻線電
圧が、望ましい実施例においては0ボルトである第1の
所定の基準電圧を越えると、コンデンサと接続された巻
線手段がこのコンデンサを充電し始める。コンデンサの
充電は、このコンデンサの電圧が第2の所定の基準電圧
に充電されるまでは、前記抵抗を介して継続的に行われ
る。コンデンサの充電の間、トランジスタはオフ状態を
維持する。コンデンサの電圧が第2の所定の基準電圧を
越えると直ちに、トランジスタはターン・オンして、感
知電圧が回路出力へ送られ、回路出力に並列に接続され
たフィルタ・コンデンサが充電される。
圧が、望ましい実施例においては0ボルトである第1の
所定の基準電圧を越えると、コンデンサと接続された巻
線手段がこのコンデンサを充電し始める。コンデンサの
充電は、このコンデンサの電圧が第2の所定の基準電圧
に充電されるまでは、前記抵抗を介して継続的に行われ
る。コンデンサの充電の間、トランジスタはオフ状態を
維持する。コンデンサの電圧が第2の所定の基準電圧を
越えると直ちに、トランジスタはターン・オンして、感
知電圧が回路出力へ送られ、回路出力に並列に接続され
たフィルタ・コンデンサが充電される。
【0011】本発明の1つの利点は、補助巻線を用いて
スイッチング電源の負荷調整を著しく改善できることで
ある。特に、例えば、バリスティック感知巻線における
オーバーシュートをフィルタ・コンデンサからは完全に
分離することができ、その結果巧妙な補償装置を使用す
る必要がない。
スイッチング電源の負荷調整を著しく改善できることで
ある。特に、例えば、バリスティック感知巻線における
オーバーシュートをフィルタ・コンデンサからは完全に
分離することができ、その結果巧妙な補償装置を使用す
る必要がない。
【0012】本発明の別の利点は、負荷調整の最適レベ
ルを低いコストで提供し、これにより検出手段と二次巻
線間のルーズな結合により生じる問題に対する安価な解
決法を提供できることである。特に、光カプラの如き比
較的高価なデバイスの使用を必要としないため、本発明
の使用によってコスト効率が達成される。
ルを低いコストで提供し、これにより検出手段と二次巻
線間のルーズな結合により生じる問題に対する安価な解
決法を提供できることである。特に、光カプラの如き比
較的高価なデバイスの使用を必要としないため、本発明
の使用によってコスト効率が達成される。
【0013】本発明の更に別の利点は、容易に製造でき
かつ構成ができるように簡単に設計されるオーバーシュ
ートの効果を除去する回路を提供することである。回路
の構成要件を最小限に抑えることにより、コストの低減
および生産効率が実現される。
かつ構成ができるように簡単に設計されるオーバーシュ
ートの効果を除去する回路を提供することである。回路
の構成要件を最小限に抑えることにより、コストの低減
および生産効率が実現される。
【0014】本発明の更に別の利点は、オーバーシュー
トの影響を排除するための回路が、通常可能である以上
にバリスティック感知トポロジーの有効範囲を拡張する
ため使用できることである。特に、オーバーシュートに
よりバリスティック感知トポロジーに課される諸制約が
排除される。従って、拡張された負荷範囲にわたる不適
正な調整に関する問題は実質的に軽減される。
トの影響を排除するための回路が、通常可能である以上
にバリスティック感知トポロジーの有効範囲を拡張する
ため使用できることである。特に、オーバーシュートに
よりバリスティック感知トポロジーに課される諸制約が
排除される。従って、拡張された負荷範囲にわたる不適
正な調整に関する問題は実質的に軽減される。
【0015】本発明の別の利点は、オーバーシュートの
影響を除去するための回路の構成要素がその使用寿命を
延長するように最適に配置されることである。例えば、
回路は、オーバーシュートから有効に遮蔽されるフィル
タ・コンデンサを含む。更に、この回路は、電力の消費
を最小限に抑えて円滑な作動を容易にするように設計さ
れる。
影響を除去するための回路の構成要素がその使用寿命を
延長するように最適に配置されることである。例えば、
回路は、オーバーシュートから有効に遮蔽されるフィル
タ・コンデンサを含む。更に、この回路は、電力の消費
を最小限に抑えて円滑な作動を容易にするように設計さ
れる。
【0016】本発明の上記および他の特徴、利点および
目的については、以降の記述、特許請求の範囲および添
付図面を参照することにより、当業者には更に理解され
るであろう
目的については、以降の記述、特許請求の範囲および添
付図面を参照することにより、当業者には更に理解され
るであろう
【0017】
【実施例】以下に述べる本発明は、種々の代替的な配列
およびステップ・シーケンスを取り得ることを理解すべ
きである。また、添付図面に示され、以降に説明される
特定の装置およびプロセスは、頭書の特許請求の範囲に
おいて記載される発明思想の単なる実施例であることも
理解すべきである。従って、本文に開示される実施態様
に関する特定の寸法その他の物理的特性は、これに限る
ものではない。
およびステップ・シーケンスを取り得ることを理解すべ
きである。また、添付図面に示され、以降に説明される
特定の装置およびプロセスは、頭書の特許請求の範囲に
おいて記載される発明思想の単なる実施例であることも
理解すべきである。従って、本文に開示される実施態様
に関する特定の寸法その他の物理的特性は、これに限る
ものではない。
【0018】図1には、検出手段即ちバリスティック感
知巻線12を使用する典型的な従来のスイッチング電源
10が示されている。このスイッチング電源10は変圧
器14を含み、該変圧器14はバリスティック感知巻線
12、一次巻線16および二次巻線18を有している。
一次巻線16の第1の終端は、電源20の片側と相互に
接続され、一次巻線16の第2の終端はMOSFETト
ランジスタ22のドレインと相互に接続されている。
知巻線12を使用する典型的な従来のスイッチング電源
10が示されている。このスイッチング電源10は変圧
器14を含み、該変圧器14はバリスティック感知巻線
12、一次巻線16および二次巻線18を有している。
一次巻線16の第1の終端は、電源20の片側と相互に
接続され、一次巻線16の第2の終端はMOSFETト
ランジスタ22のドレインと相互に接続されている。
【0019】変圧器14は、通常、一次巻線16と二次
巻線18間のリーケージ・インダクタンスを最小限に抑
えるように巻かれている。それにも拘わらず、一次巻線
16および二次巻線18間には、図1においてインダク
タンス24により示されるある量のリーケージ・インダ
クタンスが存在する。トランジスタ22がターン・オフ
すると、一次巻線における立ち下がりエッジがインダク
タンス24により示されるこのリーケージ・インダクタ
ンスを介して、一次巻線16の電圧Vpをオーバーシュ
ートさせる(図2(a)、(b))。このオーバーシュ
ートを制限してトランジスタ22のブレーク・ダウンを
防止するため、抵抗28、コンデンサ30およびダイオ
ード32を含むクランプ回路26が使用される。
巻線18間のリーケージ・インダクタンスを最小限に抑
えるように巻かれている。それにも拘わらず、一次巻線
16および二次巻線18間には、図1においてインダク
タンス24により示されるある量のリーケージ・インダ
クタンスが存在する。トランジスタ22がターン・オフ
すると、一次巻線における立ち下がりエッジがインダク
タンス24により示されるこのリーケージ・インダクタ
ンスを介して、一次巻線16の電圧Vpをオーバーシュ
ートさせる(図2(a)、(b))。このオーバーシュ
ートを制限してトランジスタ22のブレーク・ダウンを
防止するため、抵抗28、コンデンサ30およびダイオ
ード32を含むクランプ回路26が使用される。
【0020】トランジスタ22のゲートが、パルス幅変
調器(PWM)36と接続されている。PWM36はま
た、電源20の負極側、ならびに演算増幅器38の出力
とも接続され、この増幅器38は、本例ではエラー信号
esをPWM36へ供給する。バリスティック感知巻線
12は、フィルタ・コンデンサ40およびダイオード4
2と作用的に関連する。フィルタ・コンデンサ40の一
端部およびダイオード42のカソードは、増幅器38の
反転入力側に接続され、基準電圧が増幅器38の非反転
入力に接続される。二次巻線18は、該巻線18の一端
部に接続されたダイオード44、およびスイッチング電
源10の出力と並列に接続されたコンデンサ46と作用
的に関連している。
調器(PWM)36と接続されている。PWM36はま
た、電源20の負極側、ならびに演算増幅器38の出力
とも接続され、この増幅器38は、本例ではエラー信号
esをPWM36へ供給する。バリスティック感知巻線
12は、フィルタ・コンデンサ40およびダイオード4
2と作用的に関連する。フィルタ・コンデンサ40の一
端部およびダイオード42のカソードは、増幅器38の
反転入力側に接続され、基準電圧が増幅器38の非反転
入力に接続される。二次巻線18は、該巻線18の一端
部に接続されたダイオード44、およびスイッチング電
源10の出力と並列に接続されたコンデンサ46と作用
的に関連している。
【0021】動作においては、トランジスタ22がオン
に切換えられると、変圧器14における電流(図2a)
は、PWM36がトランジスタ22をオフにするまで上
昇する。トランジスタ22に対する導通時間は、一定出
力電圧を維持するためPWM36によって調整される。
PWM36に対する電圧入力は、バリスティック感知巻
線12からの出力電圧を検出してこれを増幅器38によ
り基準電圧と比較することによって生成される。
に切換えられると、変圧器14における電流(図2a)
は、PWM36がトランジスタ22をオフにするまで上
昇する。トランジスタ22に対する導通時間は、一定出
力電圧を維持するためPWM36によって調整される。
PWM36に対する電圧入力は、バリスティック感知巻
線12からの出力電圧を検出してこれを増幅器38によ
り基準電圧と比較することによって生成される。
【0022】理想的には、バリスティック感知巻線12
と二次巻線18間の結合が完全ならば、バリスティック
感知巻線12から生じる電圧は出力電圧に正確に追従
し、この出力電圧は負荷の変化にほとんど応答しない。
実際には、バリスティック感知巻線12と二次巻線18
間の結合は、バリスティック感知巻線12および二次巻
線18が一次側の二次側に対する安全分離システムを使
用して分離する必要があるため、「ルーズ」である。一
方、バリスティック感知巻線12と一次巻線16間の結
合は一般には良好であり、従って一次巻線16における
電圧変化はバリスティック感知巻線12に反映されるこ
とになる。
と二次巻線18間の結合が完全ならば、バリスティック
感知巻線12から生じる電圧は出力電圧に正確に追従
し、この出力電圧は負荷の変化にほとんど応答しない。
実際には、バリスティック感知巻線12と二次巻線18
間の結合は、バリスティック感知巻線12および二次巻
線18が一次側の二次側に対する安全分離システムを使
用して分離する必要があるため、「ルーズ」である。一
方、バリスティック感知巻線12と一次巻線16間の結
合は一般には良好であり、従って一次巻線16における
電圧変化はバリスティック感知巻線12に反映されるこ
とになる。
【0023】図2bには、一次巻線16と二次巻線18
間の漏洩により一次巻線16上に生じる電圧のオーバー
シュートが示されている。明らかなように、変圧器14
の二次側における望ましい負荷調整レベルを達成するた
めPWM36が間欠的に一次巻線16をオン/オフする
(図2a)から、一次巻線16の電圧Vpはパルスの形
態を呈する。図2cに示されるように、一次巻線の電圧
のオーバーシュートが、フィルタ・コンデンサ40の電
圧Vcを、適正な負荷調整のための所望のレベル以上ま
で充電させる。望ましくない高いレベルまでVcが充電
される結果として、トランジスタ22はPWM36によ
り不充分な時間オンに保持される。その結果、フィルタ
・コンデンサ40がオーバーシュートとは独立する電圧
に維持されるならば生じるレベルに対して出力電圧が減
少するため、負荷調整問題に遭遇する。
間の漏洩により一次巻線16上に生じる電圧のオーバー
シュートが示されている。明らかなように、変圧器14
の二次側における望ましい負荷調整レベルを達成するた
めPWM36が間欠的に一次巻線16をオン/オフする
(図2a)から、一次巻線16の電圧Vpはパルスの形
態を呈する。図2cに示されるように、一次巻線の電圧
のオーバーシュートが、フィルタ・コンデンサ40の電
圧Vcを、適正な負荷調整のための所望のレベル以上ま
で充電させる。望ましくない高いレベルまでVcが充電
される結果として、トランジスタ22はPWM36によ
り不充分な時間オンに保持される。その結果、フィルタ
・コンデンサ40がオーバーシュートとは独立する電圧
に維持されるならば生じるレベルに対して出力電圧が減
少するため、負荷調整問題に遭遇する。
【0024】再び図2cを参照すると、オーバーシュー
トが増大するに伴い、実際のVcは所望のVcとはかなり
異なることが理解されよう。図1のスイッチング電源1
0においては、負荷が増加するに伴って実際のVcと所
望のVc間の差が増大することになる。ある負荷以上に
おいては、Vcはもはや負荷を調整するため信頼性を以
て使用することができない。その結果、バリスティック
感知手法は、制限された負荷範囲、即ちVcのオーバー
シュートが比較的小さい負荷レベルに対してのみ有効で
あるに過ぎない。
トが増大するに伴い、実際のVcは所望のVcとはかなり
異なることが理解されよう。図1のスイッチング電源1
0においては、負荷が増加するに伴って実際のVcと所
望のVc間の差が増大することになる。ある負荷以上に
おいては、Vcはもはや負荷を調整するため信頼性を以
て使用することができない。その結果、バリスティック
感知手法は、制限された負荷範囲、即ちVcのオーバー
シュートが比較的小さい負荷レベルに対してのみ有効で
あるに過ぎない。
【0025】図3には、Vcにおけるオーバーシュート
の上記の問題を解決するための、一部ブロック図で示し
た簡単であるが有効な構成が番号50により示されてい
る。本文の記述においては、図1のスイッチング電源に
関連して本発明の有用性を示すために、必要に応じて、
同じ番号が類似の構成要素に対して用いられる。理解さ
れるように、図3においては、バリスティック感知巻
線、ダイオードおよびコンデンサは図1に用いられた如
き構成要素と同じものである。更に、VBの極性および
コンデンサ40およびダイオード42のバリスティック
感知巻線12に対する接続は図1におけると同じであ
る。しかし、当業者には、Vcにおけるオーバーシュー
トの問題に対する解決法に概念的に基くものであり、正
および負の電圧で作動し得る種々の形式の構成要素を用
いることにより達成できることが理解されよう。更に、
当業者には、以下に述べる解決法が、バリスティック感
知巻線を用いる回路に対するように、補助巻線を用いる
回路に対しても適用し得ることも理解すべきである。
の上記の問題を解決するための、一部ブロック図で示し
た簡単であるが有効な構成が番号50により示されてい
る。本文の記述においては、図1のスイッチング電源に
関連して本発明の有用性を示すために、必要に応じて、
同じ番号が類似の構成要素に対して用いられる。理解さ
れるように、図3においては、バリスティック感知巻
線、ダイオードおよびコンデンサは図1に用いられた如
き構成要素と同じものである。更に、VBの極性および
コンデンサ40およびダイオード42のバリスティック
感知巻線12に対する接続は図1におけると同じであ
る。しかし、当業者には、Vcにおけるオーバーシュー
トの問題に対する解決法に概念的に基くものであり、正
および負の電圧で作動し得る種々の形式の構成要素を用
いることにより達成できることが理解されよう。更に、
当業者には、以下に述べる解決法が、バリスティック感
知巻線を用いる回路に対するように、補助巻線を用いる
回路に対しても適用し得ることも理解すべきである。
【0026】回路50(図3)および図1の対応する回
路10間の主な相違は、スイッチング装置52の使用に
あり、これは補助巻線即ちバリスティック感知巻線と直
列に介装される。更にまた、スイッチング装置52は、
コンパレータ54および遅延装置(DELAY)56と
接続されている。望ましい作動形態においては、巻線電
圧即ちVBが負である限りこのスイッチはオフ状態であ
る。VBが正になり遅延装置56により設定された所定
の時間が経過すると直ちに、スイッチング装置52がタ
ーン・オンされ、フィルタ・コンデンサ40が充電を開
始する。
路10間の主な相違は、スイッチング装置52の使用に
あり、これは補助巻線即ちバリスティック感知巻線と直
列に介装される。更にまた、スイッチング装置52は、
コンパレータ54および遅延装置(DELAY)56と
接続されている。望ましい作動形態においては、巻線電
圧即ちVBが負である限りこのスイッチはオフ状態であ
る。VBが正になり遅延装置56により設定された所定
の時間が経過すると直ちに、スイッチング装置52がタ
ーン・オンされ、フィルタ・コンデンサ40が充電を開
始する。
【0027】望ましい実施態様においては、コンパレー
タ54は、コンパレータ出力の低レベル状態から高レベ
ル状態へあるいはその反対方向の遷移が生じた時点で、
遅延装置56をトリガーするため用いられる。更にま
た、図5に示されるように、遅延装置56により設定さ
れる遅延時間tDはオーバーシュートの時間より長くな
るが、VcまたはVsの波形が正を維持する最小時間より
は実質的に短い。適正な遅延時間を設定することによ
り、バリスティック感知巻線12および二次巻線18間
のルーズな結合により生じるオーバーシュートが生じ得
ないこと、および図2cに示される状態とは対照的に、
実際のVcが常に所望のVcと同じであることを確実にす
る。
タ54は、コンパレータ出力の低レベル状態から高レベ
ル状態へあるいはその反対方向の遷移が生じた時点で、
遅延装置56をトリガーするため用いられる。更にま
た、図5に示されるように、遅延装置56により設定さ
れる遅延時間tDはオーバーシュートの時間より長くな
るが、VcまたはVsの波形が正を維持する最小時間より
は実質的に短い。適正な遅延時間を設定することによ
り、バリスティック感知巻線12および二次巻線18間
のルーズな結合により生じるオーバーシュートが生じ得
ないこと、および図2cに示される状態とは対照的に、
実際のVcが常に所望のVcと同じであることを確実にす
る。
【0028】前述の望ましい実施態様において、回路5
0が常開スイッチを使用しているが、別の望ましい実施
態様においては、図4に示されるように回路50が常閉
スイッチを使用できることが理解されよう。また、遅延
装置は、単安定マルチバイブレータ等の形態を取り得る
タイミング装置57で置換することも可能である。この
構成においては、コンパレータ54が低レベル出力状態
から高レベル出力状態へあるいはその反対に変化しない
限り、スイッチング装置52はオン状態を維持する。本
例においてはコンパレータが低レベル状態から高レベル
状態へ遷移すると、スイッチング装置は時間tDの間オ
フされ、その後次の低レベルから高レベルへの遷移が生
じるまではオンされる。なお、ダイオード42の存在に
より、スイッチング装置52がオン状態であってもVB
が負である期間中は、コンデンサ40は充電されない。
0が常開スイッチを使用しているが、別の望ましい実施
態様においては、図4に示されるように回路50が常閉
スイッチを使用できることが理解されよう。また、遅延
装置は、単安定マルチバイブレータ等の形態を取り得る
タイミング装置57で置換することも可能である。この
構成においては、コンパレータ54が低レベル出力状態
から高レベル出力状態へあるいはその反対に変化しない
限り、スイッチング装置52はオン状態を維持する。本
例においてはコンパレータが低レベル状態から高レベル
状態へ遷移すると、スイッチング装置は時間tDの間オ
フされ、その後次の低レベルから高レベルへの遷移が生
じるまではオンされる。なお、ダイオード42の存在に
より、スイッチング装置52がオン状態であってもVB
が負である期間中は、コンデンサ40は充電されない。
【0029】図6には、回路50の望ましい具体例が示
されている。回路50は、抵抗60およびダイオード6
2と接続されるコンデンサ58を含む。コンデンサ58
は、分岐64および66と接続される。分岐64は、ダ
イオード70と抵抗68の直列接続を含む。分岐66
は、トランジスタ76と直列に接続されたツェナー・ダ
イオード74の如き定電圧素子を含む。本例において
は、トランジスタ76はpnp型バイポーラ・トランジ
スタであるが、他の実施例においては、トランジスタ7
6はJFETあるいはMOSFETトランジスタの如き
別のタイプのトランジスタでよい。
されている。回路50は、抵抗60およびダイオード6
2と接続されるコンデンサ58を含む。コンデンサ58
は、分岐64および66と接続される。分岐64は、ダ
イオード70と抵抗68の直列接続を含む。分岐66
は、トランジスタ76と直列に接続されたツェナー・ダ
イオード74の如き定電圧素子を含む。本例において
は、トランジスタ76はpnp型バイポーラ・トランジ
スタであるが、他の実施例においては、トランジスタ7
6はJFETあるいはMOSFETトランジスタの如き
別のタイプのトランジスタでよい。
【0030】動作においては、バリスティック感知巻線
電圧が正になると、コンデンサ58を抵抗60、68を
介して正に充電し始める。回路50の構成要素は、バリ
スティック感知巻線12の両端の電圧が負になる条件下
で動作するように配列し直すこともできる。コンデンサ
電圧がベース−エミッタ電圧降下およびツェナー・ダイ
オード74の電圧の和に達すると、トランジスタ76が
オンに切換えられる。このため、遅れは、コンデンサ5
8および抵抗60、68の時定数によって設定される。
電圧が正になると、コンデンサ58を抵抗60、68を
介して正に充電し始める。回路50の構成要素は、バリ
スティック感知巻線12の両端の電圧が負になる条件下
で動作するように配列し直すこともできる。コンデンサ
電圧がベース−エミッタ電圧降下およびツェナー・ダイ
オード74の電圧の和に達すると、トランジスタ76が
オンに切換えられる。このため、遅れは、コンデンサ5
8および抵抗60、68の時定数によって設定される。
【0031】バリスティック感知巻線の電圧が負になる
と、コンデンサ58は、その電圧がダイオード70の電
圧と同じになるまで抵抗60を介して放電させられる。
コンデンサ58をこのように放電させることにより、コ
ンデンサ58の初期充電電圧は各サイクル毎にリセット
される。本例においては、ダイオード70の接続方向に
より、分岐64を介して放電がされない。コンデンサ5
8の放電時間が充電時間よりはるかに長いため、抵抗6
0の抵抗値は抵抗68の抵抗値よりはるかに大きく設定
することができる。このように、抵抗60のみをコンデ
ンサ58の放電のため使用することは、抵抗68におけ
る電力の消費を著しく低減するという望ましい効果を呈
する。
と、コンデンサ58は、その電圧がダイオード70の電
圧と同じになるまで抵抗60を介して放電させられる。
コンデンサ58をこのように放電させることにより、コ
ンデンサ58の初期充電電圧は各サイクル毎にリセット
される。本例においては、ダイオード70の接続方向に
より、分岐64を介して放電がされない。コンデンサ5
8の放電時間が充電時間よりはるかに長いため、抵抗6
0の抵抗値は抵抗68の抵抗値よりはるかに大きく設定
することができる。このように、抵抗60のみをコンデ
ンサ58の放電のため使用することは、抵抗68におけ
る電力の消費を著しく低減するという望ましい効果を呈
する。
【0032】当業者には理解されるように、コンデンサ
58、ならびにツェナー・ダイオード74およびトラン
ジスタ76の機能を生じるため種々の電子デバイス即ち
ディジタル・デバイスを使用することができる。即ち、
スイッチング装置52、コンパレータ54および遅延装
置56の機能を達成するために、スイッチング・ダイオ
ードおよび演算増幅器の如き他の公知のアナログ・デバ
イス、ならびに論理回路の如きディジタル・デバイスを
用いることができる。例えば、コンパレータ54は、論
理値0の如き論理指令に応答するディジタル・スイッチ
となるように構成し直すこともできる。本発明の趣旨
は、図5に最もよく示される有利な結果を提供する、即
ちVcに対するオーバーシュートの影響を除去する簡単
かつ有効な回路構成を提供することである。図3の基本
的構成を提供して図5の結果を可能にするハードウエア
の構成は、本発明の範囲内にあるものと考えられる。
58、ならびにツェナー・ダイオード74およびトラン
ジスタ76の機能を生じるため種々の電子デバイス即ち
ディジタル・デバイスを使用することができる。即ち、
スイッチング装置52、コンパレータ54および遅延装
置56の機能を達成するために、スイッチング・ダイオ
ードおよび演算増幅器の如き他の公知のアナログ・デバ
イス、ならびに論理回路の如きディジタル・デバイスを
用いることができる。例えば、コンパレータ54は、論
理値0の如き論理指令に応答するディジタル・スイッチ
となるように構成し直すこともできる。本発明の趣旨
は、図5に最もよく示される有利な結果を提供する、即
ちVcに対するオーバーシュートの影響を除去する簡単
かつ有効な回路構成を提供することである。図3の基本
的構成を提供して図5の結果を可能にするハードウエア
の構成は、本発明の範囲内にあるものと考えられる。
【0033】本文の記述においては、本文に開示された
概念から逸脱する事なく本発明に対して変更が可能であ
ることが当業者により容易に理解されよう。
概念から逸脱する事なく本発明に対して変更が可能であ
ることが当業者により容易に理解されよう。
【図1】バリスティック感知巻線を使用するスイッチン
グ電源を示す従来技術の回路図である。
グ電源を示す従来技術の回路図である。
【図2】(a)〜(c)は、図1の従来技術のスイッチ
ング電源における電流および電圧応答を示す波形図であ
る。
ング電源における電流および電圧応答を示す波形図であ
る。
【図3】本発明の実施例を示す回路図である。
【図4】本発明の別の実施例を示す回路図である。
【図5】図3の回路の動作を説明するためのパルス波形
図である。
図である。
【図6】図3の回路の望ましい具体例の回路図である。
Claims (22)
- 【請求項1】 一次巻線と負荷に接続された二次巻線を
有する変圧器におけるオーバーシュートの影響を制限す
る回路において、 変圧器と作用的に接続され、一次巻線の両端に生じた電
圧の変化に応答して変化する巻線電圧を生成する巻線手
段と、 第1の状態と第2の状態に選択的に切換えられるスイッ
チング手段であって、 第1の状態の時に前記巻線電圧を前記回路の出力に伝送
するスイッチング手段と、 前記巻線手段に応答して、前記巻線電圧が所定の基準電
圧を越えてから予め定めた時間幅の経過後に前記スイッ
チング手段を第1の状態に切換える切換え作動手段とを
設け、 これにより、前記巻線電圧が前記回路の出力へ伝送さ
れ、オーバーシュートの影響が該回路の出力電圧におい
て排除されることを特徴とする回路。 - 【請求項2】 前記第1の状態がスイッチ・オン状態で
あり、前記第2の状態がスイッチ・オフ状態であること
を特徴とする請求項1記載の回路。 - 【請求項3】 前記切換え作動手段が、予め定めた時間
幅を設定する時間遅延手段を含むことを特徴とする請求
項1記載の回路。 - 【請求項4】 前記時間遅延手段が、コンデンサと該コ
ンデンサと接続される第1の抵抗とを含み、該第1の抵
抗とコンデンサは巻線手段と結合されて巻線電圧が正お
よび負の一方である時に、該コンデンサが抵抗を介して
充電され、前記予め定めた時間幅が前記コンデンサおよ
び第1の抵抗の時定数に実質的に等しいことを特徴とす
る請求項3記載の回路。 - 【請求項5】 第2の抵抗と該第2の抵抗と直列に接続
されたダイオードとを設け、該第2の抵抗およびダイオ
ードが前記コンデンサと結合され、該コンデンサは、第
1および第2の抵抗を介して充電され、また前記コンデ
ンサが第1の抵抗を介してのみ放電させることができる
ように前記ダイオードが接続されることを特徴とする請
求項4記載の回路。 - 【請求項6】 前記第1の抵抗が、前記第2の抵抗の抵
抗値より大きいことを特徴とする請求項5記載の回路。 - 【請求項7】 前記切換え作動手段が、巻線電圧が所定
の基準電圧を越えた時を判定する手段を含むことを特徴
とする請求項1記載の回路。 - 【請求項8】 前記所定の基準電圧が実質的にゼロ・ボ
ルトに等しいことを特徴とする請求項1記載の回路。 - 【請求項9】 前記切換え作動手段が、前記巻線手段と
接続されたコンデンサを含み、前記スイッチング手段が
トランジスタを含み、前記トランジスタのオン状態への
切換えが、前記コンデンサが前記巻線手段により充電さ
れたレベルに応答することを特徴とする請求項1記載の
回路。 - 【請求項10】 前記切換え作動手段が、前記スイッチ
ング手段へ伝送される電圧を調整する電圧調整手段を含
むことを特徴とする請求項1記載の回路。 - 【請求項11】 前記電圧調整手段がツェナー・ダイオ
ードであることを特徴とする請求項10記載の回路。 - 【請求項12】 前記変圧器がコア部材を含み、前記巻
線手段がバリスティック感知巻線を含み、前記一次巻
線、二次巻線およびバリスティック感知巻線が前記コア
部材と結合されることを特徴とする請求項1記載の回
路。 - 【請求項13】 電圧を蓄える蓄積手段を更に設け、該
蓄積手段が前記回路の出力と並列に接続されることを特
徴とする請求項1記載の回路。 - 【請求項14】 前記蓄積手段がコンデンサであること
を特徴とする請求項13記載の回路。 - 【請求項15】 一次巻線と、負荷と結合された二次巻
線とを有する変圧器におけるオーバーシュートを制限す
る方法において、 巻線手段および出力を有し、前記変圧器と接続された回
路を提供し、 前記一次巻線の両端に生じる電圧に応答して変化する巻
線電圧を生成し、 第1の状態および第2の状態の一方に切換え可能なスイ
ッチング手段を提供し、 前記スイッチング手段を、前記巻線電圧が予め定めた基
準電圧を越えてから予め定めた時間幅の経過後に第1の
状態に切換えるステップを含み、これにより、前記の感
知電圧が前記回路の出力ヘ伝送され、オーバーシュート
の影響が該回路の出力電圧において排除されることを特
徴とする方法。 - 【請求項16】 前記第1の状態がスイッチ・オン状態
であり、前記第2の状態がスイッチ・オフ状態であるこ
とを特徴とする請求項15記載の方法。 - 【請求項17】 前記スイッチング手段を切換えるステ
ップが、前記予め定めた時間幅を設定することを含むこ
とを特徴とする請求項15記載の方法。 - 【請求項18】 1つの時定数コンデンサを提供し、該
コンデンサと接続される抵抗を提供するステップを含
み、該コンデンサおよび抵抗が前記巻線手段と結合さ
れ、前記巻線電圧が正および負の一方である時、前記抵
抗を介して前記コンデンサを充電するステップを更に含
み、前記予め定めた時間幅が、前記コンデンサおよび抵
抗の時定数により規定されることを特徴とする請求項1
7記載の方法。 - 【請求項19】 前記巻線電圧が、第2の予め定めた時
間幅中前記回路出力へ送られ、前記第1の予め定めた時
間幅が該第2の予め定めた時間幅より短いことを特徴と
する請求項15記載の方法。 - 【請求項20】 前記スイッチング手段を切換える前記
ステップが、前記巻線手段と結合されたコンデンサを提
供し、切換え電圧を有するトランジスタを提供するステ
ップを含み、前記スイッチング手段を切換える前記ステ
ップが、前記コンデンサの電圧が前記切換え電圧を越え
た後に生じることを特徴とする請求項15記載の方法。 - 【請求項21】 第1の終端と第2の終端を有する電圧
調整手段を提供するステップを更に含み、該電圧調整手
段の第1の終端が前記コンデンサと接続され、電圧調整
手段の第2の終端が前記トランジスタと接続されること
を特徴とする請求項20記載の方法。 - 【請求項22】 前記スイッチング手段を切換える前記
ステップが、前記巻線電圧でコンデンサを充電するステ
ップを含み、更に、 前記コンデンサと結合される、電圧降下を有するダイオ
ードを提供し、 前記コンデンサを、前記ダイオード電圧降下と実質的に
同じ初期充電電圧まで放電させるステップを含むことを
特徴とする請求項15記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/533,973 US5008796A (en) | 1990-06-06 | 1990-06-06 | Apparatus and method for improving load regulation in switching power supplies |
US533973 | 1990-06-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0549255A true JPH0549255A (ja) | 1993-02-26 |
JPH0748943B2 JPH0748943B2 (ja) | 1995-05-24 |
Family
ID=24128181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3097832A Expired - Lifetime JPH0748943B2 (ja) | 1990-06-06 | 1991-04-30 | オーバーシュートを制限する回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5008796A (ja) |
EP (1) | EP0460411B1 (ja) |
JP (1) | JPH0748943B2 (ja) |
DE (1) | DE69107246T2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06209569A (ja) * | 1993-01-05 | 1994-07-26 | Yokogawa Electric Corp | スイッチング電源装置 |
US5831839A (en) * | 1997-03-21 | 1998-11-03 | U.S. Philips Corporation | Switched-mode power supply |
EP1130733A1 (en) * | 2000-02-29 | 2001-09-05 | Alcatel | Method and device for distributing electric power in telecommunication central office equipment |
US6496392B2 (en) | 2001-04-13 | 2002-12-17 | Power Integrations, Inc. | Dissipative clamping of an electrical circuit with a clamp voltage varied in response to an input voltage |
US6707690B1 (en) * | 2002-09-16 | 2004-03-16 | Texas Instruments Incorporated | Power converter employing switched split transformer primary |
JP2005304210A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ装置及びスイッチング電源装置 |
US20060133115A1 (en) * | 2004-12-22 | 2006-06-22 | Phadke Vijay G | Adaptive blanking of transformer primary-side feedback winding signals |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58131189U (ja) * | 1982-02-25 | 1983-09-05 | 日本電気株式会社 | リンギングチヨ−クコンバ−タの起動回路 |
JPS5950588U (ja) * | 1982-09-25 | 1984-04-03 | ソニー株式会社 | 絶縁形スイツチング電源装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3564393A (en) * | 1969-03-12 | 1971-02-16 | North American Rockwell | Circuit using capacitor and switch on primary winding of transformer for regulating voltage on secondary winding of transformer |
US3889173A (en) * | 1973-12-07 | 1975-06-10 | Texas Instruments Inc | Switching regulator power supply |
DE2457664C2 (de) * | 1974-12-06 | 1985-04-04 | Robert Bosch Gmbh, 7000 Stuttgart | Elektrische Schaltungsanordnung zur Erzeugung einer stabilen Ausgangsspannung |
US4013938A (en) * | 1974-12-24 | 1977-03-22 | General Electric Company | Power supply system for providing uninterrupted output power |
US4063307A (en) * | 1976-06-28 | 1977-12-13 | Teletype Corporation | Direct current power converter with start-up and protection circuits |
US4459651A (en) * | 1982-07-01 | 1984-07-10 | Honeywell Information Systems Inc. | Regulated flyback power supply using a combination of frequency and pulse width modulation |
CA1199062A (en) * | 1982-09-06 | 1986-01-07 | Gerben S. Hoeksma | Dc-to-ac voltage converter having galvanically separated input and output(s) |
US4608625A (en) * | 1983-04-27 | 1986-08-26 | Astec Components, Ltd. | Current driven flyback power supply |
US4595974A (en) * | 1984-09-10 | 1986-06-17 | Burroughs Corporation | Base drive circuit for a switching power transistor |
US4739462A (en) * | 1984-12-26 | 1988-04-19 | Hughes Aircraft Company | Power supply with noise immune current sensing |
US4679131A (en) * | 1985-05-10 | 1987-07-07 | Rca Corporation | Regulating power supply for video display apparatus |
US4658342A (en) * | 1985-10-31 | 1987-04-14 | Rca Corporation | Dual feedback switching power supply regulator for isolated chassis |
US4704670A (en) * | 1986-12-31 | 1987-11-03 | American Telephone & Telegraph Company, At&T Bell Laboratories | Power supply with regulated output voltage |
-
1990
- 1990-06-06 US US07/533,973 patent/US5008796A/en not_active Expired - Fee Related
-
1991
- 1991-04-30 JP JP3097832A patent/JPH0748943B2/ja not_active Expired - Lifetime
- 1991-05-06 EP EP91107286A patent/EP0460411B1/en not_active Expired - Lifetime
- 1991-05-06 DE DE69107246T patent/DE69107246T2/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58131189U (ja) * | 1982-02-25 | 1983-09-05 | 日本電気株式会社 | リンギングチヨ−クコンバ−タの起動回路 |
JPS5950588U (ja) * | 1982-09-25 | 1984-04-03 | ソニー株式会社 | 絶縁形スイツチング電源装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0460411B1 (en) | 1995-02-08 |
DE69107246T2 (de) | 1995-08-10 |
EP0460411A1 (en) | 1991-12-11 |
JPH0748943B2 (ja) | 1995-05-24 |
DE69107246D1 (de) | 1995-03-23 |
US5008796A (en) | 1991-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5268830A (en) | Drive circuit for power switches of a zero-voltage switching power converter | |
US4323961A (en) | Free-running flyback DC power supply | |
US7592790B2 (en) | Start-up circuit with feedforward compensation for power converters | |
US5305191A (en) | Drive circuit for zero-voltage switching power converter with controlled power switch turn-on | |
US8437154B2 (en) | Method and apparatus for varying a duty cycle of a power supply controller responsive to multiple linear functions over a range of values of a feedforward signal | |
US4672303A (en) | Inductor current control circuit | |
US5335162A (en) | Primary side controller for regulated power converters | |
KR100411327B1 (ko) | 다중 전압 출력을 갖는 전원 장치를 구비하는 다중 모드모니터 | |
US4293902A (en) | Transformerless fast current limiter with symetry correction for a switched-mode power supply | |
US4413313A (en) | Electrical inverters | |
US5612862A (en) | Method and circuitry for controlling current reset characteristics of a magnetic amplifier control circuit | |
JPH0313827B2 (ja) | ||
US6606259B2 (en) | Clamped-inductance power converter apparatus with transient current limiting capability and operating methods therefor | |
US5517397A (en) | Flyback power converter with spike compensator circuit | |
US4608625A (en) | Current driven flyback power supply | |
US5698908A (en) | Buffered DC power supply system | |
JPH0549255A (ja) | スイツチング電源における負荷調整装置および方法 | |
US5523632A (en) | Method and device to recover energy from driving inductive loads | |
US5521808A (en) | Method and circuitry for controlling start-up characteristics of a magnetic amplifier control circuit | |
US5708577A (en) | Regulated power supply | |
US6081433A (en) | Switching power supply apparatus | |
JP3178972B2 (ja) | 自励式フライバックコンバータ | |
WO2001037415A1 (en) | Flyback transformer regulator | |
JPH02254969A (ja) | スイッチトモード電源回路 | |
JPH0147117B2 (ja) |