JPH0452019B2

JPH0452019B2 -

Info

Publication number: JPH0452019B2
Application number: JP62261919A
Authority: JP
Inventors: Andore Beshire Jakesu
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1986-11-28
Filing date: 1987-10-19
Publication date: 1992-08-20
Also published as: EP0269974A2; US4847877A; JPS63142742A; EP0269974A3

Description

【発明の詳細な説明】以下の順序で本発明を説明する。

Ａ産業上の利用分野Ｂ従来技術Ｃ発明が解決しようとする問題点Ｄ問題点を解決するための手段Ｅ実施例Ｆ発明の効果Ａ産業上の利用分野本発明は、広義にはデータ通信に関し、より詳
しくは、入来逐次ビツト・ストリーム内の特定ビ
ツト・パターンの検出を改善するための方法及び
装置に関するものである。

Ｂ従来技術あるデータ通信システムにおいては、受信機側
で、モデム内でのテスト・コマンドの設定、同期
化マークの定義、プログラムの開始などの動作
が、入来ビツト・ストリーム内に含まれる、「固
有ワード」とも呼ばれる予定のビツト・パターン
の検出によつて制御される。しかし、そのような
パターンの検出には次のような２つの主要な困難
が伴う。

すなわち、検出すべきビツト・パターンはデー
タ・ストリーム中に埋込まれているので、データ
から容易に識別し分離するためにはそのパターン
はきわめて特異なものでなくてはならない。

また、ビツト・パターン検出処理は、常時実行
されるので、必要とする計算時間と電力とが可能
な限り小さくなくてはならない。さらに理解され
るように、このことは、例えば、各フレームの開
始点をマークするために、固有ワードのビツトが
時分割多重化信号の異なるフレームに各々埋め込
まれているときに一層重要となる。

検出すべき固有ワードが、レートF0で到来す
るビツト・ストリーム中に埋込まれているｎ個の
連続ビツトの組であるとき、単純な解決策が逢着
する主要な問題は、少くともｎ個の連続的なビツ
トを常時モニタし、ほぼリアルタイムで、受取ら
れた最後のｎビツトが検出すべき固有ワードに等
しいかどうかを判断するためにきわめて高速で処
理するという点にある。

ｎビツトの固有ワードが入来ビツト・パターン
内に分布しているとき（例えば、時分割多重化信
号においてストリーム内に規則的に分布している
とき）、主要な問題は、固有ワードが連続的に伝
送全体で反復されている場合に、ｎビツトの固有
ワードの分布の検出、または相当なビツト数の固
有ワードの検出を可能ならしめるために、十分な
入来ビツトを記憶中に保持することである。例え
ば、従来技術で知られている技術によれば、固有
ワードが12ビツト長であり12フレームに亘つて拡
がつており、時分割多重化（TDM）信号のフレ
ームがそれぞれ193ビツト（すなわち192のデー
タ・ビツトと固有ワードの１ビツト）を含むな
ら、固有検索処理における固有ワードの検索には
少くとも193×12＝2316ビツトという莫大なシフ
ト・レジスタと、12個の等間隔配置されたビツト
を検出するためのデコード手段を要し、TDM信
号クロツク・レートで相関技術を移動することに
よつて、それらを既知の12ビツト固有ワードと比
較することが行なわれることになろう。

しかし、そのような問題は実際に重要であつ
て、例えば、時分割多重化アクセス（TDMA）
衛星通信システムのような通信リンクを介する
TDM同期化通信の同期化の間に遭遇する。さら
に理解されるように、TDMA信号は、受信ステ
ーシヨンが、処理の前に受信クロツクをメツセー
ジのトラフイツク部分と同期化することを可能な
らしめるために、リンクを介して伝送される多重
化メツセージの開始点に位置付けられ、あるいは
メツセージのフレームに埋込まれる同期化ビツト
列の追加を必要とする。このように、TDMA通
信においては、同期化パターンの受信におけるい
かなるエラーも、受信ステーシヨンがメツセージ
の開始を活動的に識別することを妨げとなる。
尚、固有ワードの検出の問題、及びこれから述べ
る解決策は、伝送ノードから受信ノードへ伝送さ
れるビツト・ストリームに関連するのみならず、
逐次ビツト・ストリームが通過する回路のいかな
る点にも適用され得るものであることが容易に理
解されよう。

結局、従来技術において、データ・ビツト・ス
トリームに分散された同期化パターンのような予
定のパターンを効率的に回復することに指向され
た多くの試みがなされているけれども、それらの
試みは一般的には、相当な量の冗長性を含む長い
パターンを検出し、相当なデコード期間を要する
ものであつて、通信リンクの効率を低下させてし
まうものであつた。

Ｃ発明が解決しようとする問題点この発明の目的は、概要的には、逐次ビツト・
ストリームに、隣接または分散形式で埋込まれた
予定のビツト・パターンを従来技術の方法よりも
高速で識別するための方法及びシステムを提供す
ることにある。

この発明の別の目的は、検出すべきパターンが
逐次ビツト・ストリームに亘つて分散されている
ような、TDMA信号という特殊な場合に所与の
ビツト・パターンを迅速に認識することを可能な
らしめる手段を提供することにある。

Ｄ問題点を解決するための手段それゆえ、本発明は、逐次ビツト・ストリーム
内に含まれた予定のｎビツト・パターンを検出す
るための方法及び装置に係るものであつて、その
ｎビツトは、n′の連続するビツト（１＜n′＜ｎ）
のｍ個の有効サブセツト（１＜ｍ＜ｎ）を含むよ
うに選択された固有ワードをあらわす予定のシー
ケンスに従つて隣接されまたはビツト・ストリー
ムに亘つて分散されている。そのような各々のサ
ブセツトは、固有ワード内のその位置により固有
の方法で判断された場合に有効であると言明さ
れ、以て、引用されたn′ビツトに続く固有ワード
の残りの（ｎ−n′）ビツトを判断することを可能
ならしめる。

本発明に従う方法は次のような段階を有する。
すなわち、 (a) 受信ノードにおいて、逐次受信ビツト・スト
リームのn′ビツトのサブセツトを検出し、 (b) ｍ個の有効サブセツト内で特定のサブセツト
を検出したという事象を識別するために検出さ
れた各n′ビツトのサブセツトをｍ個の有効なサ
ブセツトのすべてと比較し、 (c) 上記受信されたビツト内で固有ワードの各可
能ビツトの各々を決定し、それらの各可能ビツ
トの各々を、既に検出されたn′ビツトの特定サ
ブセツトに続く（ｎ−n′）ビツトの各々と比較
することによつて、固有ワード全体が受信され
たかどうかを検証し、 (d) 上記比較段階の間に、比較されるビツトの間
で生じた連続的な一致の数をカウントし、予定
の一致の数に達した時に上記固有ワードが有効
に検出されたと判断する段階である。従つて、
適当な信号が立ち上げられ、これは一方、受信
ノード回路内である動作をスタートし、または
適切な状況を設定し得る。

上述の方法を実行するための装置は、受信ノー
ド内に配置され、データ・ビツト及び、固有ワー
ドに含まれるビツトを有する逐次ビツト・ストリ
ームを受け取る。

この発明によれば、この装置は、次のものを含
む。

(a) 検出されたn′ビツトのサブセツトが、有効な
サブセツトであるとしてデコードされたときに
「有効サブセツト」信号を発生する第１のデコ
ード手段に接続された、ビツト・ストリームの
n′ビツトを検出するための第１の検出手段。

(b) 固有ワードの（ｎ−n′）の連続的なビツトか
らなるｍ個の異なるサブセツトを含む記憶手
段。より詳しくは、（ｎ−n′）ビツトのサブセ
ツトの各々は、固有ワード、マイナス特定の
n′ビツトの有効サブセツトに等しい。この記憶
手段は、第１の検出手段（n′ビツト）の出力に
よつてアドレスされ、その出力に、記憶手段の
入力に加えられたアドレスに対応する（ｎ−
n′）ビツトの特定のサブセツトを出力する。し
かし、（ｎ−n′）ビツトのサブセツトの出力は、
記憶手段が、第１のデコード手段によつて伝送
された「有効サブセツト」コマンドを受信した
ときのみ可能である。

(c) 受信された逐次ビツト・ストリーム中で、上
記固有ワードの次の可能ビツトを検出するため
の第２の検出手段。

(d) 上記第２の検出手段によつて供給されつつあ
る上記固有ワードの上記可能ビツトと、上記記
憶手段によつて与えられた上記特定の（ｎ−
n′）ビツトのサブセツトに含まれる連続ビツト
の比較を実行する比較手段。この比較手段はそ
の出力に、“等パルス”信号を発生する。これ
は例えば、２つの比較されたビツトの間に一致
が生じる毎に「１」となり、不一致が生じる毎
に「０」となる。

(e) 上記比較手段の出力に接続され、上記一致の
回数をカウントするための第１のカウント手
段。

(f) 上記カウント手段に接続され、上記第１のカ
ウント手段が到達した予定の数のデコードを実
行するための第２のデコード手段。

従つて、第２のデコード手段は、固有のワード
が検出されたことを示すためにその出力線を立ち
上げる。

Ｅ実施例本発明の好適な実施例を詳細に説明する前に、
ここで利用される演算同志の基本的理論について
説明しておく。

第１図において、逐次ビツト・ストリーム１４
が示されており、このストリーム１４は、伝送ノ
ード１０から受信ノード１２に伝送される。この
逐次ビツトは、ｎビツトからなる固有ワード１６
を含んでいる。

固有ワードのビツトは先ず、図示されているよ
うに、隣接していると仮定する。しかし、それら
のビツトがビツト・ストリームに亘つて規則的に
分散されていてもよく、あるいは固有ワードの２
つの連続ビツトがＸデータ・ビツトによつて隔て
られていてもよく、このように考えても、本発明
の一般性が損われることはない。

固有ワード１６はランダムなものでなく、ｍ個
の異なるサブセツト（部分集合）１８を含むよう
に選ばれており、その各々のサブセツトは固有ワ
ードの連続するn′ビツトを含んでいる。ここで１
＜ｍ＜ｎ且つ１＜n′＜ｎである。そのような固有
ワード１６はデータ通信の分野でよく知られてお
り、上記固有ワード１６の所与の長さに対して、
n′ビツトからなる異なるｍ個のサブセツトの各々
が固有ワード中で厳密に一回だけあらわれるよう
にn′の数を見出すことができることが確立されて
おり、各サブセツトは、固有ワード内の位置によ
つて固有的な様式で定義される。以下の記載で
は、上記で定義したn′ビツトのサブセツトを「有
効サブセツト１８」と呼ぶ。n′ビツトの所与のサ
ブセツト１８に対して、固有ワードの残りの（ｎ
−n′）ビツトもまた一意的に定義される。より正
確に述べると、（ｎ−n′）連続ビツトの各サブセ
ツトは、固有ワード、マイナスn′ビツトの対応す
る特定有効サブセツトに等しい。逐次ビツト・ス
トリーム１４が受信ノード１２で受信されると
き、固有ワードの検索が始まるが、ストリームの
どの部分が検査されつつあるのかが即時に表示さ
れる訳ではない。

ここで述べる方法の目的は、固有ビツトの上述
のn′ビツトのサブセツトを、逐次ビツト・ストリ
ーム１４中における固有ワード認識の高速化に利
用することにある。本発明によれば、ビツト・ス
トリーム中で固有ビツトのn′の連続ビツトの有効
サブセツトを探索することによつて、固有ワード
のどの部分で探索が開始されたのかを識別するこ
とができ、その知識から、後に続くべき（ｎ−
n′）ビツトを予測しそれらを、実際に検出された
（ｎ−n′）ビツトと比較する。もしそれらが一致
するなら、ｎビツトが検出されたと結論すること
ができ、（なぜならn′＋（ｎ−n′）＝ｎだから）、そ
のことは固有ワードが検出されたことを意味す
る。

エラーのない環境においては、固有ワードのす
べてのｎビツトが認識される前に不一致が存在す
ると、そのことにより直ちに、固有ワードがまだ
受信されていないと結論付けすることができ、す
ぐに新しい検索ステツプを開始することができ、
その間、現在の検索ステツプは停止される。こう
して、多くの時間を節約することができ、すなわ
ち、検索ステツプにおいて不一致が早くあらわれ
るほど、所与のステツプで節約される処理時間の
量もそれだけ大きいということになる。それゆ
え、所与の期間にきわめて多数の検索を開始する
ことができ、逐次ビツト・ストリーム内で固有ワ
ードを検出するためのこの方法の性能はそれに従
つて改善され、そのことはエラーを被りやすい環
境においても同様の改善をもたらす。

第２図において、上記方法を実施するための構
成のブロツク図が示されている。尚、これは概要
図であつて、より詳しい実施例は後述する。

上述の方法によれば、「有効サブセツト」を見
出すためには、逐次ビツト・ストリーム１４の
n′ビツトのサブセツトを検出することが必要であ
る。このことは、受信ノード（図示しない）内に
配置された第１の検出手段２２によつて達成され
る。尚、受信ノードには、受信クロツク信号によ
つて決定されるレートで逐次ビツト・ストリーム
が入来し、このとき、この分野で周知のように、
受信クロツクは受信信号から前もつて導出されて
いると仮定する。一たんn′ビツトのセツトが検出
されると、これらのn′ビツトのセツトを、認識す
るべき固有ワード中に含まれているｍ個の有効サ
ブセツトのすべてと比較することが必要である。
これには、それらｍ個の有効サブセツトが記憶さ
れていることが必要であり、これにより、固有ワ
ードの検索処理の間に、ｍ個の有効サブセツトを
検出されたn′ビツトのサブセツトの各々に比較す
ることができる。それゆえ、適当な記憶手段２４
が設けられている。この記憶手段２４は好適には
第１の検出手段２２の出力２６によつてアドレス
され、その出力２６において、現在検出されたサ
ブセツトのn′ビツトが利用可能となつている。

第１のデコード手段２８が設けられ、これは第
１の検出手段２２の出力に接続されている。デコ
ード手段２８は、簡単な組合せ論理回路で構成し
得るものであつてn′ビツトから成るｍ個の有効サ
ブセツトをデコードして、有効サブセツトがデコ
ードされたときに出力３０に、「有効サブセツト」
信号を発生する。有効サブセツト信号は記憶手段
２４に加えられ、そこで読取りコマンドとして作
用し、以て、アドレスとして記憶手段に加えられ
たn′ビツトのサブセツトに対して相補的である。
固有ワードの（ｎ−n′）ビツトのサブセツトの、
記憶手段からの読取りを可能ならしめる。

従つて、検出（または非検出）が依然としてチ
エツクされるべきである固有ワードの（ｎ−n′）
ビツトが、記憶手段２４からレジスタ３２に転送
される。このレジスタ３２の出力３４は第１の比
較手段２６に接続され、そこでレジスタ３２の内
容がビツト毎に固有ワードの連続的な可能なビツ
トに比較される。

固有ワードのこれらの可能なビツトの決定は、
逐次ビツト・ストリーム１４から上記可能なビツ
トを検出する第２の比較手段３８によつてなされ
る。

固有ワードのビツトが逐次ビツト・ストリーム
において隣接している場合、第１の検出手段２２
によつて検出される、最後のビツトbn′に続く各
ビツトｂ（n′＋１）〜bnが固有ワードの別の可能
なビツトであるかもしれない。それゆえ、この場
合、好都合にも第２の検出手段３８が、線４０上
で、受信クロツク・レートで検出されたコマンド
を受取る単一のラツチを有する。尚、その受信ク
ロツク・レートは、受信ノードの信号受信回路４
４に接続されたタイム・ベース４２から直接得ら
れる。

固有ワードのビツトが逐次ビツト・ストリーム
に亘つて規則的に分散されている場合（例えば
TDM信号の場合）、固有ワードの２つの連続す
るビツトがＸ個のデータ・ビツトにより分離され
ている。それゆえ、固有ワードのn′個のビツト
b1、b2…bn′が一たん第１の検出手段２２によつ
て検出されると、固有ワードの次の可能なビツト
ｂ（n′＋１）、…bnは、「ストリームのＸ＋１ビツ
ト毎」のレートで到来する。その結果、それらの
検出は、この時間で第２のカウント手段４６から
得られた検出コマンドを受け取る第２の検出手段
３８と、線４０上に、Ｘ＋１番目のクロツク・パ
ルス毎に検出コマンドを伝送する第３のデコード
手段４８とによつて容易に実行することができ
る。

尚、検出、デコード、記憶及び比較の各手段
は、後述する本発明の最善の態様実施例に関連し
てより詳しく説明される。その実施例では、逐次
ビツト・ストリームが、固有ワードがビツト・ス
トリームに亘つて規則的に分散された12ビツトか
らなるTDM信号である。前述のどちらの場合に
おいても、第２の検出手段３８の出力５０は、固
有ワードの連続的に検出された（ｎ−n′）個の可
能なビツトを第１の比較手段３６に伝送する。そ
してそこで、上記可能なビツトの各々は、前述し
たようにレジスタ３２を介して記憶手段２４によ
つて伝送された固有ワードの（ｎ−n′）ビツトか
らなる特定のサブセツトのビツト内の対応するビ
ツトに比較される。従つて、第１の比較手段３６
は、出力線５２上に「等パルス」信号を発生す
る。例えば、第１の比較手段３６が線３４及び線
５０上のビツト入力間で一致を検出すると、線５
２上に「１」が出力され、不一致の場合、「非等
パルス」に等価である「０」が出力される。出力
線５２は、一致の回数をカウントし、それ自体が
第２のデコード手段５６に接続されている第１の
カウント手段５４に接続されている。

そして、連続的な一致の予定の回数Ａに到達す
ると、固有ワードが完全に検出された、というこ
とが決定されなくてはならない。従つて、第２の
デコード手段５６は、Ａをデコードするように構
成され、それのデコードにより、固有ワードが検
出されたことを表示するために、その出力線５８
に出力信号を発生する。

尚、もし固有ワードがある有限の数のｎ個の隣
接ビツトを含むなら、前に定義したように、Ａは
好都合にもｎ−n′に等しくすることができること
に注意されたい。TDM信号の場合、固有ワード
は、ｎビツトからなる同一のシーケンスの連続的
な包み（Wrapping）であることができ、従つて
Ａは高いレベルの信頼度（10^-6のエラー率）で、
n′個の最初に検出されたビツトの後にＡビツトが
正しく検出されたときに固有ワードが検出された
と結論づけることを可能ならしめるのに十分に大
きい任意の数となろう。

上述の方法及び装置は、検出すべき固有ワード
を含み、その固有ワードがTDM信号の逐次ビツ
ト・ストリームに亘つて規則的に分散されたｎビ
ツトを含むようなTDM信号の場合に適用すると
有利である。

そこでこの方法及び装置を、次に、データ通信
の分野で頻繁に使用される特定のTDM信号、す
なわちT₁信号に関連して説明する。理解される
ように、この固有ワード検出方法は、T₁信号に
適用されると、その信号のフレームの同期化を可
能ならしめることになる。

さて、以下の記載の目的は、第１はT₁信号に
関連する特定の問題を記述することであり、第２
は現在する解決策について手短かに言及しておく
ことであり、第３は、前述の固有ワード検出の概
念的な方法及び装置から導出される新規な実施例
を確立することである。

D2／D3（またはそれと等価な）チヤネル・バ
ンクは、T₁チヤネルを介して、1.544Mbpsレー
トで通信する。第３図に示すように、そのような
伝送手段のフレームは、125マイクロ秒の24のタ
イクスロツトに区分けされる193ビツトからなる。
各タイムスロツトは、PCMワードにエンコード
され、単一音声チヤネルに対応する８ビツトを含
む、こうして、８×24＝192ビツトがデイジタル
音声を搬送し、193番目のビツトが同期化ビツト
またはＳビツトである。D2／D3チヤネル標準化
フオーマツトによれば、継起するＳビツトは２つ
の重ねられたパターンに従う。すなわち、どの２
つのフレームにおいても、Ｓビツトは０と１の間
で交番し、以て、1010101010…に等価な第１のパ
ターンを形成する。そしてそれに対応するフレー
ムは同期化フレームと呼ばれる。さらに、上述の
フレームの間に重ねられるフレームのＳビツト
は、T₁信号に特定である第２のパターン、すな
わち、T₁信号に亘つて規則的に分散されたｎ＝
12ビツトからなり同期化の目的に使用される固有
ワード100011011100に従う。それゆえ、この特定
の固有ワードを以下同期化パターンと呼ぼう。

さらに、D2／D3チヤネル・フオーマツトによ
れば、連続的なフレームは、６フレームからなる
フレーム・グループと、193ビツトの12の基本フ
レームからなる超フレームにグループ分けされて
いる（第４図）。その結果、24フレームのTDMA
バーストは、同期化パターン100011011100に重ね
られた同期化ビツトの第１のパターン、
101010101010を含む。尚、図において、便宜上同
期化ビツトがフレームの開始位置にあるように示
されているが、同期化ビツトがすべて、Ｘ＝192
データ・ビツトだけ離隔されているならば、同期
化ビツトは他の位置を占めることができる。

フレームの同期化が確立される前は、受信され
たビツト・パターンは、ランダム・ビツト・パタ
ーンのように見える。特に、以下の説明では、同
期化の取得を促すためにT₁信号とともにいかな
る特定のビツト・スーケンスも送られないと仮定
する。

それゆえ、フレーム同期化を確立することの目
的は、同期化ビツト・パターンを固定し、そこか
らスロツト識別子、そして結局はT₁信号に対応
するTDAMバーストの各ビツトの位置及び意味
を認識することである。T₁信号同期化という特
定の問題に対する現存する解決策として、BELL
SYSTEM TECHNICAL JOURNAL、1972年
10月、1704〜1708ページに記載されているものが
ある。この解決策は、同期化フレーム中のＳビツ
トの交番特性を利用する。尚、その特性は前述し
たものである。初期的には、T₁信号の８ビツト
が入力シフトレジスタＩに供給され、２フレーム
後（２×193ビツト後）では、８個の新しいビツ
トが入来しつつある。これら８個の新しいビツト
は、最後の８ビツトに比較される。そしてもしそ
れらが有効な交番性を示すなら、「１」に等しい
ビツトが同期化レジスタＳにロードされ、そうで
ないなら「０」がロードされる。ＩとＳのシフト
レジスタは、１に等しいビツトが最初の位置にあ
らわれるまでシフトされる。もしシフトレジスタ
Ｓの位置１のビツトが20フレーム（10×２フレー
ム）に亘つて「１」のままならば、同期化が達成
されている。この手法により、同期化は平均43ミ
リ秒、標準偏差４ミリ秒で達成されると言われて
いる。もつと大きいシフトレジスタ（16ビツト）
を用いると、平均同期化時間は26ミリ秒のオーダ
ーとなろう。これらのデータは、チヤネル上の、
10^-6に等しいと仮定される低エラー率の場合に与
えられたものである。

本発明の同期化パターン検出方法によれば、上
述の同期化フレームは使用されず、その代わり
に、フレームの間に重ねられ、めいめいが予定の
同期化パターン100011011100の１ビツトを含むよ
うなフレームのみが使用される。

それゆえ、ここでは、その同期化パターンの１
ビツトを含むフレームのみがT₁受信回路１００
（第５図）によつて伝送され、他のフレームはそ
の回路によつて棄却される。従つて、T₁受信回
路１００によつて渡されるランダム逐次ビツト・
ストリール１０２中には同期化パターンの12ビツ
トが含まれ、そのストリーム内には、同期化パタ
ーンの２つの連続するビツトがＸ＝192データ・
ビツトだけ離隔されている。そこで焦点は今や、
上述の固有ワード検出方法によつてランダム逐次
ビツト・ストリーム内で既知の同期化パターンを
見出すことにある。

この方法をT₁信号という特定の場合に適用す
るには、逐次ビツト・ストリーム１０２から、
（Ｘ＝192データ・ビツトだけ離隔した）n′＝４ビ
ツトのサブセツトを抽出する。その４ビツトのサ
ブセツトは、同期化パターン100011011100の４ビ
ツトのサブセツトに一致し、同期化パターン全体
の受信を検証するための比較ステツプの開始を可
能ならしめる出発点として使用されることにな
る。

こうして、同期化パターンの４ビツトの有効な
サブセツトを検出すると、同期化パターンのそれ
に続く８ビツトが予測され、逐次ビツト・ストリ
ーム１０２から実際にデコードされた８ビツトと
連続的に比較される。

もし一致が生じると、同一の動作が予定の回数
繰り返され、各一致毎に、同期化カウンタがイン
クリメントされる。

同期化は、同期化カウンタが、好適には12に等
しいが伝送のエラー率に依存する予定の一致回数
をカウントしたときのみ達成したと称される。同
期化カウンタは、４ビツトの有効サブセツトの検
出時に４にプリセツトすることができるので、８
回の連続的な一致の場合、８の増分がなされ、そ
して８という値（ｎ−n′＝12−４＝８）をデコー
ドすることができる。

もし同期化カウンタがその正しい値に達する前
に不一致が生じると、カウンタはリセツトされ、
４ビツトの別のグループが信号から抽出されて同
期化が達成されるまで可能な同期化ルート値に比
較される。このように、同期化パターンを検索す
るために使用されるアルゴリズムは、（12ビツト
を有する）同期化パターン全体を一度に認識する
ことを、上記パターンの連続的な４ビツトからな
る有効サブセツトを認識し、それに続いてパター
ン全体内での該サブセツトの位置を決定すること
に置き換えるものである。

それゆえ、同期化パターンの４つの連続するビ
ツトからなる有効サブセツトが一たん識別される
と、検出されたそれに続く可能な同期化ビツト
が、上述の有効サブセツトの後の同期化パターン
に適合することを検証しさえすればよい。例えば
もし、検出された５番目のビツトが同期化パター
ンの対応するビツトに一致しないから、また同期
化パターンに到達していないという情報が、パタ
ーン全体と相関すべき12個のセツトを入手するま
で連続する可能な同期化ビツトの検出を継続する
ことなく即時に知られる。

上述の汎用固有ワード検出方法に従うと、不一
致の早目の検出は、同期化状況がまだ到達されて
いないことを意味し、検索アルゴリズムを早目に
再スタートさせることを可能ならしめるので、そ
れにより全体の同期化検索時間が短縮される。

本発明の検索方法をよりよく理解するために、
４ビツト長の同期化ルート値を選ぶことの理由を
これから説明する。明らかに、100011011100とい
う同期化パターンにおいては、予測段階に基づき
サブセツトの後に続くべきパターンのビツトの一
意的な検出を可能ならしめるような１、２または
３個の連続するビツトのサブセツトは存在しな
い。例えば、もし最初の同期化ビツトが１である
と仮定すると、同期化パターンの６個のビツトの
うちどれが検出されたのかを決定することは不可
能である。このことは、２または３ビツトのサブ
セツトの場合にもあてはまる。しかし、同期化パ
ターンの４個（またはそれ以上の）連続ビツトの
任意のサブセツトに、そのパターン内で一度しか
出会わないということは容易に見てとれる。それ
ゆえ、そのような４ビツトのサブセツトの検出
は、サブセツトの検出が行なわれつつあるとき、
同期化パターン中の検索アルゴリズムの一意的な
検出を可能とする。また、４ビツトからなる16個
の可能な組み合わせのうちで、標準的な同期化パ
ターンでは、0101、1010、0000及び1111という４
つの組み合わせには決して出会わないことも見て
とれる。これら４つの組み合わせは同期化検索ア
ルゴリズムにとつて無効なものであり、後述する
ように棄却されなくてはならない。残りの12個の
組み合わせは、第６図に示すように、それぞれ、
同期化パターン中で一度だけあらわれ得る。第６
図においては、４ビツトからなる各有効サブセツ
トは、そのサブセツトに続く同期化パターンの残
りの８ビツトに対応する。

それゆえに、これらの組み合わせの各々は、同
期化パターンの以下に続く８ビツトを予測するの
に有効である。例えば、検出された最初の４つの
ビツトがS1 S2 S3 S4＝1011であるなら、第６図
中の矢印で示すように、同期化状況が達成された
ときそれに続く検出される可能な同期化ビツトが
S5 S6 S7 S8 S9 S10 S11 S12＝10010001でなく
てはならないと推論することができる。また、検
出された可能な同期化ビツトが、同期化パターン
の残りの８ビツト内の対応するビツトに一致しな
いなら、そのことは、まだ同期化パターンに到達
していないことを意味する。その結果、同期化検
索アルゴリズムが再スタートされ、そのアルゴリ
ズムが、４個の可能な同期化ビツトS′1 S′2 S′3
S′4からなる次の検出されたサブセツトに適用さ
れる。尚、S′は、フレーム（第５図）中の対応す
るＳビツトを左に１だけシフトさせることによつ
て得られたものである。そのアルゴリズムは、同
期化に到達するまで再スタートされる。

また当然ながら、それと同一の結果が４ビツト
よりも大きいサブセツトを用いても得られること
が明らかである。しかし、４ビツトのサブセツト
は、上述の同期化パターン検出方法および特定の
同期化パターンに適合する最小の可能な有効サブ
セツトであり、また、最高速の同期化回復を可能
ならしめるものでもある。このため、以下の説明
では、ｎ＝12、n′＝４及びｍ＝12と仮定する。

尚、有効サブセツトの長さは本質的に超フレー
ムに含まれているフレームの数と、フレーム毎の
同期化ビツトの数に依存するので、上述の同期化
回復方法はTDMA信号の他のフレーム構成に容
易に一般化し適用できることに注意されたい。

さて次に、上述の同期化回復方法を実施する好
適な回路を、第７図及び第８図を参照して説明す
る。

この回路構成は、可能な複数の回路構成の一つ
にすぎないことは明らかであるが、これは簡単で
あつて、同期化パターンの高速の検出をもたらす
ものである。

第７図において、めいめいが同期化パターンの
１つの同期化ビツトを含むT₁信号のフレームが、
線１１０上で第１及び第２の検出手段１２２，１
３８によつて受信される。受信された逐次ビツ
ト・ストリームは、この場合1.544メガビツト／
秒のレートで受信されたクロツクによつて調時さ
れる。第１のデコード手段１２２は直列シフト・
レジスタ１６４，１６６，１６８，１７０，１７
２，１７４，１７６を有する。このシフト・レジ
スタの目的は、T₁クロツク・レートでシフトさ
れ、192ビツトまたは１フレーム全体によつて互
いに離隔された５ビツトのサブセツトを同時に監
視するに十分な数のデータ・ビツトを収容するこ
とにある。

このように、それらのレジスタは全体で４フレ
ーム分の遅延されたデータを含み、それから、
各々が異なるフレームに属し、個々のフレームで
同一の位置を有するような４つのビツトb21、
b31、b41及びb51が選択され、線１８０，１８
２，１８４及び１８６上で第１のデコード手段１
２８に伝送される。第１のデコード手段１２８に
は、レジスタ１６４，１６８，１７２，１７６の
第１のセルが接続されている。

後で説明するように、第１のデーコド手段１２
８に伝送されるビツトb21、b31、b41及びb51が
可能な有効サブセツトをあらわし、その可能な有
効サブセツトは、第１のデコード手段によつて実
際に有効なサブセツトであると検出されたとき
に、同期化検証アルゴリズムをスタートさせるこ
とになる。このアルゴリズムは、同期化パターン
の次の可能な同期化ビツトを、第２の検出手段１
３８によつて検出されたb11ビツトと比較するこ
とになる。第２の検出手段１３８は、別のシフ
ト・レジスタ１６０，１６２を有し、それらは第
１の検出手段１２２の第１のレジスタ１６４の先
方に直列に接続されている。上述のレジスタ１６
０，１６４，１６８，１７２及び１７６は、５個
のデイスクリート技術８ビツト・シフト・レジス
タ（以下、それらをSR１，SR２，SR３，SR４
およびSR５と呼ぶ）であり、４個の集積技術シ
フト・レジスタ１６２，１６６，１７０，１７４
は、185ビツト長であつて、以下FR１，FR２，
FR３及びFR４と呼ぶ。

第７図に示すように、上述のすべてのレジスタ
は直列に接続され、２つの８ビツト・シフト・レ
ジスタSRj、SRj＋１の間に長いシフト・レジス
タFRiがめいめい接続されている。長いシフト・
レジスタの目的は、受信されたT₁データ・ビツ
トのほぼ１フレームを保持することを可能とする
遅延線として働くことにある。それ以外に、各８
ビツト・シフト・レジスタは、個々にアクセス可
能な少くとも１つの第１のセルbk１（ここでｋ
はレジスタの番号：１、２、３、４または５であ
る）を有し、これにより、その内容をT₁クロツ
ク・レートで検出し、第１のデコード手段１２８
に伝送することができる。

この検出手段の構造によれば、セルｂ２１，ｂ
３１，ｂ４１及びｂ５１のモニタにより、同期化
パターン100011011100の可能な有効サブセツトを
構成する４ビツトからなるサブセツトが与えら
れ、一方、ｂ１１セルは次の可能な同期化ビツト
を含み、そのビツトは、記憶手段１２４によつて
与えられる対応する予測される同期化ビツトと比
較されなくてはならない。データ・シフト・レジ
スタのT₁クロツク・レートでのシフトを実行す
るために、各々のレジスタ１６０……１７６が、
その「シフト・コマンド」入力に線１４０上で与
えられるT₁クロツク・パルスを受け取る。それ
以外にも、連続的な可能的（potential）有効サ
ブセツトのデコードによる有効サブセツトが検出
されるのを可能ならしめるために、セルｂ２１，
ｂ３１，ｂ４１及びｂ５１の内容が線１８０，１
８２，１８４，１８６上で並列に第１のデコード
手段１２８に伝送される。第１デコード手段１２
８は、セルｂ２１，ｂ３１，ｂ４１，ｂ５１に含
まれている値が同期化パターンの４個の連続ビツ
トからなる有効サブセツト、すなわち0001、
0010、0011、0111、1000、1001、1011、1100、
1101、1110のどれかを構成するときに、１に等し
い「有効アドレス」ビツトを発生する。そうでは
なく、無効サブセツト0000、0101、1010、1111が
デコードされたなら、第１のデコード手段１２８
は、０に等しい「無効アドレス」ビツトを発生す
る。それゆえ、第１のデコード手段は、好適には
数個のAND及びORゲートのみを含む単純な組み
合わせ論理回路である。従つて、第１のデコード
手段は単にブロツク回路としてのみ示されてい
る。上述の有効または無効アドレス・ビツトは線
１３０上で伝送され、このビツトの順次の値が８
ビツト有効アドレス・シフト・レジスタ１９２に
ロードされる。このシフト・レジスタ１９２のシ
フトもまたT₁クロツク・レートで行なわれる。

シフト・レジスタ１９２の出力は記憶手段１９
６のアドレス・デコード回路１９４に供給され、
そのため、その出力は「読取」コマンドとして働
く。記憶手段１９６は好適には読取専用記憶
（ROS：Read Only Storage）であり、12個のア
ドレスを受取つて各アドレス毎に、12ビツトの同
期化パターンの連続する８個のビツトのサブセツ
トに等しい１バイト（８ビツト）の出力を与え
る。

有効アドレス・シフト・レジスタ１９２によつ
て出力された有効アドレス・ビツトが「１」に等
しいとき、同期化パターンの４ビツトのサブセツ
トがROS中の対応するバイト、すなわち同期化
パターンを完成する残りの８ビツトのサブセツト
を意味するバイトをアドレスする。このバイト
は、次にROSの出力レジスタ１９８に並列にロ
ードされ、「SYN REG」とラベルされた同期化
パターン・シフト・レジスタ２００にロードされ
る。しかし、このロードは、SYN REG制御回
路２０２の制御の下でのみ行なわれる。SYN
REG制御回路２０２は簡単な組合わせ回路を含
み、新たな同期化検索が進行中であることを示す
「新規同期化検索」コマンドの受信時にSYN
REG２０２にシフト制御コマンドを伝送する。
より正確に述べると、制御回路２０２は、現在の
同期化検索がまた古いサブセツトを使用している
間に、SYN REGにロードされるべき８ビツト
の新しいサブセツトを停止しておくために、適正
な時間にSYN REG２００にシフト・コマンド
を伝送する。このシフト・コマンドは、SYN
REG２００が、同期化状況が達成されたという
表示（線２０４上で「同期化確立」＝１）を受け
取るか、または同期化が一時的に失われたときに
（線２０６上で「同期化検索オン」信号＝１）、新
しい同期化検索がオンであるかのどちらかの場合
に活性である。

尚、「同期化検索オン」信号の発生については
後述する。それ以外に、同期化検索処理内で、
「193デコード済」信号がSYN REG制御回路２
０２に伝送される毎に、SYN REG２００は左
に１つの位置だけシフトされる。任意の時点で、
逐次出力１３４に相対的なSYN REGの第１の
セルは、第１のデコード手段１２８によつてデコ
ードされた有効サブセツトの４ビツトのすぐ後に
続くべき同期化パターンの最初の予測されるビツ
トを含む。上述の同期化検出方法によれば、この
予測されるビツトは、シフト・レジスタ１６０の
セルｂ１１中に存在する同期化パターンの検出さ
れた最後の可能的ビツトに比較されなくてはなら
ない。

それゆえ、セルｂ１１の内容は線１５０上で伝
送され、（上述の比較手段として働く）ゲート１
３６において、SYN REG２００の第１のビツ
トと、前に発生された「193デコード済」信号の
両方とANDされる。

こうして、「193デコード済」信号は、高レベル
のときには、線１３４上でSYN REGによつて
伝送されるビツトを、比較手段１３６に伝送され
た同期化ビツトを考えるべきであるということを
表示し、このことは、ANDゲート１３７によつ
てきわめて簡単に実施される。このゲートはその
他に、線１５０上で供給される現在のb11ビツ
ト、及び線１９０上で伝送された「193デコード
済」信号を受け取る。その結果、ANDゲート１
３７の出力１５４は、高レベルであるときに、
SYN REGの出力で入手される予測される同期
化ビツトと、検出された可能的同期化ビツトの間
の一致の結果である同期化ビツトを出力する。
ANDゲート１３７の出力で発生された同期化ビ
ツトは、線１５２上で、第８図に示すカウント手
段に伝送される。

本発明の説明の以下の部分は、「同期化確立」
信号によつて与えられた同期化状況の構築及び維
持を行なうとともにそれをモニタし、以て同期化
の一時的な喪失の後同期化を迅速に回復すること
を可能ならしめる手段について扱うものである。

同期化状況をモニタするための該手段の最良の
態様においては、最初に同期化をはかるよりも、
いく分かの一時的なエラーの後同期化を回復する
（「同期化確立」信号高レベル）ことの方がはるか
に容易であるべきである。こうして、単一のエラ
ーまたは見失われた同期化ビツトが同期化の喪失
につながらないようにする追加的な特徴が説明さ
れる。それ以外にも、同期化回復または獲得のフ
エーズの間の偽の同期化ビツトによるエラーが、
同期化構築の全体的な再スタートをもたらすよう
な方法で構成が設計されていると仮定する。これ
らの特徴によれば、第８図に示すように、３つの
カウンタをそれに対応する制御論理が必要であ
る。

第８図において、第１の８ビツト・アツプ・カ
ウンタＣ１（１４６）は、受信信号の連続的なフ
レームを区画するために使用される。それゆえ、
カウンタ１４６は、カウント値が193に達するま
でT₁クロツク・レートで１ずつインクレメント
され、その193という値はデコーダ１４８中でデ
コードされ、これにより「193デコード済」信号
が発生される。この「193デコード済」信号は、
後述のようにして発生される「同期化検索開始」
信号とORされ、ORゲート２１０の出力は、リ
セツト・コマンドとして再びＣ１カウンタに加え
られる。

「193デコード済」信号はまた、第７図に関連
して説明したように、線１９０上でSYN REG
制御回路２０２にも伝送される。また、第２のカ
ウンタＣ２（１５４）が使用される。これは有効
同期化ビツトを含むフレームをカウントする４ビ
ツト・アツプ・カウンタであつて、12個毎のカウ
ント値が簡単なデコーダ１５６によつてデコード
され、それに従つてデコーダ１５６は「12デコー
ド済」信号を発生する。

この信号はC2カウンタ１５４にフイード・バ
ツクされ、それによりカウンタ１５４は４にセツ
トされる。こうして、カウンタ１４が検出された
連続する可能的同期ビツトb11と、同期化パター
ンの対応するビツトの間の連続的一致の数をカウ
ントしたとき、12というカウント値に達し、その
ことは、同期化状況に達したことを意味する。従
つて、線２０４上の「同期化確立」信号が高レベ
ルとなる。

もし１つの可能的同期化ビツトb11が偽なら、
線１５２上にゼロに等しい同期化ビツトが発生さ
れ、従つて「同期化確立」信号は低レベルのまま
である。尚、ANDゲート２１２の存在ゆえに、
カウンタ１５４の増分は、T₁ビツト・クロツ
ク・パルスと、「同期化検索開始」信号の受信時
にのみ行なわれる。「同期化検索開始」信号の発
生については後述する。また、第３のカウンタＣ
３（２２０）も使用される。このカウンタは、４
ビツトのダウン・カウンタである。このカウンタ
は、同期化状況が一たん確立されると、同期化パ
ターンの連続的な検出の期間に単一または複数の
エラーが生じても同期化状況をセーブすることを
可能ならしめるという点でさらに別の特徴を与え
る。それゆえ、同期化状況が確立され、同期化検
索が開始されたばかりではないとすると、AND
ゲート２３０がC3カウント・パルスを発生する
（第８図）。このＣ３カウント・パルスはANDゲ
ート２２２によつて、線１５２上で到来する同期
化ビツトとANDされ、もしＣ３がまだ８をカウ
ントしていないなら（８デコーダが低レベル）、
１に等しい各同期化ビツトが、C3カウンタの１
の増分をもたらす。同様に、反転された同期化ビ
ツトとＣ３カウント・パルスが列のANDゲート
２２４に加えられる。

もし同期化パターン検出中の連続的なエラーに
より同期化状況がまだ失われていないなら（０デ
コーダ２２８が低レベル）、「０」に等しい各同期
化ビツトがＣ３カウンタの１のデクリメントをも
たらす。それゆえ、所与の瞬間に、Ｃ３カウンタ
のカウントは「０」と「８」の間にあり、同期化
状況は以前として維持されていると言われる。そ
れにも拘らず、同期化パターン検出の間の複数の
エラーの後にカウントが「０」に達すると、同期
化状況は失われたと言われ、「同期化検索開始」
信号が線２０６上でSYN REG制御回路２０２
へ向けて伝送され、新しい同期化検索処理の開始
がはかられる。

尚、上述のアルゴリズムに対応する同期化検出
方法のために他の構成も可能であることに注意さ
れたい。特にT₁データ・シフト・レジスタ１６
０〜１７６として異なる長さ及び結線を選んでも
本発明の範囲内にとどまる。しかし、上述の構成
は、コンピユータ・シミユレーシヨンを通じて、
伝送エラーの存在の下でも拘束の同期化回復とい
う長所を与えることが分かつている。その他に
も、データ・シフト・レジスタ１６０，１６４，
１６８，１７２，１７６が各々８ビツトを含むの
で、それらはT₁チヤネル上で伝送される1PCM
ワードを含み、従つてそれらの８ビツト・ワード
は８ビツト・マイクロプロセツサによつて好都合
に処理され得ることに注意されたい。

Ｅ発明の効果以上のように、この発明によれば、逐次ビツ
ト・ストリーム内で予定のビツト・パターンが高
速に検出されるという効果が与えられる。

【図面の簡単な説明】

第１図は、本発明の原理を説明する図、第２図
は、第１図の原理を実施する構成の概要ブロツク
図、第３図は、Ｔ１信号のフレーム構成を信す波
形のタイミング図、第４図は、Ｔ１信号の連続的
なフレーム内のフレーム構成を示す図、第５図
は、フレームの組内の固有ワードのビツト位置を
示す図、第６図は、固有ワードの有効４ビツト・
サブセツトと８ビツト・サブセツトの間の関係を
示す図、第７図は、第２図の構成の一部の詳細な
論理回路図、第８図は、第２図の構成の他の部分
の詳細な論理回路図である。２２……第１の検出手段、２４……記憶手段、
２８……第１のデコード手段、３６……比較手
段、５４……第１のカウント手段、５６……第２
のデコード手段。

Claims

【特許請求の範囲】１逐次ビツト・ストリーム中に含まれているｎ
ビツトの予定のパターンを検出するための方法で
あつて、 (a) 上記予定のパターンをn′（１＜n′＜ｎ）個の
連続するビツトからなるｍ（１＜ｍ＜ｎ）個の
異なる有効サブセツトを含むものとし、 (b) 受信ノードにおいて、上記逐次ビツト・スト
リームの上記n′ビツトのサブセツトを検出し、 (c) 上記ｍ個の有効サブセツトのうちのある特定
のサブセツトを検証したという事象を識別する
ために、検出された各n′ビツトのサブセツトを
上記ｍ個の有効なサブセツトのすべてと比較
し、 (d) 上記受信されたビツト内で固有ワードの各可
能的ビツトの各々を決定し、それらの可能的ビ
ツトの各々を、既に検出されたn′ビツトの特定
のサブセツトに続く（ｎ−n′）ビツトの各々と
比較することによつて、固有ワード全体が受信
されたかどうかを検証し、 (e) 上記(d)における比較段階の間に、比較される
ビツトの間で生じた連続的な一致の数をカウン
トし、予定の一致の数に達した時に上記固有ワ
ードが有効に検出されたと判断する段階を有す
る、逐次ビツト・ストリーム内の予定のビツト・パ
ターンを検出するための方法。２逐次ビツト・ストリーム中に含まれているｎ
ビツトの予定のパターンを検出する装置におい
て、 (a) 上記ビツト・ストリームのn′（１＜n′＜ｎ）
ビツトを検出するための第１の検出手段と、 (b) 上記第１の検出手段に接続され、上記検出さ
れたn′ビツトが、上記予定のパターンの複数の
有効サブセツトのどれかであるときに「有効サ
ブセツト」信号を発生するための第１のデコー
ド手段と、 (c) 上記予定のパターンから上記n′ビツトのサブ
セツトを除いたものである（ｎ−n′）個の連続
的なビツトのｍ個（１＜ｍ＜ｎ）の異なるサブ
セツトを記憶し、上記「有効サブセツト」信号
の入力により上記n′ビツトのサブセツトにより
アドレスされて、該n′ビツトのサブセツトに対
応する（ｎ−n′）ビツトのサブセツトを与える
記憶手段と、 (b) 受信された逐次ビツト・ストリーム中で、上
記予定のパターンの次の可能的ビツトを検出す
るための第２の検出手段と、 (c) 上記第２の検出手段によつて供給されつつあ
る上記予定のパターンの上記可能ビツトと、上
記記憶手段によつて与えられた上記特定の（ｎ
−n′）ビツトのサブセツトに含まれる連続ビツ
トの比較を実行する比較手段と、 (d) 上記比較手段の出力に接続され、上記一致の
回数をカウントするための第１のカウント手段
と、 (e) 上記カウント手段に接続され、上記第１のカ
ウント手段が到達した予定の数のデコードを実
行するための第２のデコード手段とを具備す
る、逐次ビツト・ストリーム内の予定のビツト・パ
ターンを検出するための装置。