JPH0451520A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0451520A JPH0451520A JP16033490A JP16033490A JPH0451520A JP H0451520 A JPH0451520 A JP H0451520A JP 16033490 A JP16033490 A JP 16033490A JP 16033490 A JP16033490 A JP 16033490A JP H0451520 A JPH0451520 A JP H0451520A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- bromine
- etching
- particles
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000007789 gas Substances 0.000 claims abstract description 75
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000004380 ashing Methods 0.000 claims abstract description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000012495 reaction gas Substances 0.000 claims abstract description 9
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 6
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims description 34
- 229910052794 bromium Inorganic materials 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 29
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims description 25
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 9
- -1 bromine compound Chemical class 0.000 claims description 9
- 239000011737 fluorine Substances 0.000 claims description 9
- 229910052731 fluorine Inorganic materials 0.000 claims description 9
- 229920006254 polymer film Polymers 0.000 claims description 7
- 150000002222 fluorine compounds Chemical class 0.000 claims description 6
- 239000002245 particle Substances 0.000 abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 13
- 229920005591 polysilicon Polymers 0.000 abstract description 13
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 abstract description 11
- AIFMYMZGQVTROK-UHFFFAOYSA-N silicon tetrabromide Chemical class Br[Si](Br)(Br)Br AIFMYMZGQVTROK-UHFFFAOYSA-N 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 229910000042 hydrogen bromide Inorganic materials 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 abstract 1
- 238000000859 sublimation Methods 0.000 abstract 1
- 230000008022 sublimation Effects 0.000 abstract 1
- 238000001312 dry etching Methods 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 11
- 238000000059 patterning Methods 0.000 description 7
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- NSGXIBWMJZWTPY-UHFFFAOYSA-N 1,1,1,3,3,3-hexafluoropropane Chemical compound FC(F)(F)CC(F)(F)F NSGXIBWMJZWTPY-UHFFFAOYSA-N 0.000 description 1
- CRWSWMKELFKJMC-UHFFFAOYSA-N CC.F.F.F.F.F.F Chemical compound CC.F.F.F.F.F.F CRWSWMKELFKJMC-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
臭素（Ｂｒ）系ガスによるドライエツチング方法の改善
に関し、
臭素系ガスを反応ガスとして高精度にパターンニングし
て、汚染やダメージをなくすることを目的とし、
導電層ないし導電基板を臭素または臭素化合物ガスを含
む反応ガス番こよってエツチングする工程と、次いで、
弗素ガスまたは弗素化合物ガスまたは弗酸含有溶液によ
って前記導電層ないし導電基板を表面処理する工程とを
有することを特徴とする。[Detailed Description of the Invention] [Summary] Regarding the improvement of the dry etching method using bromine (Br) gas, the present invention aims to eliminate contamination and damage by patterning with high precision using bromine gas as a reactive gas. , etching the conductive layer or conductive substrate with a reactive gas containing bromine or bromine compound gas;
The method is characterized by comprising a step of surface treating the conductive layer or conductive substrate with fluorine gas, fluorine compound gas, or a hydrofluoric acid-containing solution.
高分子膜が選択的に表面に形成されてなる導電層ないし
導電基板の該導電層ないし導電基板表面を臭素または臭
素化合物ガスを含む反応ガスによってエツチングする工
程と、
次いで、弗素ガスまたは弗素化合物ガスと酸素ガスとを
ともに含有してなるガスによって前記高分子膜をアッシ
ング除去する工程とを有することを特徴とする。etching the surface of the conductive layer or conductive substrate on which a polymer film is selectively formed with a reactive gas containing bromine or bromine compound gas, and then fluorine gas or fluorine compound gas; and a step of removing the polymer film by ashing with a gas containing both of
〔産業上の利用分野］
本発明は半導体装置の製造方法のうち、臭素（Ｂｒ）系
ガスによるドライエツチング方法の改善に関する。[Industrial Field of Application] The present invention relates to an improvement in a dry etching method using a bromine (Br) gas among semiconductor device manufacturing methods.
半導体装置の製造方法においては、高精度にパターンニ
ングの可能なドライエンチング法が使用されており、そ
のうちのシリコンのエツチングに好適な臭素系ガスによ
るエツチング方法に関している。In the manufacturing method of semiconductor devices, a dry etching method that enables highly accurate patterning is used, and among these methods, the present invention relates to an etching method using a bromine gas suitable for etching silicon.
〔従来の技術と発明が解決しようする課題〕ドライエツ
チング法として、例えば、エツチングの方向性をもった
反応性イオンエツチング（ＲＩ Ｅ ； Ｒｅａｃｔｉ
ｖｅ Ｉｏｎ Ｅｃｈｉｎｇ ）法が汎用されており、
それは異方性エツチングが半導体デバイスにおけるパタ
ーンの高精度化に適しているからである。そのＲＩＥ法
において、シリコン基板やポリシリコン（ｐｏｌｙｓｉ
ｌｉｃｏｎ）などのシリコン材料をエツチングするため
の反応ガスとして弗素（Ｆ）系ガスや塩素（ＣＩ）系ガ
スが用いられているが、他に、臭素（Ｂｒｚ ）や臭化
水素（ＨＢｒ）のような臭素系ガスを用いたエツチング
方法も知られている。[Prior art and problems to be solved by the invention] As a dry etching method, for example, reactive ion etching (RIE;
ve Ion Eching) method is widely used,
This is because anisotropic etching is suitable for increasing the precision of patterns in semiconductor devices. In the RIE method, silicon substrate and polysilicon (polysilicon) are used.
Fluorine (F)-based gases and chlorine (CI)-based gases are used as reactive gases for etching silicon materials such as bromine (Brz) and hydrogen bromide (HBr). An etching method using a bromine-based gas is also known.
この臭素系ガスを反応ガスにすると、例えば、ポリシリ
コンをエツチングする場合、酸化シリコン（ＳｉＯ２）
とのエツチング選択比を１０倍以上に高くできて、一方
の塩素系ガスを用いた場合には、エツチング選択比が精
々３倍程度であり、そのため、更にパターンの高精度化
が可能なエツチング方法である。従って、ＭＯＳデバイ
スにおけるポリシリコン膜やポリサイド膜からなるゲー
ト電極などを微細にパターンニングするエツチング剤と
して臭素系ガスは好適なガスである。When this bromine-based gas is used as a reactive gas, for example, when etching polysilicon, silicon oxide (SiO2) can be etched.
This is an etching method that can increase the etching selectivity to more than 10 times that of the other etching method, and when using one of the chlorine gases, the etching selectivity is only about 3 times as much. It is. Therefore, bromine gas is suitable as an etching agent for finely patterning gate electrodes made of polysilicon films or polycide films in MOS devices.
しかし、臭素（Ｂｒｚ ）や臭化水素（ＨＢｒ）のよう
な臭素系ガスを用いてシリコン（Ｓｉ ）をエツチング
すると、臭化シリコン（ＳｉＢｒ４）が生成され、それ
がパーティクル（ｐａｒｔｉｃｌｅ ；異物粉末）とな
って基板面に付着して、基板を汚染したりダメージ（損
傷）を与えたりする欠点がある。第４図（ａ）。However, when silicon (Si) is etched using a bromine-based gas such as bromine (Brz) or hydrogen bromide (HBr), silicon bromide (SiBr4) is generated, which becomes particles (foreign powder). This has the disadvantage that it adheres to the substrate surface, contaminating or damaging the substrate. Figure 4(a).
（ｂ）はその従来の問題点を示す図（断面図）で、まず
、同図（ａ）のように、半導体基板１上の全面にＳｉＯ
□膜２を介してポリシリコン膜３を被着し、レジスト膜
４をマスクにしてポリシリコン膜３を臭素系ガスを反応
ガスとしたＲＩＥ法でエツチングする。図の点線はエツ
チング前のポリシリコン膜３の状態を示している。そう
すると、同図（ｂ）のように、アッシング法（酸素ガス
を用いたドライエツチング法）によってレジスト膜４を
アッシング処理（灰化処理）した場合、レジスト膜４が
除去された跡に、除去されない臭化シリコンからなるパ
ーティクルＰが図のように残存する。そして、このパー
ティクルＰが半導体基板面を汚染し、ダメージを与える
ことが起こる。(b) is a diagram (cross-sectional view) showing the problems of the conventional method. First, as shown in (a) of the same diagram, the entire surface of the semiconductor substrate 1 is covered with SiO2.
□ A polysilicon film 3 is deposited through the film 2, and using the resist film 4 as a mask, the polysilicon film 3 is etched by RIE using a bromine gas as a reaction gas. The dotted line in the figure shows the state of the polysilicon film 3 before etching. Then, when the resist film 4 is ashed (ashed) by the ashing method (dry etching method using oxygen gas) as shown in FIG. Particles P made of silicon bromide remain as shown in the figure. Then, the particles P contaminate the surface of the semiconductor substrate and cause damage.
従って、臭素系ガスを反応ガスとして、ＲＩＥ法などの
ドライエツチング法によって高精度にパターンニングす
る方法は、生成物の臭化シリコンのために汚染され、高
精度化によるデバイス特性改善の利点は打ち消され、且
つ、製造歩留を低下させる結果となっている。Therefore, high-precision patterning methods using dry etching methods such as RIE using bromine-based gas as a reaction gas are contaminated by silicon bromide as a product, and the advantage of improving device characteristics due to higher precision is negated. This results in a decrease in manufacturing yield.
本発明はこのような問題点を解消させて、臭素系ガスを
反応ガスとして高精度にパターンニングし、汚染やダメ
ージをなくすることを目的としたドライエツチング方法
を提供するものである。The present invention solves these problems and provides a dry etching method for patterning with high precision using a bromine gas as a reactive gas and eliminating contamination and damage.
［課題を解決するための手段］
その課題は、導電層ないし導電基板を臭素または臭素化
合物ガスを含む反応ガスによってエツチングする工程と
、次いで、弗素ガスまたは弗素化合物ガスまたは弗酸含
有溶液によって前記導電層ないし導電基板を表面処理す
る工程とを有するドライエツチング法や、
高分子膜が選択的に表面に形成されてなる導電層ないし
導電基板の該導電層ないし導電基板表面を臭素または臭
素化合物ガスを含む反応ガスによってエツチングする工
程と、
次いで、弗素ガスまたは弗素化合物ガスと酸素ガスとを
ともに含有してなるガスによって前記高分子膜をアッシ
ング除去する工程とを有するドライエツチング法によっ
て解決される。[Means for Solving the Problem] The problem consists of a step of etching a conductive layer or a conductive substrate with a reactive gas containing bromine or bromine compound gas, and then etching the conductive layer or substrate with a reaction gas containing bromine or bromine compound gas, and then etching the conductive layer or substrate with a reaction gas containing bromine or bromine compound gas. A dry etching method that includes a step of surface treating a layer or a conductive substrate, or a dry etching method that includes a step of surface treating a layer or a conductive substrate, or a method of dry etching the surface of a conductive layer or a conductive substrate on which a polymer film is selectively formed, using bromine or bromine compound gas. The problem is solved by a dry etching method, which includes a step of etching with a reactive gas containing fluorine gas, and a step of removing the polymer film by ashing with a gas containing both fluorine gas or fluorine compound gas and oxygen gas.
即ち、本発明は、臭素系ガス（臭素または臭素化合物ガ
ス）を含む反応ガスによってエツチングし、生成された
臭化シリコンからなるパーティクルを弗素系ガス（弗素
ガスまたは弗素化合物ガス）または弗酸含有溶液による
エツチング後処理をおこなう。That is, the present invention etches particles made of silicon bromide produced by etching with a reaction gas containing a bromine gas (bromine or bromine compound gas), and etching the particles with a fluorine gas (fluorine gas or fluorine compound gas) or a hydrofluoric acid-containing solution. Perform post-etching treatment.
そうすると、パーティクルが除去された清浄面に高精度
パターンが形成されており、製造歩留。Then, a high-precision pattern is formed on the clean surface from which particles have been removed, improving manufacturing yield.
デバイス特性の改善に役立つ。Helps improve device characteristics.
以下、図面を参照して実施例によって詳細に説明する。 Hereinafter, embodiments will be described in detail with reference to the drawings.
第１図は本発明を通用するＲＩＥ装置の要部断面図を示
しており、１１は反応チャンバ、 １２はウェハー、１
３は高周波電源（周波数１３．５６ＭＨ７） 、 １４
はステージ、１５はガス噴射ノズル、１６はガス流入口
。FIG. 1 shows a cross-sectional view of the main parts of the RIE apparatus to which the present invention can be applied, in which 11 is a reaction chamber, 12 is a wafer, 1
3 is a high frequency power supply (frequency 13.56MH7), 14
15 is a stage, 15 is a gas injection nozzle, and 16 is a gas inlet.
１７は排気口である。ステージ１４上に被エツチング材
料のウェハー１２を載置して、ガス流入口１６に臭化水
素・（ＨＢｒ）ガスを流入させ、排気口１７から排気し
て反応チャンバ１１の内部をＨＢｒガス量が数Ｔ。17 is an exhaust port. The wafer 12 of the material to be etched is placed on the stage 14, and hydrogen bromide (HBr) gas is introduced into the gas inlet 16 and exhausted from the exhaust port 17 to increase the amount of HBr gas inside the reaction chamber 11. Number T.
ｒｒないし数十Ｔｏｒｒの減圧度にして、例えば、ポリ
シリコンをエツチングする。For example, polysilicon is etched at a reduced pressure of rr to several tens of Torr.
また、第２図は本発明を適用するアッシング（ａｓｈｉ
ｎｇ）装置の要部断面図を示しており、本装置はダウン
フロー形であり、この形はウェハーにダメージを与える
ことの少ない方式である。図中の記号２０はプラズマ発
生室、 ２１はアッシング室で、プラズマ発生室２０に
ガス流入口２５から酸素（０□）ガスを流入させ、高周
波電源２３を印加することによってプラズマ化し、その
プラズマガスをアッシング室２１に導く。導入には排気
口２６から排気するとガスはアッシング室２１に流れて
、アッシング室２１のステージ２４上に載置したウェハ
ー２２面のレジスト膜を灰化処理される。そして、本発
明にかかる処理方法は、ガス流入口２５から酸素（０□
）ガスを流入させる際に、フレオン（ＣＦ、）ガスを同
時に流入させて、パーティクルと反応させて除去するも
のである。Furthermore, FIG. 2 shows an ashing system to which the present invention is applied.
ng) This shows a cross-sectional view of the main parts of the device. This device is a downflow type, and this type is a method that causes less damage to the wafer. The symbol 20 in the figure is a plasma generation chamber, and the symbol 21 is an ashing chamber. Oxygen (0□) gas is introduced into the plasma generation chamber 20 from the gas inlet 25, is turned into plasma by applying a high frequency power source 23, and the plasma gas is is guided to the ashing chamber 21. When the gas is introduced through the exhaust port 26, the gas flows into the ashing chamber 21, and the resist film on the surface of the wafer 22 placed on the stage 24 of the ashing chamber 21 is ashed. In the treatment method according to the present invention, oxygen (0□
When the ) gas is introduced, freon (CF) gas is simultaneously introduced to react with the particles and remove them.
次に、第３図（ａ）〜（Ｃ）は本発明にかかるドライエ
ツチング方法の工程順断面図で、本例はゲート電極のパ
ターンニング方法の例である。まず、第３図（ａ）に示
すように、半導体基板１上にトランジスタ形成領域を画
定するフィールド絶縁膜６を形成し、トランジスタ形成
領域にゲート絶縁膜５を生成したのち、膜厚数千人のポ
リシリコンからなるゲート電極７を被着し、その上にレ
ジスト膜８を選択的に被覆する。Next, FIGS. 3(a) to 3(C) are cross-sectional views in the order of steps of a dry etching method according to the present invention, and this example is an example of a method of patterning a gate electrode. First, as shown in FIG. 3(a), a field insulating film 6 that defines a transistor formation region is formed on a semiconductor substrate 1, and a gate insulating film 5 is formed in the transistor formation region. A gate electrode 7 made of polysilicon is deposited, and a resist film 8 is selectively coated thereon.
次いで、第１図に示すＲＩＥ装置に半導体基板（ウェハ
ー）を装入し、第３図（ｂ）に示すように、臭化水素（
ＨＢｒ）ガスを流入させて、レジスト膜８をマスクにし
てゲート電極７をリアクティブイオンエツチングする。Next, the semiconductor substrate (wafer) is loaded into the RIE apparatus shown in FIG. 1, and as shown in FIG. 3(b), hydrogen bromide (
HBr) gas is introduced to perform reactive ion etching on the gate electrode 7 using the resist film 8 as a mask.
その時、レジスト膜８の側面などに臭化シリコンからな
るパーティクルｐが付着する。At this time, particles p made of silicon bromide adhere to the side surfaces of the resist film 8 and the like.
次いで、第２図に示すアッシング装置に半導体基板を装
入し、第３図（Ｃ）に示すように、フレオンガスを添加
した酸素ガスを流入させで、パーティクルと反応させ、
レジスト膜と同時にパーティクルを昇華させて除去する
。そうすれば、ゲート電極を精度良くパターンニングで
きると共に、半導体基板面を清浄にすることができる。Next, the semiconductor substrate is loaded into the ashing device shown in FIG. 2, and as shown in FIG. 3(C), oxygen gas added with Freon gas is introduced to react with the particles.
Particles are sublimated and removed at the same time as the resist film. In this way, the gate electrode can be patterned with high precision, and the surface of the semiconductor substrate can be cleaned.
なお、酸素ガスに添加するガスとしてはフレオン（ＣＦ
、；四弗化メタン）の他に六弗化エタン（Ｃ２Ｆ、）、
六弗化プロパン（Ｃ，ＦＢ）、 トリフロロメタン（
ＣＨＦ、）等の弗素（Ｆ）系ガスを用いてもよい。また
、第３図（ｂ）で説明した反応ガスを臭化水素（ＨＢｒ
）ガスの代わりに臭素（Ｂｒｚ ）ガスを用いてもよい
。Note that freon (CF) is used as a gas to be added to oxygen gas.
, ;tetrafluoride methane) as well as hexafluoride ethane (C2F, ),
Propane hexafluoride (C, FB), trifluoromethane (
A fluorine (F)-based gas such as CHF, ) may also be used. In addition, the reaction gas explained in FIG. 3(b) is hydrogen bromide (HBr
) gas may be used instead of bromine (Brz) gas.
且つ、第３図（Ｃ）で説明した処理をした後、更に弗酸
（ＨＦ）溶液に浸漬してクリーニングすれば一層清浄化
される。また、弗酸に浸漬するならばアッシング処理の
際に臭素系ガスを添加しなくても清浄化される。Further, after performing the treatment described in FIG. 3(C), further cleaning can be achieved by immersing in a hydrofluoric acid (HF) solution. In addition, if it is immersed in hydrofluoric acid, it can be cleaned without adding bromine gas during the ashing process.
上記実施例において、ポリシリコンからなるゲート電極
７０代わりに、ポリシリコンと高融点金属シリサイドを
積層したポリサイドからなるゲ−ト電極をパターンニン
グする場合にも、第３図（ｂ）に説明した工程で反応ガ
スを塩素系ガスに変えれば同様に処理して清浄化できる
。In the above embodiment, even when patterning a gate electrode made of polycide, which is a layered layer of polysilicon and high-melting metal silicide, instead of the gate electrode 70 made of polysilicon, the process described in FIG. 3(b) is applied. If the reaction gas is changed to chlorine-based gas, it can be treated and cleaned in the same way.
また、上記例は枚葉式のＲＩＥ装置、アッシング装置で
説明したが、それらの自動化装置にも適用でき、マイク
ロ波プラズマエツチング装置などの他のエツチング装置
にも本発明は適用して効果のあるものである。Further, although the above example has been explained using a single-wafer type RIE device and an ashing device, the present invention can also be applied to automated devices for these devices, and the present invention can also be applied to other etching devices such as a microwave plasma etching device and is effective. It is something.
なお、レジスト膜の代わりにポリイミド膜などの他の高
分子膜が被覆されている場合にも本発明は有効となるも
のである。Note that the present invention is also effective when the resist film is coated with another polymer film such as a polyimide film.
以上の説明から明らかなように本発明によれば半導体装
置の製造方法におけるエツチング精度を一層改善できて
、■Ｃなど半導体デバイスの製造歩留の向上や高品質化
・高性能化に大きく寄与するものである。As is clear from the above description, according to the present invention, the etching accuracy in the manufacturing method of semiconductor devices can be further improved, and it greatly contributes to improving the manufacturing yield, high quality, and performance of semiconductor devices such as ■C. It is something.
第１図は本発明を通用するＲＩＥ装置の要部断面図、
第２図は本発明を適用するアッシング装置の要部断面図
、
第３図（ａ）〜（Ｃ）は本発明にかかるドライエツチン
グ方法の工程順断面図、
第４図（ａ）、 （ｂ）は従来の問題点を示す図である
。FIG. 1 is a cross-sectional view of the main parts of an RIE apparatus to which the present invention is applied, FIG. 2 is a cross-sectional view of the main parts of an ashing apparatus to which the present invention is applied, and FIGS. FIGS. 4(a) and 4(b), which are cross-sectional views of the etching method in the order of steps, are diagrams showing the problems of the conventional method.
図において、
１は半導体基板、 ２はＳｉＯ□膜、３はポリシ
リコン膜、 ４．８はレジスト膜、５はゲート絶縁膜
、 ６はフィールド絶縁膜、７はゲート電極、
１１は反応チャンバ、 １２．２２はウェハー１３、
２３は高周波電源、 １４．２４はステージ、１５はガ
ス噴射ノズル、 １６．２５はガス流入口、１７、２６
は排気口、
２０はプラズマ発生室、 ２１はアッシング室を示して
いる。In the figure, 1 is a semiconductor substrate, 2 is a SiO□ film, 3 is a polysilicon film, 4.8 is a resist film, 5 is a gate insulating film, 6 is a field insulating film, 7 is a gate electrode, 11 is a reaction chamber, 12 .22 is wafer 13,
23 is a high frequency power supply, 14.24 is a stage, 15 is a gas injection nozzle, 16.25 is a gas inlet, 17, 26
20 represents an exhaust port, 20 represents a plasma generation chamber, and 21 represents an ashing chamber.
不発９Ｆｊｔｔ邊用１シヱ５．シは喉ｔイｊ帥謔ｎ幻１
１Ｉ ２ 図
Ｊ’ｔａｐｆｆ ｌ−、ｎ−７＞３ ｔｓう（Ｉ −７
＋＞ ７’ ７ 罎ｆｉ Ｉ ＊’ｉ’ｌｔｌ ＃１１
１ ｍＩＩａ３１！ｌ1 sea for unexploded 9Fjtt area 5. It's throat t I j j yao n phantom 1
1I 2 Figure J'tapff l-, n-7>3 ts (I-7
+>7' 7 罎fi I *'i'ltl #11
1 mIIa31! l
Claims (2)
スを含む反応ガスによってエッチングする工程と、 次いで、弗素ガスまたは弗素化合物ガスまたは弗酸含有
溶液によって前記導電層ないし導電基板を表面処理する
工程とを有することを特徴とする半導体装置の製造方法
。(1) A step of etching the conductive layer or the conductive substrate with a reaction gas containing bromine or bromine compound gas, and then a step of surface treating the conductive layer or the conductive substrate with a fluorine gas, a fluorine compound gas, or a hydrofluoric acid-containing solution. A method of manufacturing a semiconductor device, comprising:
ないし導電基板の該導電層ないし導電基板表面を臭素ま
たは臭素化合物ガスを含む反応ガスによってエッチング
する工程と、 次いで、弗素ガスまたは弗素化合物ガスと酸素ガスとを
ともに含有してなるガスによって前記高分子膜をアッシ
ング除去する工程とを有することを特徴とする半導体装
置の製造方法。(2) etching the surface of the conductive layer or conductive substrate on which a polymer film is selectively formed with a reactive gas containing bromine or bromine compound gas; A method for manufacturing a semiconductor device, comprising the step of removing the polymer film by ashing with a gas containing both a fluorine compound gas and an oxygen gas.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16033490A JPH0451520A (en) | 1990-06-19 | 1990-06-19 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16033490A JPH0451520A (en) | 1990-06-19 | 1990-06-19 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0451520A true JPH0451520A (en) | 1992-02-20 |
Family
ID=15712729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16033490A Pending JPH0451520A (en) | 1990-06-19 | 1990-06-19 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0451520A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0709877A1 (en) * | 1993-05-20 | 1996-05-01 | Hitachi, Ltd. | Plasma processing method |
| JPH08279487A (en) * | 1993-05-20 | 1996-10-22 | Hitachi Ltd | Plasma processing method |
| JPH08296067A (en) * | 1995-04-28 | 1996-11-12 | Rohm Co Ltd | Etching method |
-
1990
- 1990-06-19 JP JP16033490A patent/JPH0451520A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0709877A1 (en) * | 1993-05-20 | 1996-05-01 | Hitachi, Ltd. | Plasma processing method |
| JPH08279487A (en) * | 1993-05-20 | 1996-10-22 | Hitachi Ltd | Plasma processing method |
| EP0709877A4 (en) * | 1993-05-20 | 1997-11-26 | Hitachi Ltd | Plasma processing method |
| JPH08296067A (en) * | 1995-04-28 | 1996-11-12 | Rohm Co Ltd | Etching method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5346586A (en) | Method for selectively etching polysilicon to gate oxide using an insitu ozone photoresist strip | |
| KR940000913B1 (en) | In-situ photoresist capping process for plasma etching | |
| TW201826386A (en) | Removal methods for high aspect ratio structures | |
| US6283131B1 (en) | In-situ strip process for polysilicon etching in deep sub-micron technology | |
| KR0172779B1 (en) | Method for removing a photoresist | |
| JP3876983B2 (en) | Pre-cleaning method for polymer residues | |
| JPH08153710A (en) | Manufacturing method for semiconductor device | |
| JPH06177092A (en) | Manufacture of semiconductor device | |
| JPH0629311A (en) | Manufacture of semiconductor device | |
| JP2003023072A (en) | Manufacturing method for semiconductor device, and manufacturing apparatus for the semiconductor device | |
| JPH11214356A (en) | Dry etching method of silicon board | |
| JPH0451520A (en) | Manufacture of semiconductor device | |
| US7055532B2 (en) | Method to remove fluorine residue from bond pads | |
| JP4559565B2 (en) | Method for forming metal wiring | |
| JP2004510573A (en) | Electronic device cleaning method | |
| JPS59167021A (en) | Manufacture of semiconductor device | |
| JPS63127531A (en) | Manufacture of semiconductor device | |
| KR0168208B1 (en) | Polymer removing method | |
| JPH05217961A (en) | Precision processing method for silicon | |
| JPH09270407A (en) | Manufacture of semiconductor device | |
| JPH0226025A (en) | Method of forming contact hole | |
| JPH07106310A (en) | Dry etching method | |
| JPS584930A (en) | Removing method of photoresist | |
| JPS61280620A (en) | Manufacture of semiconductor device | |
| JPH0637063A (en) | Manufacture of semiconductor device |