JPH0451514A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の概要〕 半導体装置の製造方法に関し、 良好な結晶性と平坦なシリコン堆積層を得る目的で、シ
リコンを基板上に堆積する際に、堆積直後は従来から堆
積に用いる温度で堆積し、その後堆積装置から取り出さ
ず、そのまま堆積温度を更に一定温度に低くし、所定の
膜厚まで堆積するように構成する。

〔産業上の利用分野〕

本発明は、半導体装置の製造方法に関し、更に詳しくは
良好な結晶性と平坦化を保持してシリコンを堆積しうる
ようにした半導体装置の製造方法に関する。

〔従来技術〕

近年の半導体の集積化に伴い、その素子の寸法の縮小は
横方向だけでなく、厚さ方向にも及んでいる。例えば、
４ＭＳＲＡＭ、　　１６ＭＳＲＡＭ量産時代には原子数
で数十個を積み重ねることが予想されている。

このような微細な構造を壊さずに、堆積、エツチング、
アニールなど多くの工程を組み合わせて半導体を製造す
るためには、それらのすべての工程を低温で行うことが
必要とされる。これは不純物元素などの熱による拡散な
どを防ぐた約である。

ところで、半導体装置の製造における従来のシリコン堆
積工程は、ＣＶＤ法を用いている。その条件として、ガ
スとしてはシラン（ＳｉＨ４）を用い、温度は例えば６
２０℃で堆積していた。

ところがこの温度で堆積した場合、堆積時に既に結晶化
しこのため堆積後のシリコン膜は凹凸の状態となってい
た。かかる状態は、薄膜化に対して障害となる（平坦化
されない）。また、一方では、製品の品質を一定なもの
に保持するため、低温化プロセスにおいて更に低い堆積
温度が求められていた。

従って、従来よりその堆積をより低い温度で行う、いわ
ゆる低温堆積技術が研究されつつある。

すなわち、従来の堆積温度（６２０〜６３０℃）より低
い温度、例えば５５０℃で堆積するのである（この場合
、従来用いてきたガスとしてのシランではその堆積速度
が遅いので、ジシラン（Ｓｉ２Ｈ４）を用いる場合もあ
る。）。更にこのままでは堆積したシリコンは非晶質状
態なので、この結晶性を回復させるためにアニールを行
う。このアニールも固相成長が起きる温度（〜５８０℃
）以上であれば良い。

このようにすると、非晶質状態から再結晶が起き、結晶
粒径としては５〜６００ｎｍ程度の粒径の揃ったシリコ
ン膜が得られる。また、低温で堆積したシリコン膜はそ
の表面が平坦で、低温化、薄膜化いずれの要求も満足す
るものである。

〔発明が解決しようとする課題〕

しかしながら、従来のシリコン低温堆積プロセスによっ
て得られる再結晶粒の面方位は、Ｘ線回折によると、バ
ラバラで一定していない。このため、トランジスタ作成
においてその移動度などその素子特性にバラツキを生じ
る要因となっている。

かかる課題を解決するため、例えば下地に特定の溝を形
成したり、あるいはまたＳＯＩ構造（ｓｉｌｉｃｏｎｏ
ｎ　１ｎｓｕｌａｔｏｒ）等の場合、下地シリコン基板
に貫通する穴をあけ、その部分を種部分にして堆積した
シリコンのアニール時における固相成長方向を制御しよ
うとする試みもある。しかし、いずれも下地に何らかの
加工が必要である。又、これらの加工が常に可能とはい
えない。

本発明は、特にシリコンを堆積する工程において下地基
板の状態にかかわらず、加工を特に必要とせず、面方位
の揃った平坦なポリシリコンを低温で堆積することその
目的とする。

〔課題を解決するための手段および作用〕本発明は、か
かる目的を達成するためになされたものであり、半導体
膜または絶縁膜上にＳｉを６２０〜６３０℃で堆積し多
結晶Ｓｉ膜を形成し、弓き続き同一堆積装置を用いて５
２０〜５８０℃の温度でＳｉを堆積し、前記多結晶Ｓｉ
膜上に非晶質Ｓｉ膜を形成し、 しかる後、熱処理くアニール）を行い８１面相成長層（
Ｓｉ　エピタキシャル層）を得ることを特徴とする。

すなわち、本発明方法では、前述のように面方位の揃っ
た平坦なポリシリコンを低温で堆積せんとするものであ
る。このためには、まず面方位を揃えるための「種」を
形成する必要がある。

この種として従来温度（６２０〜６３０℃）でのシリコ
ン堆積を行う。従来温度で堆積すると面方位として（１
１１）面が優位な成長が起きることは周知である。この
理由としては（１１１）面がエネルギー的に安定なた島
であると考えられている。

この特性を利用してまず第１図に示すように、半導体膜
もしくは絶縁膜１上に従来温度での堆積により薄く種部
分となる多結晶Ｓｉ膜２を形成し第１図（２）、く厚く
堆積すると凹凸が生じてしまう）続いてそのま一温度を
下げて（５２０〜５８０℃）堆積を継続し非晶質Ｓｉ膜
３を形成する（第１図（３））。低温堆積シリコンは堆
積終了時には平坦であり、まだ、非晶質状態である。

このように、本発明方法ではシリコン堆積プロセスを、
初期堆積プロセス後、引き続きそのま−（堆積装置から
試料を取り出すことなく）同一堆積装置を用い５２０〜
５８０℃のの低温で５１の堆積を行うものである。この
場合、５８０℃を超えると堆積時にシリコンが結晶化し
てしまい不都合である。一方、５２０℃未満の温度で堆
積すると、その後のアニールにより結晶粒の大きさにバ
ラツキが生じ、電気的特性のバラツキをもたらし不都合
である。従って、本発明では、上言己温度範囲が採用さ
れるのである。

なお、前記低温堆積プロセスで、堆積速度を問題とする
場合には、ガス種を変更してもよい。

前述のように低温堆積プロセス終了後、表面の非晶質Ｓ
ｉ膜は未だアモルファス状態であり、結晶面が特定され
ていない。

Ｓｉ堆積終了後、結晶性を良好にするためてニールを行
う。このアニールは低温（５８０〜６２０℃）で行うか
、または高温（８００℃〈）で短時間行い、不純物など
の拡散を生じない程度とする。

このような、アニールによって非晶質層は急激に結晶化
する。この際、従来温度で堆積した種シリコンの面方位
を継続して固相成長が生じ（第１図（４））、非晶質層
全体が結晶化した平坦なＳｉ面相成長層（Ｓｉ　エピタ
キシャル層）４を得る（第１図（５））。その結晶粒も
５〜６００ｎｍと大きく、素子の電気的特性も優れてい
る。

以上の本発明方法によって得られる半導体装置に関して
Ｘ線回折データおよび透過型電子顕微鏡写真を用いて更
に説明する。

第２図は、シリコン基板上に熱酸化膜形成後、Ｓｉを６
２０℃で堆積して多結晶Ｓｉ膜を形成し、引き続き同一
堆積装置を用い堆積温度を下げ５６０℃でＳｌを該多結
晶Ｓｉ膜上に所定の膜厚まで堆積した場合の堆積直後の
試料の透通型顕微鏡写真（Ｘ３００００）である。この
写真から明らかなように該Ｓｉ膜の表面は極めて平坦で
ある。この試料のＸ線回線スペクトルを第３図中の（Ａ
）で示す。

このスペクトルＡから明らかなように面方位に対応する
回折ピークは表われていない。すなわち、該Ｓｉ膜は堆
積直後は非晶質であることがわかる。

一方、第３図はシリコン基板に、従来の堆積温度６２０
℃で堆積した場合に得られる堆積シリコン膜の透過電子
顕微鏡写真（Ｘ３００００）である。この場合の試料も
、堆積直後のもので熱処理は行っていない。この写真か
ら明らかなように堆積シリコン膜はその表面が凹凸であ
る。この膜のＸ線回折スペクトルを第４図（Ｂ）に示す
。このスペクトルにおいて、所定の面方位を示す回折ピ
ークが複数本表われている。これは堆積直後で既に結晶
化が生じていることを示している。なお、（１１１）が
優先方位である。

本発明における堆積シリコン膜を熱処理した結果につい
て以下説明する。なお、結晶化をより明瞭にするため、
エツチング液で酸膜の表面を薄くエツチングし、電子顕
微鏡で観察する。

前記のように、本発明方法による低温堆積プロセス終了
後の堆積シリコン膜を例えば６５０℃で３０分間熱処理
を行う。この熱処理を行った試料についてのＸ線回折ス
ペクトルを第４図（Ｃ）に示す。

この第４図（Ｃ）のスペクトル図からも明らかなように
特定の面方位（１１１）を示す回折ピーク１本が非常に
強く観察されており、種シリコンの面方位（１１１）が
承継され面相成長していることが確認される。

一方、第５図は本発明方法による堆積プロセスを行うこ
となく、初期堆積を５６０℃で行い、その後も５６０℃
で堆積し、堆積終了後６５０℃で３０分間熱処理（アニ
ール）した試料の電子顕微鏡写真である。この写真から
明らかなように、アニールにより結晶化は終了している
ことが分かる。しかし、アニール後の堆積膜の表面は比
較的平坦であるが結晶粒の大きさも不均一でありその方
向も不均一である。

このような従来方法で得られた堆積シリコン膜のＸ線回
折スペクトルを第６図に示す（但しアニール温度は８０
０℃である）。このＸ線回折スペクトルにおいて、特定
の面方位を示す回折ピークが複数本表われているのがわ
かる。従って、このＳｉ結晶膜の結晶粒はその面方位は
ばらばらである。この理由は、種結晶となるものが堆積
した膜中になく、下地基板状のわずかな凹凸などを核と
してそれぞれ成長したためであろうと考えられる。

したがって、特定の面方位を示す核をあらかじめ下地基
板状に形成しておくことが、それを核として成長するそ
の上の堆積シリコン膜にとってきわめて有効なのである
。

従って、面方位の揃った表面が平坦なシリコン膜を得る
ためには、初期堆積温度を６２０〜６３０℃とし、引き
続き堆積温度を下げてシリコン堆積を行い、しかる後ア
ニールすることが必要となる。

このような本発明方法は、ポリシリコンを堆積する工程
全てについて適用できるものである。従って、堆積基板
としてはＳｉ　　・ＧａＡｓ等の半導体のみならず、５
ｉｌｌ）２．Ｓｉ３Ｎ４．ＰＳＧ等の絶縁膜がその対象
となる。

以下、更に本発明を実施例により説明するが、本発明が
これに限定されないことはもとよりである。

〔実施例〕

この例においては本発明方法に従ってＳＯＩ構造（ｓｉ
ｌｉｃｏｎ　ｏｎ　１ｎｓｕｌａｔｏｒ）をもつ半導体
装置を作成する場合について第７図（ａ）〜（Ｉりに基
づき説明する。

単結晶シリコン基板１１上に熱酸化膜１２を〜５Ｑｎｍ
形成する第７図（ｂ）。次いで該熱酸化膜１２上にシラ
ンガス（５０ｓ−ｃＩ＋りで用いて、６２０℃の温度で
シリコンを約１００ｒ＋＋ｎ堆積し多結晶Ｓｉ膜１３を
形成する。堆積時間としては約１５分程度である。引き
続き、試料を堆積装置から取り出すことな（、そのま５
堆積温度を５５０℃に下げシリコン堆積を約４０分間継
続して行い、非晶質Ｓｉ膜１４を膜厚３００ｎｍにて前
記多結晶Ｓｉ膜１３上に連続的に形成する（第７図（Ｃ
））。

以下の工程は常法に従って行う。すなわち、ＬＯＣＯ３
構造とするため、素子形成部分を酸化膜および窒化膜１
５で覆う（第７図（ｄ））。次いで炉を用いて１０５０
℃の温度で２００分間０□アニールを行う。このアニー
ルにより再結晶化した８１面相成長層（エピタキシャル
層）１６が得られる（第７図（ｅ））。このＳｉ面相成
長層は、素子を形成する多結晶Ｓｉ層１６ａとフィール
ド酸化膜１６ｂを構成する。

次いで酸化膜・窒化膜１５を除去しく第７図（ｆ））、
更にレジスト１７を第２の領域（図中、右側の領域）に
塗布し、Ｂ＋イオン打込みを行う（第７図（ｇ））。

これにより、Ｐ型領域を形成する。次いでレジスト１７
を剥離し、再びレジスト１８を第１の領域（図中、左側
の領域）に塗布し、Ｐ′″イオン打込みを行う（第７図
（ｈ））。

これによりｎ゛型領領域形成する。

次いでレジスト１８を剥離し、続いてゲート酸化膜２９
として１１００℃で３Ｑｎｍの厚さで酸化膜を形成する
。その上に多結晶Ｓｉ膜１９を前記の低温プロセスと同
様に低温でシリコン膜を堆積する。更に抵抗値を小さく
するためにＰ゛イオン打込を行い、次いで６００℃で３
０ｍ１ｎアニールする（第７図（１））。

前記アニールは、ＲＴ　Ａ　（Ｒａｐｉｄ　Ｔｈｅｒｍ
ａｌ　Ａｎｎｅａｌ）装置を用いて高温（＞８００℃）
で短時間行うこともできる。次いで結晶化Ｓｉ膜をエツ
チングし、ゲー）２０．２０’を形成する。第１の領域
にＡｌを堆積して／ｌマスク２１を形成する。これをマ
スクとしてＢ−を注入して第２の領域にソース、ドレイ
ン（Ｐａを形成する（第７図（ｊ））。次いで、Ａｆｌ
マスク２１剥離し、次いで第２の領域にへβマスク２２
を形成し、Ｐ−を注入して第１の領域にソース、ドレイ
ン（ｎ＋）を形成する（第７図（ｋ））。最後に、ＡＩ
マスク２２を剥離し、ＰＳＧ　２３を全面に塗布し、こ
のＰＳＧに電極窓あけを行い、配線（Ａ　Ｉ　−３ｉ）
　２４を形成し、更に配線２４上に絶縁膜（５１３Ｎ−
）２５を形成し、窓あけを行ってＡｌ配線２６を行い保
護膜（ｓｉ、Ｎ、）　２７を全面に形成して［”Ｍ［ｌ
ＳＳＲＡＭを完成する。

〔発胡の効果〕

以上説明したように本発明は、半導体膜または絶縁膜上
にＳｉを６２０〜６３０℃で堆積し多結晶Ｓｉ膜を形成
し、引き続き同一堆積装置を用いて５２０〜５８０℃の
温度でＳｉを堆積し、前記多結晶Ｓｉ膜上に非晶質Ｓｉ
膜を形成し、 しかる後、熱処理を行いＳｉ面相成長層を得るように構
成したものであるから、面方位が揃いしかも表面が平坦
なシリコン膜を低温プロセスで得る効果を奏する。従っ
て、本発明方法によって得られる素子の電気的特性は極
めて均一であり、バラツキがなく優れたものが得られる
。

このような本発明方法を実施した場合、例えばＭＯＳＦ
ＥＴにおいて、従来のポリシリコン膜を用いた場合に得
られる移動度は、約１０倍程度向上した。

更に、リーク電流も大幅に減少することが確認され、デ
バイス特住に対し、本発明方法は極めて有効であること
が判明した。

また、従来方法における如く下地基板を加工する必要も
なく更に、堆積装置から試料を外部に取り出すことなく
、同一堆積装置を用いて連続的にポリシリコンを低温で
堆積することができるので、極めてプロセスが簡易なも
のとなりスルーブツトの向上およびコストの軽減を図る
ことができる。

更にまた、平坦でしかも薄いシリコン膜を得ることがで
きるので、３次元構造のデバイス作成において本発明方
法は極めて有利である。

【図面の簡単な説明】

第１図（１）〜（５）は、本発明の原理図であり、 第２図は、本発明方法における堆積シリコン膜の結晶状
態を示す電子顕微鏡写真であり、第３図は、従来方法に
おける堆積シリコン膜の結晶状態を示す電子顕微鏡写真
であり、第４図は、本発明方法および従来方法によって
得られる堆積シリコン膜のＸ線回折図形であり、第５図
は、従来方法における堆積シリコン膜をエツチング処理
し、アニールして得られたポリシリコンの結晶の状態を
示す電子顕微鏡写真であり、第６図は、従来方法におけ
る堆積シリコン膜をアニールして得られたポリシリコン
のＸ線回折図であり、 第７図（ａ）〜（１）は、本発明方法の一実施例を示す
工程図である。 １・・・半導体膜もしくは絶縁膜、 ２・・・多結晶Ｓｉ膜、　　３・・・非晶質Ｓｉ膜、４
・・・Ｓｉ固相成長層（エピタキシャル層）、１１・・
・シリコン基板、　　１３・・・多結晶Ｓｉ膜、１４・
・・非晶質Ｓｉ膜、 １６・・・Ｓｉ固相成長層（エピタキシャル層）、１９
・・・多結晶Ｓｉ膜。 本発明の原理図 第１図 本発明方法１こおける堆積シリコン膜の電子顕微鏡写真 第２図 従来方法１こあける堆積シリコン膜の 電子顕微鏡写真 第３図 従来方法１こあける堆積シリコン膜をエツチング処理し
、６５０℃でアニールした電子顕微鏡写真第 図

Claims (1)

1. 【特許請求の範囲】 １、半導体膜または絶縁膜上にＳｉを６２０〜６３０℃
   で堆積し多結晶Ｓｉ膜を形成し、引き続き同一堆積装置
   を用いて５２０〜５８０℃の温度でＳｉを堆積し、前記
   多結晶Ｓｉ膜上に非晶質Ｓｉ膜を形成し、 しかる後熱処理を行いＳｉ固相成長層を得ることを特徴
   とする半導体装置の製造方法。