JP2695466B2 - 結晶成長方法 - Google Patents

結晶成長方法

Info

Publication number
JP2695466B2
JP2695466B2 JP1110386A JP11038689A JP2695466B2 JP 2695466 B2 JP2695466 B2 JP 2695466B2 JP 1110386 A JP1110386 A JP 1110386A JP 11038689 A JP11038689 A JP 11038689A JP 2695466 B2 JP2695466 B2 JP 2695466B2
Authority
JP
Japan
Prior art keywords
thin film
amorphous
crystal
interface
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1110386A
Other languages
English (en)
Other versions
JPH02288328A (ja
Inventor
隆夫 米原
日出也 雲見
信彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1110386A priority Critical patent/JP2695466B2/ja
Priority to EP90303479A priority patent/EP0390607B1/en
Priority to DE69031880T priority patent/DE69031880T2/de
Publication of JPH02288328A publication Critical patent/JPH02288328A/ja
Priority to US07/790,083 priority patent/US5290712A/en
Application granted granted Critical
Publication of JP2695466B2 publication Critical patent/JP2695466B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体薄膜の形成方法に係り、より詳細に
は、たとえばTFT(薄膜トランジスタ)等の半導体装置
を高性能に作り得る、大粒径かつ粒界位置の制御された
半導体薄膜の形成方法に関する。
[従来の技術及び発明が解決しようとする課題] 非晶質基板等の基体上に結晶薄膜を成長させる結晶形
成技術の分野におけるひとつの方法として、基体上に予
め形成された非晶質薄膜を融点以下の低温におけるアニ
ールによって固相成長させる方法が提案されている。例
えば、非晶質のSiO2表面上に形成された膜厚約100nm程
の非晶質Si薄膜を、N2雰囲気中において、600℃でアニ
ールすることにより、前記非晶質Si薄膜を結晶化する
と、大粒径が5μm程度の多結晶薄膜になるという結晶
形成方法が報告された(T.Noguchi,H.Hayashi and H.Oh
shima,1987,Mat.Res.Soc.Symp.Proc.,106,Polysilicon
and Interfaces,293,(Elsevier Science Publishing,N
ew York 1988))。この方法により得られる多結晶薄膜
の表面は平坦なままであるので、そのままMOSトランジ
スタやダイオードのような電子素子を形成することが可
能である。また、それらの素子は、多結晶の平均粒径が
LPCVD法によって堆積した通常の多結晶Si等に比べてず
っと大きいために、比較的高性能のものが得られる。
しかしながら、この結晶形成方法においては、結晶粒
径こそ大きいものの、その分布と結晶粒界の位置が制御
されていない。なぜなら、この場合、非晶質Si薄膜の結
晶化は、アニールによって非晶質中にランダムに発生し
た結晶核の固相成長に基づいているため、粒界の位置も
またランダムに形成され、その結果、粒径が広い範囲に
わたって分布してしまうからである。したがって、単に
結晶粒の平均粒径が大きいだけでは以下のような問題点
が生じる。
例えば、MOSトランジスタにおいては、ゲートの大き
さが平均結晶粒径と同程度、あるいはそれ以下になるた
めに、ゲート部分には、粒界が含まれない部分のと数個
含まれる部分とが生ずる。粒界が含まれない部分と数個
含まれる部分とでは電気特性が大きく変化する。そのた
めに複数の素子間の特性に大きなバラツキが生じ、集積
回路等を形成する場合、結晶粒径のバラツキは集積回路
上著しい障害となっていた。
上記の固相結晶化による大粒径多結晶薄膜における問
題点のうち、粒径のバラツキを抑制する方法については
特開昭58−56406号公報で提案されている。その方法を
第4図を用いて説明する。まず、第4図(a)に示すよ
うに非晶質基板41上に形成した非晶質Si薄膜42の表面
に、他の材料からなる薄膜小片43を周期的に設けて、こ
の基板全体を通常の加熱炉でアニールする。すると非晶
質Si薄膜42中で薄膜小片43の周辺と接する箇所から優先
的に結晶核44の核形成が生ずる。そこでこの結晶核をさ
らに成長させると、非晶質Si薄膜42は全域にわたって結
晶化し、第4図(b)に示すような大粒径の結晶粒群45
からなる多結晶薄膜が得られる。特開昭58−56406号公
報によれば、この方法では先に示した従来法と比較して
粒径のバラツキを1/3程度まで低減できるという。
しかしながら、それでもまだ不充分である。例えば、
薄膜小片43を10μm間隔の格子点状に配した場合、粒径
のバラツキは3〜8μmの範囲に収められるに過ぎな
い。更に結晶粒界位置の制御にいたっては、ほとんど制
御されていないのが実情である。その理由は、非晶質Si
薄膜42と薄膜小片43の周辺部が接する部分における弾性
エネルギーの局在効果によって、薄膜小片43の周辺に優
先的な核形成が生じる為に、周辺に沿って複数個の核が
発生し、かつその数を制御することが困難であるからで
ある。
非晶質Si薄膜の固相成長における核形成位置の制御方
法に関しては、他にも特開昭63−253616号公報等で提案
されている。これらは、第5図に示すように、非晶質Si
薄膜52に局所的にSi以外の物質53をイオン注入した領域
54を設けて、そこに優先的に結晶核を発生させようとす
る方法である。Si以外の物質53としてはNやBなどが提
案されているが、その場合、現実にはイオン注入された
領域54とそれ以外の領域の間で核形成に関する選択性が
不足しており、実際にこれを実現した報告はない。
本発明は、上記従来例の有する課題を解決するもので
あり、本発明の目的は、固相中における核形成位置を制
御し、粒界位置が決定された結晶を形成することができ
る結晶の成長方法を提供することにある。
[課題を解決するための手段] 本発明の結晶成長方法は、非晶質薄膜を固相成長によ
って結晶化させて薄膜結晶とする結晶成長方法におい
て、下地材料上に設けた前記非晶質薄膜内に、他の領域
よりもイオン注入による損傷の程度が小さく、且つ5μ
m径以下の面積を有する複数の微小領域が、前記非晶質
薄膜と前記下地材料との界面近傍に所定の間隔で形成さ
れるように、前記非晶質薄膜を構成する材料と同一材料
のイオンを注入し、次いで、前記非晶質薄膜の融点以下
の温度において熱処理を行うことにより、前記微小領域
から優先的に単一の核より成長した結晶を形成させるこ
とを特徴とする。
[作用] 以下に本発明の作用・構成の詳細を本発明をなすに際
し得た知見とともに説明する。
本発明のポイントは如何に固相中で結晶体の成長する
位置を制御するかにある。すなわち、非晶質薄膜におい
て、核を特定位置に優先的に発生させ、他の領域の核発
生を抑制するかにある。
本発明者は、例えばSiO2からなる下地材料上に多結晶
Si膜を堆積させ、その後Siイオンを注入し多結晶Si層を
非晶質化した後、熱処理する際に、その結晶核発生温度
(結晶化温度)がそのイオン注入エネルギーに強く依存
するという現象を発見した。
そこで、結晶核発生温度が何故にイオン注入エネルギ
ーに依存するかの解明を行ったところ次の事項が判明し
た。以下にその詳細を述べる。
注入エネルギーを変化させると、非晶質化した後のSi
層(非晶質Si層)中において、注入されたSiイオンの分
布は変化し、その結果、生成される空孔子の分布、即ち
注入損傷の存在する領域の分布が注入エネルギーによっ
て膜厚方向に変化する。
また、非晶質物質内では、表面エネルギー不利を克服
した核が生成し、その後、Si原子の非晶質相から結晶相
への相転移が生ずる。
ところで、核形成には均一核形成と不均一核形成とが
あり、前者は、均一物質中(例えば非晶質Si膜内部)の
核形成であり、かかる核形成が生じるか否かは主に表面
エネルギー不利を克服して大きくなれるか否かにかかっ
ている。一方、後者の不均一核形成では、異物との接触
によって核発生がうながされるものであり、その活性化
エネルギーは、後者の方が前者より低い。即ち、不均一
核形成が均一核形成より起こりやすい。実際、非晶質Si
薄膜における核形成は主に下地界面近傍の不均一核形成
に律速されている。
イオン注入の注入量が最大となる深さ(投影飛程)
は、注入量一定の条件下でも、前述した界面に於ける不
均一核形成に重大な影響を与えることを本発明者は発見
した。
第1図に、注入エネルギーと結晶化温度の相関を示
す。
この時の条件は以下の通りである。注入層は、SiO2
板上に620℃でSiH4の分解による減圧CVDにて堆積した厚
さ100nmの多晶質Si層であり、注入イオンはSi+である。
注入量は臨界注入量(約1015cm-2)を越えて一定(この
場合5×1015cm-2)であった。注入エネルギーを、40ke
Vから80keVまで変化させ、注入層は、イオン衝突により
Si原子は格子位置よりノックオン(knock on)され臨界
注入量以上の注入で損傷領域は連続となり、非晶質化さ
れる。この非晶質Si層をN2雰囲気中で、各温度に於いて
20時間熱処理し、固相に於ける再結晶化過程を主に透過
電子顕微鏡を用いて観察し、上記条件下に於ける結晶化
温度を調べた。
例えば40keVの注入エネルギーと、70keVのものに注目
する。40keVと70keVの注入深さ(投影飛程)は各々55.2
nmと99.7nmであり、これらは、100nmの層内で、膜厚中
央近傍と、下地材料との界面近傍に相応する。そして、
これらの結晶化温度には50℃以上の差異があり、下地界
面近傍に注入したものの方が結晶化温度が高く結晶化し
にくいことを示しており、これは、損傷領域が界面にま
でより大きくおよびその結果不均一核形成が阻害された
ものと考えられる。更に、加うるに、膜厚中央近傍に投
影飛程が来る様に40keVで注入して非晶質化した層や、C
VDで堆積した非晶層が1時間以内で結晶化する温度(即
ち600℃)において、70keVで界面近傍に注入深さが来る
様にして非晶質化した層を熱処理したところ、この層は
100時間以上経過しても結晶化しないことが透過電子顕
微鏡に確認された。その様子、即ち、熱処理開始から結
晶化開始までの時間(潜伏時間)と注入深さの関係を第
2図に示す。第2図に示す様に、注入深さが界面に向っ
て深くなればなるほど潜伏時間は伸長し、結晶化しにく
い。(投影飛程)/(膜厚)=1即ち界面近傍が最も損
傷を受ける所で潜伏時間は最大となり極大点をもつ。
以上のことより注入エネルギーを変化させることによ
って結晶化温度と、潜伏時間に差異が出ることが明らか
にされ、その原因は、界面近傍の不均一核形成の阻害に
よるものと判断される。
以上の現象を利用して核形成位置の制御を行う。
第3図に示す様に非晶質Si堆積層の表面にレジスト等
のマスクを用いて、核発生させる領域を覆い、核発生さ
せない領域にのみSiイオンを非晶質Si層と下地界面近傍
が損傷を受ける様に注入エネルギーを選び注入する。
レジストでマスクしていない部分の主に界面近傍に損
傷が与えられ、その後の熱処理の際核発生が阻害され
る。注入損傷の程度が高い領域(以下界面損傷領域とい
う)が結晶化せず、注入損傷の程度が低いか注入損傷を
受けていない領域(以下非界面損傷領域という)が結晶
化する温度および時間を第1図、第2図から求めて、界
面にSiイオンを注入した非晶質Si層を、N2或いはH2中で
熱処理する。かかる熱処理により局所的に核が発生す
る。非晶質Si層に対しては典型的には、630℃近辺で100
時間程の熱処理が適当である。非界面損傷領域は微小面
積(5μm径以下、望ましくは2μm(径)以下、最適
には1μm(径)以下の面積)にしておくと、熱処理を
開始すると微小領域から早期に核が発生し、単一の結晶
が成長する(第3図(B))。この単一ドメインをもつ
結晶相は、第3図(C)に示す様に熱処理を続けると、
周囲に結晶相と非晶質相界面が外側に向って移動する。
即ち非晶質中のSi原子は、界面をジヤンプして、結晶相
へとり込まれてゆく。この様にして結晶の大きさは増大
しつづけるが、この非晶質相から結晶相への相転移は、
表面エネルギー不利の核形成のためのエネルギーより低
エネルギーで起こるため、界面損傷領域には核形成が行
なわれぬうちに非界面損傷領域から生じた単一の結晶相
へとり込まれてゆき、最終的には隣接する結晶同士が衝
突して、そこに結晶粒界が形成される。
この時、結晶粒径は非界面損傷領域の間隔にほぼ等し
くなり、所望の結晶粒径に決めることができると共にそ
の粒界位置も決定される。
なお、本発明における非晶質薄膜は、多結晶薄膜にイ
オン注入を行うことにより多結晶薄膜を非晶質化して形
成したものだけに限らず、堆積時に非晶質構造を有する
ものでも良い。
出発材料が多結晶層である場合には、まず、マスクを
設けずに、投影飛程が、多結晶薄膜の中央近傍にくるよ
うに1回目のイオン注入を行う。かかるイオン注入によ
り、多結晶薄膜と下地材料との界面近傍には注入損傷を
与えることなく多結晶薄膜を非晶質化できる。次いで、
微小領域に対応する部分に例えばレジスト等によるマス
クを設けた状態で、投影飛程が非晶質薄膜と下地基体と
の界面近傍にくるように2回目のイオン注入を行う。か
かるイオン注入によりマスクが設けられた部分以外にお
ける非晶質薄膜と下地基体との界面近傍には注入損傷が
生じ、一方マスクが設けられた部分には注入損傷が生じ
ないのでこの部分が核形成領域となる。
堆積時に非晶質構造の薄膜を形成する場合には、前述
した1回目のイオン注入は省略してよい。
以上の方法では2回のイオン注入を行ったが、マスク
の材質、厚みを適宜選択すれば、微小領域に対応する部
分における投影飛程を薄膜中央近傍にくるようにでき、
一方、他の部分における投影飛程は非晶質薄膜あるいは
多結晶薄膜と下地基体との界面近傍にくるようにできる
ため注入損傷の程度が小さな微小領域の形成と多結晶薄
膜の非晶質化とを1回のイオン注入で行うことができ
る。
このようなマスクとしてはイオン注入するイオンを透
過する材質のマスクであることが望ましく、例えば酸化
珪素等の無機材料が挙げられる。
[実施例] (実施例1) SiO2を主成分とするガラス基板上に、減圧CVD法で非
晶質Siを100nmの厚みに堆積した。
ソースガスはSiH4を使用し、形成温度は550℃、圧力
0.3Torrで形成した。
その後、レジストを塗布し、通常のリソグラフィー技
術で1μm径のレジストを5μmと10μm間隔に2種類
の格子点状に残した。
このレジストをマスクにしてSi+イオンを70keVで全面
に注入した。注入量は3×1015cm-2とした。70keVの注
入エネルギーによってその投影飛程は100nmのSiと下地
材料のSiO2ガラス界面近傍に来る。これで1μm径のレ
ジスト以外の領域は全てその界面(Si/SiO2)に損傷が
与えられた。レジストを剥離した後、N2雰囲気中で630
℃、80時間の熱処理を行った。その後、透過電子顕微鏡
で観察した結果、結晶粒界がほぼ初めのパターン間隔に
相当する5μm,10μm間隔に整列し、粒径の分布は各々
平均5μm,10μmに対して±1μm以内であった。
N2雰囲気中の熱処理をH2雰囲気中の熱処理にしても同
様の効果が得られた。
(実施例2) 板状のガラスからなる下地材料上に、減圧化学気相法
によってSiH4を熱分解し、多結晶Si薄膜を100nm堆積し
た。形成温度は620℃、圧力0.3Torrであり、その粒径は
微細であり50nm程度であった。Si注入は2回行った。ま
ず、最初にレジストマスクなしに全面に40keVの注入エ
ネルギーで3×1015cm-2の注入量でSiイオンを該多結晶
Si層へ注入し、前述したように、損傷は連続となり、非
晶質化された。ただし、40keVの投影飛程は100nmの膜厚
中央近傍に位置し、その結果、Si/SiO2下地界面近傍の
損傷はほとんどない。
その後、実施例1と同様にレジストマスクを1μm径
で5μm,10μm間隔で格子点状に2種類設け、2回目の
Si+イオン注入を今度は70keVで行い、界面近傍に損傷を
導入した。注入量は1回目の注入と同一とした。レジス
ト剥離後N2中で620℃、100時間熱処理した。その結果、
実施例1と同様に粒径が5μm±1μm、10μm±1μ
mとなり、しかも、粒界が格子状に整列していた。
実施例1および実施例2で得た膜厚100nmのSi層に通
常のICプロセスを用いて多数個のチャネル長3μmの電
界効果トランジスタを試作したところ、電子移動度は20
0±5cm/V・sec、しきい値のバラツキは±0.2Vであっ
た。トランジスタのチャネル部分には粒界が存在しない
ように配置することが可能なため素子特性の高性能化、
素子特性の分布の狭小化が可能となった。
(実施例3) 非晶質Ge薄膜を50nmの厚さで、SiO2からなる下地材料
上に電子ビームによって真空蒸着する。真空度は1×10
-6Torr、室温で堆積した。レジストによって1.5μm
径、間隔10μmの領域をマスクし、全域をGe+イオンを1
30keVで注入する。注入量は2×1015cm-2であった。Ge+
イオンの注入深さは表面より約50nmであり、主に下地基
板界面近傍に集中的に注入され、界面部分に損傷が与え
られる。マスクを除去した後、N2雰囲気中、或いはH2
囲気中で380℃50時間熱処理したところ、マスクで覆わ
れてGe+イオンが注入されず界面に損傷が無い微小領域
のみから単一の結晶が成長し、Ge+イオンにより界面に
損傷が導入された非晶質Ge領域へ結晶が伸長し、隣接す
る結晶核発生地点の中間で両結晶か衝突し、そこに結晶
粒界が形成された。透過電子顕微鏡で結晶構造を調べた
結果、各単一ドメインの結晶の径は10μm±1μmとな
っていた。
(実施例4) 多結晶Ge薄膜を減圧CVD法でGeH4熱分解により堆積温
度400℃で50nmの厚さにSiO2からなる下地材料上に形成
した。この堆積したままの多結晶Geは約100nmの粒径を
もつことが透過電子顕微鏡によって確認した。次にGe+
イオンを60keVの注入エネルギーで2×1015cm-2の注入
量で注入し、膜全体を非晶質化する。60keVの注入エネ
ルギーによる注入深さは表面より約25nmであり、この時
には、Ge膜/SiO2下地材料界面にはほとんど損傷は導入
されない。
更に、レジストによって、1.2μm径の部分を15μm
間隔にマスクし、Ge+イオンを130keVで注入量2×1015c
m-2注入した。この時、注入領域の主に界面(Ge/SiO2
に損傷が導入される。レジストマスクを除去した後、N2
雰囲気中で390℃で60時間熱処理を施した。
Ge膜の界面に損傷を受けていない微小領域のみ結晶化
し、単一のドメインをもつ結晶が生長する。更に、結晶
はその結晶構造を維持して、界面に損傷が導入された領
域にまで結晶が伸長してゆき、最終的には隣接する結晶
と衝突し、隣接する微小界面非損傷領域の中間に粒界が
形成される。
透過電子顕微鏡で調べた結果、粒径は15μm±2μm
であり、粒径のそろった多結晶膜を形成できた。
(実施例5) 下地材料としての溶融石英基盤上に低圧CVD法によっ
て下記の条件の下に、今度は多結晶Si薄膜を100nmの膜
厚で堆積した。
使用ガス SiH4 ガス流量比 50sccm 圧力 0.3Torr 基板温度 620℃ 次に、この非晶質Si薄膜上に常圧CVD法によって非晶
質のSiO2膜を30nmほど堆積し、これを通常のフォトリソ
グラフィー工程によって、1μm角のSiO2領域10μm間
隔の格子点状に残るようにパターニングした。
そしてこの基板全面に、70keVのエネルギーに加速さ
れたSi+イオンを5×1015cm-2のドーズで注入した。こ
のイオン注入によってSiO2薄膜で表面が覆われている領
域も含めて、多結晶Si薄膜は全域に渡って非晶質化され
た。そしてこの場合、Si中でのSiイオンの投影飛程は9
9.7nmであるから、Si薄膜の表面にSiO2薄膜が残されて
いない領域では、溶融石英基板との界面近傍に最も多く
の注入したSiイオンが分布していることになり、非核形
成領域が形成される。その一方で、表面にSiO2薄膜が残
されている1μm角の領域では、注入されたSiイオンの
分布の極大(投影飛程)がSi薄膜の膜中に留っているば
かりでなく、その絶対量も少ないので、核形成領域とな
る。
そこで、表面に点在するSiO2薄膜を、水で希釈された
HFによるエッチングで除去した後に、N2雰囲気中で基板
温度を600℃に保ってこれをアニールした。すると、ア
ニールを開始してから10時間ほどで、SiO2薄膜で覆われ
たままSiイオンを注入された1μm角の領域で、結晶核
が発生し始めた。この時点で、SiO2薄膜で覆われずにSi
イオンを注入された領域では何ら核形成は生じていない
ので、更にアニールを続けると、1μm角の領域で既に
形成されていた結晶核はその領域を超えて横方向に成長
し、大粒径薄膜結晶となった。そして100時間ほどアニ
ールすると、10μm程離れた隣接する領域から成長して
きた結晶粒と成長端面を接して粒界をなすに至り、非晶
質Si薄膜はほぼ全域に亘って結晶化した。結果として、
結晶粒界をほぼ10μm間隔の格子状に配しながら、平均
粒径10μmの結晶粒群からなる薄膜結晶が得られた。
(実施例6) 下地材料としての石英基板上に、超高真空中における
電子ビーム蒸着法によって下記の条件の下に、非晶質Si
を100nmの膜厚で堆積した。
到達真空度 1×10-10Torr 蒸着中真空度 5×10-10Torr 基板温度 150℃ 堆積速度 〜100nm/hr この非晶質Si薄膜上に、レジストを通常のフォトリソ
グラフィー工程によって、1μm角の領域を10μm間隔
の格子点状に残るようにパターニングした。
更に、この基板全体に、70keVのエネルギーに加速さ
れたSi+イオンを1×1015cm-2の注入量でイオン注入し
た。この場合、Si中でのSiイオンの投影飛程は99.7nmで
あるから、レジストで覆われていない領域の非晶質Si薄
膜と石英基板との界面近傍に最も多くのSiイオンが分布
し、界面に多くの損傷が導入される。
レジストを除去した後に、N2雰囲気中で基板温度を59
0℃に保って熱処理した。熱処理開始後15時間ほどで、
1μm角のSiイオンの注入されていない領域で、結晶核
が発生し始めた。この時点で、レジストで覆われずにSi
イオンを注入された領域では何ら核形成は生じていない
ので、更にアニールを続けると、1μm角の領域で既に
形成されていた結晶核はその領域を超えて横方向に成長
し、樹枝状の大粒径薄膜結晶となった。そして120時間
ほどアニールすると、10μm程離れた隣接する領域から
成長してきた結晶粒と成長端面を接して粒界をなすに至
り、非晶質Si薄膜はほぼ全域にわたって結晶化した。結
果として、結晶粒界をほぼ10μm間隔の格子状に配しな
がら、平均粒径10μmの結晶粒群からなる薄膜結晶が得
られた。
(実施例7) 下地材料としてガラス基板を用い、その表面にDCマグ
ネトロンスパッタ法によって下記の条件の下に、非晶質
Siを100nmの膜厚で堆積した。
到達真空度 5×10-7Torr 蒸着中真空度 2×10-3Torr 基板温度 20℃ 堆積速度 〜200nm/hr 次に、この非晶質Si薄膜上にレジストを塗布し、これ
を通常のフォトリソグラフィー工程によって、2μm角
に10μm間隔に格子点状に残るようにパターニングし
た。
そして、この基板全面に、60keVのエネルギーに加速
されたSi+イオンを5×1015cm-2のドーズで注入した。
この場合、Si中でのSiイオンの投影飛程は84.5nmである
から、非晶質Si薄膜の表面にレジストが残されていない
領域では、溶融石英基板との界面近傍に最も多くのSiイ
オンが分布していることになり、非核形成領域が形成さ
れる。その一方で、表面にレジストが残されている1μ
m角の領域では、注入されたSiイオンは非晶質Si薄膜に
とどかず、核形成領域となる。
そこで、表面に点在するレジストを除去した後に、N2
雰囲気中で基板温度を620℃に保ってこれをアニールし
た。すると、アニールを開始してから15時間ほどで、レ
ジストで覆われてSiイオンを注入されなかった2μm角
の領域で、結晶核が発生し始めた。この時点で、レジス
トで覆われずにSiイオンを注入された領域では何ら核形
成は生じていないので、更にアニールを続けると、2μ
m角の領域で既に形成されていた結晶核はその領域を超
えて横方向に成長し、樹枝状の大粒径薄膜結晶となっ
た。そして120時間ほどアニールすると、10μm程離れ
た隣接する領域から成長してきた結晶粒と成長端面を接
して粒界をなすに至り、非晶質Si薄膜はほぼ全域にわた
って結晶化した。結果として、結晶粒界をほぼ10μm間
隔の格子状に配しながら、平均粒径10μmの結晶粒群か
らなる薄膜結晶が得られた。
[発明の効果] 本発明によれば、研磨等の工程を要せずに平坦でかつ
大粒径の薄膜を形成することができる。
また、本発明によれば、隣接する結晶粒同士が形成す
る結晶粒界の位置を、また、粒径を任意に制御すること
ができる。
従って、バラツキの少ない各種素子を大面積にわたっ
て形成することができる。
【図面の簡単な説明】
第1図は注入エネルギーと結晶化温度との関係を示すグ
ラフである。第2図は投影飛程と潜伏時間との関係を示
すグラフである。第3図は本発明の1実施例を説明する
ための側断面図、第4図および第5図は従来技術を示す
側断面図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−196032(JP,A) 特開 昭62−108516(JP,A) 特開 昭63−253616(JP,A) 特開 平2−52419(JP,A) 特開 平1−302812(JP,A)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】非晶質薄膜を固相成長によって結晶化させ
    て薄膜結晶とする結晶成長方法において、下地材料上に
    設けた前記非晶質薄膜内に、他の領域よりもイオン注入
    による損傷の程度が小さく、且つ5μm径以下の面積を
    有する複数の微小領域が、前記非晶質薄膜と前記下地材
    料との界面近傍に所定の間隔で形成されるように、前記
    非晶質薄膜を構成する材料と同一材料のイオンを注入
    し、次いで、前記非晶質薄膜の融点以下の温度において
    熱処理を行うことにより、前記微小領域から優先的に単
    一の核より成長した結晶を形成させることを特徴とする
    結晶成長方法。
  2. 【請求項2】前記非晶質薄膜は、イオン注入による投影
    飛程が、多結晶薄膜の中央部近傍にくるようにイオン注
    入を行い多結晶薄膜を非晶質化した薄膜である請求項1
    記載の結晶成長方法。
  3. 【請求項3】前記微小領域は、前記非晶質薄膜に設ける
    前記微小領域に対応する部分にレジストによるマスクを
    設けた状態で、イオン注入による投影飛程が非晶質薄膜
    と下地基体との界面近傍にくるようにイオン注入を行い
    他の領域よりも注入損傷の程度が小さな微小領域を形成
    する請求項1記載の結晶成長方法。
JP1110386A 1989-03-31 1989-04-28 結晶成長方法 Expired - Fee Related JP2695466B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1110386A JP2695466B2 (ja) 1989-04-28 1989-04-28 結晶成長方法
EP90303479A EP0390607B1 (en) 1989-03-31 1990-03-30 Process for forming crystalline semiconductor film
DE69031880T DE69031880T2 (de) 1989-03-31 1990-03-30 Verfahren zur Herstellung eines halbleitenden kristallinen Filmes
US07/790,083 US5290712A (en) 1989-03-31 1991-11-13 Process for forming crystalline semiconductor film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1110386A JP2695466B2 (ja) 1989-04-28 1989-04-28 結晶成長方法

Publications (2)

Publication Number Publication Date
JPH02288328A JPH02288328A (ja) 1990-11-28
JP2695466B2 true JP2695466B2 (ja) 1997-12-24

Family

ID=14534493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1110386A Expired - Fee Related JP2695466B2 (ja) 1989-03-31 1989-04-28 結晶成長方法

Country Status (1)

Country Link
JP (1) JP2695466B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2662058B2 (ja) * 1989-11-14 1997-10-08 日本板硝子株式会社 半導体膜の製造方法
JP3141909B2 (ja) * 1993-05-14 2001-03-07 株式会社半導体エネルギー研究所 半導体装置作製方法
JP2826982B2 (ja) * 1994-07-07 1998-11-18 エルジイ・セミコン・カンパニイ・リミテッド 結晶化方法及びこれを用いた薄膜トランジスタの製造方法
US6723621B1 (en) 1997-06-30 2004-04-20 International Business Machines Corporation Abrupt delta-like doping in Si and SiGe films by UHV-CVD

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2536472B2 (ja) * 1985-11-06 1996-09-18 ソニー株式会社 多結晶半導体膜の固相成長方法
JP2550968B2 (ja) * 1987-02-10 1996-11-06 ソニー株式会社 半導体薄膜の結晶化方法

Also Published As

Publication number Publication date
JPH02288328A (ja) 1990-11-28

Similar Documents

Publication Publication Date Title
JP2695488B2 (ja) 結晶の成長方法
US5290712A (en) Process for forming crystalline semiconductor film
US5531182A (en) Method of making a semiconductor thin-film
EP0472970B1 (en) Process for growing crystalline thin film
JP2695466B2 (ja) 結晶成長方法
JPH08102543A (ja) 結晶化方法及びこれを用いた薄膜トランジスタの製造方法
JPH03290924A (ja) 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法
US5495824A (en) Method for forming semiconductor thin film
JPH02260524A (ja) 結晶性半導体膜及びその形成方法
US5207863A (en) Crystal growth method and crystalline article obtained by said method
JPH0329316A (ja) 半導体薄膜の形成方法
JPH03104210A (ja) 半導体装置の製造方法
EP0390607B1 (en) Process for forming crystalline semiconductor film
JP2603351B2 (ja) 結晶成長方法及び該方法によって得られた結晶物品
JP2680114B2 (ja) 結晶性半導体薄膜の形成方法
JPH06132218A (ja) 半導体結晶の成長方法及びmos型トランジスタの作製方法
JPH0442918A (ja) 半導体薄膜の形成方法
JPH02258690A (ja) 半導体薄膜の形成方法
JP2749945B2 (ja) 固相結晶成長法
JPH03120715A (ja) 結晶成長方法および結晶物品
JPH0732123B2 (ja) 半導体装置用基板の製造方法
JP2833878B2 (ja) 半導体薄膜の形成方法
JPH0547660A (ja) 半導体薄膜の固相成長方法
CA2071192C (en) Method for forming a seed and a semiconductor film using said seed
JPH03142920A (ja) 結晶薄膜の形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees