JPH04506126A - マイクロコンピュータにおける逐次割込み - Google Patents
マイクロコンピュータにおける逐次割込みInfo
- Publication number
- JPH04506126A JPH04506126A JP3500811A JP50081191A JPH04506126A JP H04506126 A JPH04506126 A JP H04506126A JP 3500811 A JP3500811 A JP 3500811A JP 50081191 A JP50081191 A JP 50081191A JP H04506126 A JPH04506126 A JP H04506126A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- cpu
- arbitration
- modules
- priority level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1.CPUとデータ・ラインおよびアドレス・ラインから成るメイン・バスを介 してCPUに動作可能に接続された複数のモジュールとを有するマイクロコンピ ュータにおいて、動作の割込みを行ない、メイン・バスの制御をシフトさせる方 法であって: CPUと複数のモジュールのそれぞれとに接続された、少なくとも1本のライン から成るアービトレーション・バスを設ける段階; CPUで進行中の現行動作の優先レベルを示す割込み優先レベル信号を、CPU からアービトレーション・バスに供給する段階; 割込み要求モジュールの優先レベルを示す割込み優先レベル信号を、割込み要求 モジュールからアービトレーション・バスに供給する段階;および CPUおよび割込み要求モジュールのうち優先レベルがもっとも高いものからメ イン・バスを制御する段階;によって構成されることを特徴とする方法。 2.アービトレーション・バスが一対のラインから成り、かつ割込み優先レベル 信号がそれぞれバイナリ・ビット列を有し、かつ前記の割込み優先レベル信号を 供給する段階のそれぞれが、該一対のラインの別々のラインに該バイナリ・ビッ ト列を逐次印加することを特徴とする請求項1記載の方法。 3.一対のラインのうちバイナリ・ビットが供給されていない方をブリチャージ する段階から成ることを特徴とする請求項2記載の方法。 4.複数のモジュールのそれぞれから、アービトレーション・バスの活動を検出 する段階;および検出された活動が完了するまで待機し、その後割込み優先レベ ル信号を供給する段階; から成ることを特徴とする請求項1記載の方法。 5.動作中に割込みを処理するようにプログラムされたCPU; 前記CPUに結合された複数のモジュールであって、各モジュールが割込みソー スであり、かつ異なる割込み優先レベルを有する複数のモジュール; 前記CPUと前記複数のモジュールとに接続され、割込み要求を前記複数のモジ ュールから前記CPUに送る割込み要求ライン;および 前記CPUに接続され、現行動作の優先レベルを受け取り、かつ前記複数のモジ ュールに接続され、割込みを要求する各モジュールの割込み優先レベルを逐次受 け取り、前記CPUと前記複数のモジュールとの間のすべてのアービトレーショ ンを行なうシリアル・アービトレーション・バス; によって構成されることを特徴とするマイクロコンピュータ。 5.複数のモジュールのそれぞれにおけるシリアル・アービトレーション・バス に結合され、複数のモジュールのそれぞれの割込み優先レベルを収容する割込み レジスタ;および CPUにおけるシリアル・アービトレーション・バスに結合され、現行動作の優 先レベルを収容する割込みマスク・レジスタ; から成ることを特徴とする請求項5記載のマイクロコンピュータ。 7.シリアル・アービトレーション・バスが2本のアービトレーション・ライン から成り、かつマイクロコンピュータが、該2本のアービトレーション・ライン に接続され、該2本のアービトレーション・ラインの1本をプリチャージするプ リチャージ手段からなり、該2本のアービトレーション・ラインの残りの1本は 割込み優先レベルの一部を受け取ることを特徴とする請求項5記載のマイクロコ ンピュータ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US45950790A | 1990-01-02 | 1990-01-02 | |
US459,507 | 1990-01-02 | ||
PCT/US1990/006463 WO1991010193A1 (en) | 1990-01-02 | 1990-11-08 | Serial interrupt in microcomputers |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04506126A true JPH04506126A (ja) | 1992-10-22 |
JP3553060B2 JP3553060B2 (ja) | 2004-08-11 |
Family
ID=23825073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50081191A Expired - Lifetime JP3553060B2 (ja) | 1990-01-02 | 1990-11-08 | マイクロコンピュータにおける逐次割込み |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0461219B1 (ja) |
JP (1) | JP3553060B2 (ja) |
DE (1) | DE69025598T2 (ja) |
WO (1) | WO1991010193A1 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5845561A (ja) * | 1981-08-31 | 1983-03-16 | ベ−リンガ−・マンハイム・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 均一相中の抗原又はハプテンの測定法及び測定用試薬 |
JPS59178360A (ja) * | 1983-03-29 | 1984-10-09 | Fujirebio Inc | 抗原決定基具有物質測定方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4268904A (en) * | 1978-02-15 | 1981-05-19 | Tokyo Shibaura Electric Co., Ltd. | Interruption control method for multiprocessor system |
US4320467A (en) * | 1980-02-25 | 1982-03-16 | Raytheon Company | Method and apparatus of bus arbitration using comparison of composite signals with device signals to determine device priority |
US4482949A (en) * | 1981-07-20 | 1984-11-13 | Motorola, Inc. | Unit for prioritizing earlier and later arriving input requests |
US4463445A (en) * | 1982-01-07 | 1984-07-31 | Bell Telephone Laboratories, Incorporated | Circuitry for allocating access to a demand-shared bus |
US4495569A (en) * | 1982-06-28 | 1985-01-22 | Mitsubishi Denki Kabushiki Kaisha | Interrupt control for multiprocessor system with storage data controlling processor interrupted by devices |
JPS59186062A (ja) * | 1983-04-07 | 1984-10-22 | Nec Corp | 分散形プロセツサシステム |
US4648029A (en) * | 1984-08-27 | 1987-03-03 | International Business Machines Corporation | Multiplexed interrupt/DMA request arbitration apparatus and method |
US4734882A (en) * | 1985-04-01 | 1988-03-29 | Harris Corp. | Multilevel interrupt handling scheme |
US4716523A (en) * | 1985-06-14 | 1987-12-29 | International Business Machines Corporation | Multiple port integrated DMA and interrupt controller and arbitrator |
-
1990
- 1990-11-08 DE DE69025598T patent/DE69025598T2/de not_active Expired - Fee Related
- 1990-11-08 EP EP91900565A patent/EP0461219B1/en not_active Expired - Lifetime
- 1990-11-08 JP JP50081191A patent/JP3553060B2/ja not_active Expired - Lifetime
- 1990-11-08 WO PCT/US1990/006463 patent/WO1991010193A1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5845561A (ja) * | 1981-08-31 | 1983-03-16 | ベ−リンガ−・マンハイム・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 均一相中の抗原又はハプテンの測定法及び測定用試薬 |
JPS59178360A (ja) * | 1983-03-29 | 1984-10-09 | Fujirebio Inc | 抗原決定基具有物質測定方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3553060B2 (ja) | 2004-08-11 |
DE69025598T2 (de) | 1996-08-29 |
EP0461219A1 (en) | 1991-12-18 |
EP0461219A4 (en) | 1992-05-27 |
WO1991010193A1 (en) | 1991-07-11 |
EP0461219B1 (en) | 1996-02-28 |
DE69025598D1 (de) | 1996-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4782439A (en) | Direct memory access system for microcontroller | |
US5745772A (en) | Advanced programmable interrupt controller | |
US5708849A (en) | Implementing scatter/gather operations in a direct memory access device on a personal computer | |
US7752374B2 (en) | Method and apparatus for host messaging unit for peripheral component interconnect busmaster devices | |
EP0644487A2 (en) | Scalable system interrupt structure for a multiprocessing system | |
US5943500A (en) | Long latency interrupt handling and input/output write posting | |
JP2001142842A (ja) | Dmaハンドシェークプロトコル | |
JPH09190406A (ja) | 直接メモリアクセス制御装置及びこれを用いた伝送システム | |
JPH0354375B2 (ja) | ||
US5212796A (en) | System with modules using priority numbers related to interrupt vectors for bit-serial-arbitration on independent arbitration bus while CPU executing instructions | |
KR950008231B1 (ko) | 퍼스널 컴퓨터 시스템 | |
EP0865633B1 (en) | Solid state data processor with versatile multisource interrupt organization | |
KR950008229B1 (ko) | 퍼스널 컴퓨터 시스템 | |
JP2002091900A (ja) | 多重トランザクションバスシステム・バスブリッジ用のタイムアウトカウンタ | |
JPH04506126A (ja) | マイクロコンピュータにおける逐次割込み | |
JP4151362B2 (ja) | バス調停方式、データ転送装置、及びバス調停方法 | |
US6085271A (en) | System bus arbitrator for facilitating multiple transactions in a computer system | |
JPH04286048A (ja) | 競合最小化プロセッサおよびシステム・バス・システム | |
JPH0962640A (ja) | 共有メモリのアクセス制御方法 | |
JP3943302B2 (ja) | プログラマブルコントローラ | |
JPH08278939A (ja) | データ転送方法及びデータ転送装置 | |
KR960013763B1 (ko) | 브이엠이버스와 시스템버스간의 인터럽트 처리장치 및 인터럽트 처리방법 | |
JPS60103474A (ja) | デイスク制御方式 | |
JP2966038B2 (ja) | ディジタルデータ処理ユニット調停装置及び方法 | |
JPS6041786B2 (ja) | 割込制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040428 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |