JPH04504648A

JPH04504648A - 段形波形インバータのための調整器

Info

Publication number: JPH04504648A
Application number: JP3501729A
Authority: JP
Inventors: ドヤンチャンド、ピー・ジョン; パテル、サニル; ン、チャイ―ナム; ニュイェン、ヴィエトソン
Original assignee: サンドストランド・コーポレイション
Priority date: 1989-12-20
Filing date: 1990-11-08
Publication date: 1992-08-13
Also published as: US5027265A; WO1991009457A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】段形波形インバータのための調整器技術分野本発明は概して直流／交流変換機に関し、特に、インバータのための調整器に間するものである。

背景技術直流及び交流負荷に対してそれぞれ直流電力及び一定周波数の交流電力を得るための必要性がしばしばある。

例えば、航空機及び航空宇宙産業の分野においては、航空機のジェット・エンジンにより駆動されるブラシ無し同期発電機により生成される可変周波数の交流電力は、整流器ブリッジ及び直流リンク・フィルタにより、第１及び第２の直流リンク導体上の直流電力に変換される。

直流リンク導体に結合される静的インバータは、直流電力を一定周波数の交流電力に変換し、該交流電力はる渡されて周波数感知形の（ｆｒｅｑｕｅｎｃｙ−ｓｅｎｓｉｔｉｖｅ）交流負荷に与えられる。直流負荷のための直流電力は整流器ブリッジから直接に得られ得る。整流器ブリッジ及びインバータは一緒になって、可変速度一定周波数（ＶＳＣＦ）装置として既知の電力変換機を構成している。

ＶＳＣＦ装置に用いられるインバータは、パルス幅変調された（ＰＷＭ）型であっても良く、また段形波形の型（ｓｔｅｐｐｅｄ−ｗａｖｅｆｏｒｍ　ｔｙｐｅ　）であっても良い、ｆ＆者の型のインバータの例は、Ｃｏｍｐｏｌｙ等の米国特許第３，７７５゜６６２号明細書に開示されている。インバータは２４ステツプ型のものであり、加算変圧器の第１〜第４の組の三相−次巻線に結合された第１〜第４のインバータ・ブリッジを含んでいる。第１及び第３の組の一次巻線はＹ形態すなわちＹ結線で接続もしくは結線され、第２及び第４の組の一次巻線は三角形態すなわち三角結線で接続もしくは結線されている。加算変圧器の各−次巻線には二次巻線が関連しており、各二次巻線は、同じ相の他の二次巻線と直列に接続されて、３つの組の直列接続された巻線を形成している。加算されたもしくは合計された電圧が、直列接続された二次巻線の各組を横切って発生される。

第１及び第３のインバータ・ブリッジは、第３のインバータ・ブリッジにより生成される波形が第１のインバータ・ブリッジにより生成される波形に対して１５゜だけ変位しているということを除いて、第１及び第３のの組の一次巻線に同じ波形を生じるよう動作する。同様に、第２及び第４のインバータ・ブリッジにより生成される波形は同じであるが、但し、後者の波形は１５°だけ前者よりも遅れている。インバータ出力における過負荷状態の場合には、インバータ・ブリッジからの電流の位相関係は変更され、これにより、加算変圧器からの交流電力は安全レベルに減少される。過負荷状態が引き続き消失したとき、電流の最初の位相関係が回復され、正常な動作が続行され得る。

ＣｅｏｒＨｅ＾、　Ｏ’５ｕｌｌｉｖａｎによる１９７４年１２月６日のｔｍ計（Ｅｌｅｃｔｒｏｎｉｅ　Ｄｅｓｉｇｎ）に掲載された「直流／交流インバータのいずれか」という名称の論説には、加算変圧器に結合された４つの矩形波発生器を有した、Ｃｏ＋＊ｐｏｌｙ等に開示されたものと同様の２４ステツプ波形インバータが開示されている。この論説には、矩形波の２つによって生成された２つの波形を、残りの発生器によって生成された波形に対してシフトさせる位相シフタもしくは位相シフト器を用いて出力電圧制御が可能である、ということが示されている。インバータの出力と位相シフタとの間にフィードバック回路網が結合され、位相シフタとシフトされた波形を発生する矩形波発生器との間には６段のジョンソン・カウンタ（Ｊｏｈｎｓｏｎ　ｃｏｕｎｔｅｒ　）が結合される。

Ｉｎｏｋｕｃｂｉ等の米国特許第４，４９４，１７９号明細書には、一方が整流器として働き他方がインバータとして働く第１及び第２の電力変換機と、変換機間に流れる直流電力を調整するためのｍ整回路と、インバータを動作させるための制御装置と、を含んだ電力変換装置が開示されている。

発明の概要本発明によれば、少なくとも２つの補助インバータを有した段形波形インバータのための調整器は、インバータによって生成される交流電力のパラメータに依存させて補助インバータの出力間の位相変位を変更させて、これにより該パラメータを調整する。

特に、第１及び第２の補助インバータと、該第１及び第２の補助インバータにそれぞれ結合される第１及び第２の一次巻線及び加算された交流出力電力が発生される二次巻線を有した加算変圧器と、を有した段形波形インバータのための調整器は、前記交流出力電力のパラメータの、基準からの偏差を検出するための検出手段と、該検出手段に結合されて、検出された偏差から位相指令信号を導出するための導出手段と、を含んでいる。比較信号を得るために、比較器が位相指令信号をランプ信号と比較し、そして該比較信号に応答する第１及び第２の手段が、それぞれ第１及び第２の補助インバータを動作させるために設けられて、補助インバータによって生成された第１及び第２の波形間の位相変位を、位相指令信号に従って変更させる。この態様で位相変位を変更することにより、出力パラメータは所望のレベルに維持され得る。

好ましくは、第１及び第２の動作手段の各々は、それぞれ第１及び第２の波形を発生するためのデータを記憶するメモリを含んでいる。第１及び第２の動作手段の各々はさらにワン−ショットを含み、第１の動作手段のワン−ショットは同期化信号を受け、第２の動作手段のワン−ショットは比較信号を受ける。カウンタが各ワン−ショット及びそれぞれの動作手段のメモリ間に結合され、それらカウンタはタロツク信号のパルスを蓄積して、メモリをアドレス指定するために引き続くアドレスを出力する。各ワン−ショットは、それに結合される信号により周期的にリセットされる９また、好適な実施例においては、ランプ信号は同期化信号を積分する積分器により生成される。該積分器は、一対の入力及び１つの出力を有する演算増幅器を含んでおり、該演算増幅器の入力の一方は同期化信号を受け、他方の入力は基準信号を受ける。演算増幅器の出力にはトランジスタ及びコンデンサが結合され、コンデンサは、定電流源により周期的に充電されかつトランジスタにより抵抗器を通して放電されてランプ信号を発生する。

本発明の調整器は、単純かつ効果的な態様で、段形波形インバータの出力を調整する。

９　の　単ｆ戸；日第１図は、原動機により出力された可変速度原動力を、直流出力電力及び一定周波数交流電力に変換するためのＶＳＣＦ電力変換装置及び発電機を示すブロック図であり；第２図は、第１図に示したＶＳＣＦ装置のブロック図であり；第３区は、第２図の交流／直流変換機及び発電機を示す結合された概略ブロック図であり；第４Ａ図、第４Ｂ図及び第４Ｃ図は、第４Ａ図を上に、第４Ｂ図を中央に、そして第４Ｃ［２１を下にして点線に沿って結合したとき一緒になって２第２図の段形波形インバータを示す結合された概略ブロック図であり；第５図は、第４Ａ図〜第４Ｃ図の局部制御ユニットの相互接続を示すブロック図と一緒に、第３図の電圧調整器を示すブロック図であり；第６図は、第５図の局部制御ユニットの設計を示すブロック図であり；第７図は、第５図の同期化回路１５０を示す概略図であり；第８図は、第７図の同期化回路１５０の動作を示す一連の波形図であり；第８図は、第４Ａ図〜第４Ｃ図に示す補助インバータにより生成される波形の１つの相を示す一連の波形図であり：そして第９区は、第３Ｂ図の加算変圧器の二次巻線に生成される中性電圧に対する相出力を示す波形図である。

ｔ　の；第１図を参照すると、可変速度定周波数（ＶＳＣＦ）装置１０及びブラシ無し同期発電機１２は一緒になって、航空機のジェット・エンジンのような原動機１４によって生成された可変速度ぶ動力を、直流出力電力及び交流負荷母線１６上の定周波数交流電力に変換する。■ＳＣＦ装置ｌ装置び交流負荷母線１６閲に置かれる接触器は、簡単さのために示されていないということに留意すべきである。

第２図に見られるように、ＶＳＣＦ装置１０は、発電機１２によって生成された可変周波数電力を直流電力に変換する交流／直流変換機２０を含んでいる。直流電力は、第１及び第２の直流リンク導体２２ａ、２２ｂを含んでいる直流リンク２２上に出力される。直流リンク導体２２ａ、２２ｂは、直流リンク２２上の直流電力を単または多相定周波数の交流電力に変換する段形波形インバータ２４に結合され、その単または多相定周波数の交流電力は、任意のフィルタ２６によってろ波され、負荷量ｔ！１６に与えられ得る。

１つまたは２つ以上の直流負荷に対する直流電力は、直流リンク導体２２ａ、２２ｂから直接的に得られ得る。

この電圧は、直流リンク導体２２ａ及び発電機１２間に接続される電圧調整器３０によって調整される。以後より詳細に述べられるように、電圧調整器３０は、直流（ＤＣ）リンク導体２２ａ上の電圧を直流基準Ｖ１１１１：ＲＥＦと比較し、直流リンク２２上の電圧を調整するために発電機１２の励磁機への制Ｗｔ圧の流れを変調する。

調整点（ＰＯＲ＞におけるフィルタ２６の下方での段形波形インバータ２４によって生じる電力のパラメータの、基準レベルＶ　ＡＣＲＥＦからの偏差は、調整器３２によって検出され、そしてこの偏差は、出力パラメータを実質的に調整された交流値に維持するよう段形波形インバータ２４を動作させるために用いられる。

第３図を参照すると、発電機１２は、内部に固定子要素が配置されている固定子４０と、回転子要素が配置されている回転子４２とを含んでいる。発電機１２は、永久磁石回転子組立体４６と、制御電力が発生される１組の電機子巻線４８とを含んだ磁石発電機（ＰＭＧ）４４を備えている。を椰子巻線４８は、整流器組立体５０及び電圧調整器３０を介して励磁機５４の界磁巻！１５２に結合される。界磁巻線５２に界磁電流が流れているので、回転子５２が回転すれば、励磁機５４の三相電機子巻線５６ａ〜５６ｃに三相電圧が誘導される。巻線５６ａ〜５６ｃに誘導された交流電力は回転整流器組立体５８によって直流電力に変換されて、主発電機部分６２の界磁巻！１６０に供給される。電流が界磁巻線６０に流れている間、回転子４２の回転は、主発電機部分６２の電機子巻線６４ａ〜６４ｃに三相電圧を誘導させる。電機子巻線６４ａ〜６４ｃは、好適な実施例においては通常設計の整流器ブリッジ／フィルタを含んでいる交流／直流変換機２０に結合される。

第４Ａ図〜第４Ｃ図を参照すると、変換機２０は、直流リンク導体２２ａ、２２ｂ、並びにコンデンサＣ１、Ｃ２及びＣ３を介し、簡略化形態で示されている第１〜第６の補助インバータ７０．７２．７４．７６．７８及び８０に結合される。補助インバータ７０．７２．７４．７６．７８及び８０は、ブリッジ構造で一緒に接続される電力スイッチＱｌ−Ｑ６、Ｃ７−Ｃ１２、Ｃ１３−Ｃ１８、Ｃ１９−Ｃ２４、Ｃ２５−Ｃ３０及びＣ３１−Ｃ３６をそれぞれ含んでいる。電力スイッチＱｌ−Ｑ３６は、サイリスタのような異なった装置であっても良いが、トランジスタが好ましい。トランジスタの場合、トランジスタＱｌ−０３６は、通常のバイポーラ型であって良く、また、絶縁ゲートのバイポーラ型（ＩＧＢＴ）、もしくは適切な電流及び電圧処理能力を有する他の任意の型であっても良い。

フライバック・ダイオードＤｌ−Ｄ３６が、それぞれ電力スイッチＱｌ−Ｑ３６を横切って結合される。

相出力８２ａ−８２ｃ、８４ａ−８４ｃ、８６ａ−８６ｃ、８８ａ−８８ｃ、９０ａ−９０ｃ及び９２ａ−９２ｃは、加算変圧器１１２の第１〜第６の組の一次巻線１０２．１０２．１０４．１０６．１０８及び１１０に結合される。加算変圧器１１２は、さらにＹ型結線で接続される１組の三相二次巻線１１４を含んでおり、該二次巻線を横切って三相の加算電圧が発生される。より特定的には、第１、第３及び第５の組の一次巻＆ｔｌＯＯ１１０４，１０８は、星型すなわちＹ型結線で一緒に接続される巻線１００ａ−１００ｃ、１０４ａ−１０４ｃ及び１０８ａ−１０８ｃを含んでいる。残りの組の一次巻線１０２．１０６及び１１０は、三角結線で一緒に接続される巻線１０　：２ａ　−１０２ｃ、１０６ａ−１０６ｃ及び１１０ａ−１１０ｃを含んでいる。各−次巻線１００ａ−１１０ｃには、それぞれ二次巻線１２０ａ−１３００が関連している。巻線１２０ａ、１２２ａ、１２４ａ、１２６ａ、１２８ａ及び１３０ａは、直列に接続されており、巻線１２０ｂ−１３０ｂ及び巻線１２０　ｃ　−１３０ｃも同様に直列に接続されている。巻線１３０ａ、１３０ｂ及び１３０ｃの自由端は、中性端子１３１を形成するよう一緒に接続され、交流出力は、巻線１２０ａ、１２０ｂ及び１２０ｃの自由端で発生される。

補助インバータ７０．７２の電力スイッチＱｌ−Ｑ１２は、局部制御ユニット（ＬＣＤ）１４０によって動作される。同様に、補助インバータ７４．７６のスイッチＱ１３−Ｑ２４は、ＬＣＵ１４２によって動作され、補助インバータ７８．８０のスイッチＱ２５−０３６は、ＬＣＵ１４４によって動作される。第５区に見られるように、ＬＣＵ１４０−１４４は、クロック１°４６によって発生されるクロック信号を受信する。さらに、ＬＣＵ１４０．１４２は、第１の同期化回路１４８によって発生される同期化信号を受信し、ＬＣＵ１４４は、第２の同期化回路１５０によって発生される同期化信号を受信する。同期化回路１４８及び／またはクロック１４６は、主制御ユニットの部分であっても良く、また、所望に応じ、別の回路であっても良い。同期化回路１４８は、以後より詳細に言及されるように、補助インバータ７０−７６によって生成される波形の出力位相及び周波数を制御する波形を出力する。

同期北回＃１５０は、ＬＣＵ１４０によって生成される同期化出力と、位相指令回路１５２によって生成される位相指令信号とに応答する。回路１５２は、二次巻線１１４の組によって出力される相電圧■８、■お及び■。

の平均値を表わす平均信号を出力する平均回路１５４を含んでいる。平均信号は、利得及び補償回路１５６によって生成され、加算器１５８の第１の反転入力に与えられる。加算器１５８は、基準信号ＶＡＣ，，，を受信する非反転入力と含んでおり、基準値からインバータ２４の出力電圧の偏差を表わす誤差信号■、を出力する。この信号は、位相指令信号を出力する関数発生器１６０に与えられる。関数発生器１６０は、インバータ２４の出力電圧と、補助インバータ７０〜８０の２つの出力間の位相変位との間の非線形関係を補償する。所望ならば、関数発生器１６０は、位相指令信号に対する制限を設定しても良い。

第１及び第２の補助インバータは、第９図の矩形波形１４５ａ及び１４５ｄを生成するようＬＣＵ１４０によって動作される。補助インバータ７４及び７６は、矩形波形１４５ｂ、１４５ｅを生成するよう局部制御ユニット１４２によって動作され、補助インバータ７８及び８０は、矩形波形１４５Ｃ及び１４５ｆを生成するよう局部制御ユニット１４４によって動作される。第９図に見られるように、位相変位に差があることを除いて、波形１４５ａ−１４５ｃは同一であり、同様に波形１４５ｄ−１４５ｆも同一である。より特定的には波形１４５ｂは位相変位α、だけ波形１４５ａから遅延し、波形１４５ｃは、位相変位α２だけ波形１４５ｂから遅延する。

同様に、波形１４５ｅは、角度α１だけ波形１４５ｄから遅延し、波形１４５ｆは、位相変位α２だけ波形１４５ｅから遅延する。好適な実施例においては、角度α。

は動作中一定であり、角度α２は電圧調整を行うよう局部制御ユニット１４４によって変更される。これは、同期化回路１５０によって行われ、該回路１５０は位相指令信号に従ってＬＣＩＪ１４４に角度α２を変更させる。

所望ならば、代わりに、角度α、が可変であり、角度α２が同定であっても良く、これにより同様の結果を得る。

第６図はＬＣＵ１４０を一層詳細に示しており、ＬＣＵ１４２及び１４４もそれと同一であるということが理解される。ＬＣＵ　１４０は、回路１４８によって出力される同期化信号を受信するワン−ショット１７０の形態のゲート回路含んでいる。ＬＣｔＪ１４４の場合には、同期化信号は、回路１５０によって与えられる。ワンーショッ１〜は、第１〜第３の４ビツトのカウンタ１７２．１７４及び１７６のリセット入力にそれぞれに結合される。

カウンタ１７２〜１７６はさらに５クロツク１４６によって発生されるクロック・パルスを受信するクロック入力を含んでいる。カウンタ１７２のリプル・キャリー（ｃａｒｒｙ）出力１７８は、カウンタ１７４の可能化入力に結合され、カウンタ１７４のリプル・キャリー出力１８０は５カウンタ１７６の可能化入力に結合される。

カウンタ１７２の４ビツト出力は、例えば、Ｅ　Ｐ　ＲＯＭを含み得るメモリ１８０のメモリ・アドレス入力０〜３に結合される。メモリ１８０のメモリ・アドレス入力４〜７は、カウンタ１７４からの４ビツト出力を受け、メモリ　アドレス入力８及び９は、カウンタ１７６からの２つの最下位出力ビットを受ける。さらなる対のメモリ・アドレス入力１０及び１１はアクセス指令入力信号を受け、該アクセス指令入力信号は、主制御ユニットによって与えられても良いし、また、ＬＣＵ　１４０の部分であるかＬＣＬ＋とは別の信号発生器によって与えられても良メモリ１８０は、補助インバータ７０．７２がそれぞれ第１及び第２の波形を生成するように該補助インバータ７０．７２を動作させるためのデータを記憶する。好適な実施例においては、メモリ１８０は、４キロバイトの記憶装置を含んでおり、それにおいて、３キロバイトに記憶されたデータが、補助インバータ７０〜８０を制御するために用いられる。各バイトは、８ビツト・データから成る。メモリの１キロバイト・ブロックは、補助インバータ７０．７２を制御するために必要なデータを収容しており、メモリの別の１キロバイト・ブロックは、補助インバータ７４．７６及び７８．８０を制御するために必要なデータを収容している。アクセス指令入力信号はメモリの適切なブロックを選択し、カウンタ１７２．１７４．１７６は該選択されたブロックの記憶場所に引続いてアクセスし、それ故、一連の８ビツト語が、メモリ１８０の出力１８１に与えられる。

８ビツトの６つは、補助インバータ７０．７２によって生成される波形を発生するために用いられる。各ビットはルッグもしくは一区切り（ｏｎｅ　ｌｅｇ）のインバータを制御する１例えば、バイトのビット位置１に与えられたデータは、スイッチＱ１及びＱ２を制御し、ビット位置２に与えられたデータは、スイッチＱ３及びＱ４を制御し、そしてビット位１３に与えられたデータは、スイッチＱ５及びＱ６を制御する。同様に、ビット位置４．５及び６に現れるデータは、それぞれスイッチＱ７．Ｑ８と、Ｑ９．ＱＩＯと、そしてＱｌｌ、Ｑｌ、２とを制御する。クロック１４６の周波数は４００Ｈｚの所望の周波数において補助インバータ７０〜８０から出力波形を生成するために２”、、’２．５ｘ　ＩＱ−’ ＝　４０９．６ｋＨｚであるように選択される。

メモリ１８０から取り込まれた（　ｒｅｔｒｉｅｖｅｄ　＞ビットは、通常設計であって良いベース駆動／分離回路１８２に出力される。回路１８２は、メモリ１８２によって与えられるデータから、各補助インバータ・レッグもしくは補助インバータ区切りのスイッチに対して相補型ベース駆動信号を生じる。例えば、ビット位置１の高状態ビットは、トランジスタＱ１に対して高状態ベース駆動信号を及びトランジスタＱ２に対して低状態ベース駆動信号を出力するために用いられる。このビット位置における低状態ビットは、トランジスタＱ１に対して低状態ベース駆動信号を、及びトランジスタＱ２に対して高状態ベース駆動信号を生じる。ベース駆動信号は、必要に応じて分離されかつ増幅され、そして各区切りにおける双方のトランジスタの同時の導通に対する保護は、回Ｈ１ｒ　１８２によって与えられる。同期化回路１５０に対する同期化出力信号は、トランジスタＱ１に対するベース駆動信号から得られる。

第７図は、同期化出力回路１５０を一層詳細に示す。

該回路１５０は、反転入力及び非反転入力を有する比較器２００を含んでおり、反転入力は、ＬＣＵ１４０によって発生される同期化信号を受け、非反転入力は、抵抗器Ｒ１及びＲ２を含んでいる分圧器によって生成される基準信号を受ける。比較器２００は、ｌ−ランジスタＱ３７のゲート電極に結合される出力を含んでおり、該出力は、さらに、抵抗器Ｒ４を通して５ボルトのような正の電圧に結合される。トランジスタＱ３７のドレーン電極は、抵抗器Ｒ５を介してコンデンサＣ４に結合される８トランジスタＱ３７のソース電極は接地電位に接続される。

定電流源２０２が、コンデンサＣ４と抵抗器Ｒ５との間の接続点に結合される。

好適な実施例においては、該定電流源は、演算増幅器２０４を有しており、該演算増幅器２０４は、ツェナーダイオード２０６及び抵抗器Ｒ６の直列接続された結合体間の接続点に結合された非反転入力を有する。直列接続された結合体は、例えば１５ボルトの電圧に結合される。演算増幅器２０４の第２の反転入力は、第１の主電流通路すなわちトランジスタＱ３８のエミッタ電極に結合され、かつ抵抗器Ｒ７によって１５ボルトに結合される。トランジスタＱ３０の制御電極すなわちベースを極は演算増幅器２０４の出力に結合され、トランジスタＱ３８の第２の主電流通路すなわちコレクタ電極はコンデンサｃ４に結合される。

比較器２０８は、コンデンサＣ４に結合される非反転入力と、関数発生器１６０によって発生された位相指令信号を受ける反転入力とを含んでいる。比較器２０８の出力は、抵抗器Ｒ８を介して例えば５ボルトの電圧に結合され、さらに、第４図のＴ、、、　ＣＴＪ　１４４の同期化入力にも結合される。

また第８図を参照すると、ＬＣＵ　１４０がらの同期化出力信号は、例えば時刻ｔ。において低状態及び高状態間で切り換わる矩形波形を含んでいる。この時刻において、比較器２００の出力は、低状態に切り換わり、次にトランジスタＱ３７をオフさせる。定電流源２０２はコンデンサＣ４を充電して、比較器２０８の非反転入力に線形上昇ランプ電圧を発生させる。比較器２０８は２時刻ｔ１まで低状態同期化もしくは比較信号を生じ、時刻１、の点において、ランプ電圧が位相指令信号以上に立ち上がる。時刻ｔ１において、比較器２０８がらの比較信号は高状態に切り換わる。

時刻ｔ２において、ＬＣＵ　１４０によって与えられる同期化出力信号は低状態に降下し、次に、比較器２００の出力が高状態に切り換わる。この高状態信号は、トランジスタＱ３７をオ〉′させ、これによりコンデンサｃ４を抵抗器Ｒ５を介して接地電位に放電させる。これにより、比較器２０８の非反転入力における電圧は降下し、時刻ｔ、において位相指令信号のレベルに達・する、この時開点において、比較器２０８の出力に発生した比較信号は、低状態に反転する。

時刻ｔ、に続いて、上述のシーケンスが反復する。

第７図の最も低部の２つの波形に見られるように、ＬＣＵ１４０からの同期化信号の立ち上がりエツジは時刻ｔｏに生じ、ＬＣＵ１４４のワン・ショットは時刻１．においてカウンタ・リセット・パルスを発生する。これら時刻間の離隔距離は角度α、を決定し、かつ関数発生器１６０によって生成された位相指令信号のレベルによって制御される。

Ｌ　ＣｔＪ　１４０．１４２及び１４４のメモリ１８０は、同じ情報でロードされ、これにより補助インバータ７０．７４及び７８は実質的に同じ波形を生成し、同様に補助インバータ７２．７６及び８０も実質的に同じ波形を生成する。しかしながら、データは、連続的なメモリのメモリ場所で物理的にシフトされており、これにより、Ｌ　ＣＵ　１４０．１４２及び１４４に対するカウンタ・リセット・パルスが同時に生じたとき、補助インバータ７４及び７６によって生成される波形は、補助インバータ７０及び７２によって生成される波形に対し、例えば１０°のような所定量だけシフトされ、補助インバータ７８及び８０によって生成された波形は、補助インバータ７４及び７６によって発生した波形に対して同じ所定量だけシフトされる。関数発生器１６０からの位相指令信号が時刻ｔ。

及びｔ＋Ｉ？ｆｆｌに遅延を与えるように増大するとき、角度α２が増大し、次にＬ　ＣＵ　１４４のカウンタ１７２．１７４及び１７６を、ＬＣＵ　１４０及び１４２のカウンタより後の時刻においてリセットさせる。角度α、を変化させれば、次に、加算変圧器１１４からの出力電圧の大きさの変化を生じる。しかしながら、この角度を変化させれば、出力におけるＸｌｉ波成分（ｈａｒｍｏｎｉｃｃｏｎｔｅｎｔ　）も変化させる。従って、本発明によって達成され得る調整の程度は、インバータ２４の出力において許容される高調波成分の程度によ−）で制限され得る。

角度α１が変更されるべきである場合には、ＬＣＵ１４２の同期化入力は回路１５０の出力を受け、Ｌ　ＣＵ１４４の同期化入力は回路１４８の出力を受ける。

また、ＬＣＵ１４０．１４４のメモリは、補助インバータ７０゜７２及び７８．８０によって生成される波形間に一定角度α、をもたらすデータでロードされる。このように、角度α１は出力電圧調整を可能どするよう可変であるであろう。

本発明の調整器は、単純なＳａ！で高度の正確さを有する段形波形インバータの出力電圧調整を達成する。

国際調査報告

Claims

【特許請求の範囲】

１．第１及び第２の補助インバータと、該第１及び第２の補助インバータにそれぞれ結合される第１及び第２の一次巻線及び加算された交流出力電力が発生される二次巻線を有した加算変圧器と、を有し、前記第１及び第２の補助インバータは、前記第１及び第２の一次巻線に第１及び第２の波形を生じ、前記第２の波形は前記第１の波形に対して毎度αだけ位相変位されている段形波形インバータのための調整器であって、前記交流出力電力のパラメータの、基準からの偏差を検出するための検出手段と、該検出手段に結合されて、検出された偏差から位相指令信号を導出するための導出手段と、前記位相指令信号をランプ信号と比較して比較信号を得るための比較器と、前記第１及び第２の補助インバータにそれぞれ結合された第１及び第２の動作手段であって、前記比較信号に応答し、前記位相指令信号に従って前記角度αを変化させるように前記第１及び第２の補助インバータを動作させる前記第１及び第２の動作手段と、を備えた段形波形インバータのための調整器。
２．前記第２の動作手段は、前記比較器に結合されるゲート回路を含んだ請求項１の調整器。
３．前記第１及び第２の動作手段の各々は、それぞれ前記第１及び第２の波形を発生させるためのデータを記憶したメモリを含んだ請求項１の調整器。
４．前記第１及び第２の動作手段の各々はワン−ショットを含み、前記第１の動作手段のワン−ショットは同期化信号を受け、前記第２の動作手段のワン−ショットは前記比較信号を受ける請求項３の調整器。
５．前記第１及び第２の動作手段の各々は、前記ワン−ショット及びそのメモリ間に結合されたカウンタを含み、それら双方のカウンタは、クロック信号のパルスを蓄積すると共に、該カウンタに結合されたワン−ショットにより周期的にリセットされる請求項４の調整器。
６．前記ランプ信号は同期化信号を積分する積分器により生成される請求項１の調整器。
７．前記積分器は、一対の入力及び１つの出力を有する演算増幅器であって、前記入力の一方は前記同期化信号を受け、他方の入力は基準信号を受ける前記演算増幅器と、該演算増幅器の出力に結合されるコンデンサと、を備えた請求項６の調整器。
８．前記演算増幅器び出力及び前記コンデンサ間にトランジスタ及び抵抗器が結合された請求項７の調整器。
９．前記コンデンサに電流源が結合された請求項７の調整器。
１０．前記電流源は、一対の入力及び１つの出力を有した第２の演算増幅器と、抵抗器及び前記第２の演算増幅器の一方の入力に接合点において結合されるツェナーダイオードであって、該ツェナーダイオード及び該抵抗器が電圧源に結合される直列結合体を形成する前記ツェナーダイオードと、前記第２の演算増幅器の出力に結合される制御電極、前記第２の演算増幅器の他方の入力に結合される第１の主電流通路電極及び前記コンデンサに結合される第２の主電流通路電極を有したトランジスタと、を備えた請求項９の調整器。
１１．それぞれ第１ないし第６の波形を生成する第１ないし第６の三相補助インバータと、前記第１ないし第６の補助インバータにそれぞれ結合される第１ないし第６の組の一次巻線を有した加算変圧器と、を有し、前記第１、第３及び第５の組の一次巻線の各々はＹ形結線で接続され、前記第２、第４及び第６の組の一次巻線の各々は三角結線に接続され、前記加算変圧器はさらに、三相電圧が生成される１組の三相二次巻線を含み、前記第３及び第４の波形は、それぞれ前記第１及び第２の波形に対して固定の角度α１だけ変位され、そして前記第５及び第６の波形は、それぞれ前記第３及び第４の波形に対して可変の角度α２だけ変位された、段形波形インバータのための調整器であって、三相電圧の平均レベルを表わす平均信号を発生するための平均回路と、前記平均回路に結合され、前記平均信号から位相指令信号を導出する導出手段と、前記位相指令信号から同期化信号を発生するための発生手段と、前記三相電圧の平均レベルを或るレベルに接近させる態様で前記角皮α２を変化させるように、前記同期化信号に従って前記第５及び第６の補助インバータを動作させるための動作手段と、を備えた段形波形インバータのための調整器。
１２．前記発生手段は、前記位相指令信号をランプ信号と比較して比較信号を得るための比較器を含んだ請求項１１の調整器。
１３．前記動作手段は、前記比較器に結合されるワン−ショットを含んだ請求項１２の調整器。
１４．前記導出手段は、前記平均信号を基準値に加算して偏差信号を得るための加算器と、該偏差信号に応答して前記位相指令信号を生成する関数発生器とを含んだ請求項１１の調整器。
１５．前記動作手段け、前記第５及び第６の波形を発生するためのデータを記憶したメモリを含んでいる請求項１１の調整器。
１６．前記動作手段は、さらに、前記メモリに結合されて、クロック・パルスの蓄積された計数値に従って該メモリにアクセスするカウンタを含んだ請求項１５の調整器。
１７．前記ランプ信号は、さらなる同期化信号を積分する積分器によって生成される請求項１２の調整器。
１８．前記積分器は、一対の入力及び出力を有した演算増幅器であって、前記入力の一方は前記同期化信号を受け、他方の入力は基準信号を受ける前記演算増幅器と、該演算増幅器の出力に結合されるコンデンサとを備えた請求項７の調整器。
１９．前記演算増幅器の出力及び前記コンデンサ間に、トランジスタ及び抵抗器が結合された請求項１８の調整器。
２０．前記コンデンサに電流源が結合された請求項１９の調整器。
２１．前記電流源は、一対の入力及び１つの出力を有した第２の演算増幅器と、抵抗器及び前記第２の演算増幅器の一方の入力に接合点において結合されるツェナーダイオードであって、該ツェナーダイオード及び抵抗器が電圧源に結合される直列結合体を形成する前記ツェナーダイオードと、前記第２の演算増幅器の出力に結合される制御電極、前記第２の演算増幅器の他方の入力に結合される第１の主電流通路電極及び前記コンデンサに結合される第２の主電流通路電極を有したトランジスタと、を備えている請求項２０の調整器。