JPH04504648A - 段形波形インバータのための調整器 - Google Patents
段形波形インバータのための調整器Info
- Publication number
- JPH04504648A JPH04504648A JP3501729A JP50172990A JPH04504648A JP H04504648 A JPH04504648 A JP H04504648A JP 3501729 A JP3501729 A JP 3501729A JP 50172990 A JP50172990 A JP 50172990A JP H04504648 A JPH04504648 A JP H04504648A
- Authority
- JP
- Japan
- Prior art keywords
- regulator
- coupled
- signal
- output
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/49—Combination of the output voltage waveforms of a plurality of converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
段形波形インバータのための調整器
技術分野
本発明は概して直流/交流変換機に関し、特に、インバータのための調整器に間
するものである。
背景技術
直流及び交流負荷に対してそれぞれ直流電力及び一定周波数の交流電力を得るた
めの必要性がしばしばある。
例えば、航空機及び航空宇宙産業の分野においては、航空機のジェット・エンジ
ンにより駆動されるブラシ無し同期発電機により生成される可変周波数の交流電
力は、整流器ブリッジ及び直流リンク・フィルタにより、第1及び第2の直流リ
ンク導体上の直流電力に変換される。
直流リンク導体に結合される静的インバータは、直流電力を一定周波数の交流電
力に変換し、該交流電力はる渡されて周波数感知形の(frequency−s
ensitive)交流負荷に与えられる。直流負荷のための直流電力は整流器
ブリッジから直接に得られ得る。整流器ブリッジ及びインバータは一緒になって
、可変速度一定周波数(VSCF)装置として既知の電力変換機を構成している
。
VSCF装置に用いられるインバータは、パルス幅変調された(PWM)型であ
っても良く、また段形波形の型(stepped−waveform type
)であっても良い、f&者の型のインバータの例は、Compoly等の米国
特許第3,775゜662号明細書に開示されている。インバータは24ステツ
プ型のものであり、加算変圧器の第1〜第4の組の三相−次巻線に結合された第
1〜第4のインバータ・ブリッジを含んでいる。第1及び第3の組の一次巻線は
Y形態すなわちY結線で接続もしくは結線され、第2及び第4の組の一次巻線は
三角形態すなわち三角結線で接続もしくは結線されている。加算変圧器の各−次
巻線には二次巻線が関連しており、各二次巻線は、同じ相の他の二次巻線と直列
に接続されて、3つの組の直列接続された巻線を形成している。加算されたもし
くは合計された電圧が、直列接続された二次巻線の各組を横切って発生される。
第1及び第3のインバータ・ブリッジは、第3のインバータ・ブリッジにより生
成される波形が第1のインバータ・ブリッジにより生成される波形に対して15
゜だけ変位しているということを除いて、第1及び第3のの組の一次巻線に同じ
波形を生じるよう動作する。同様に、第2及び第4のインバータ・ブリッジによ
り生成される波形は同じであるが、但し、後者の波形は15°だけ前者よりも遅
れている。インバータ出力における過負荷状態の場合には、インバータ・ブリッ
ジからの電流の位相関係は変更され、これにより、加算変圧器からの交流電力は
安全レベルに減少される。過負荷状態が引き続き消失したとき、電流の最初の位
相関係が回復され、正常な動作が続行され得る。
CeorHe^、 O’5ullivanによる1974年12月6日のtm計
(Electronie Design)に掲載された「直流/交流インバータ
のいずれか」という名称の論説には、加算変圧器に結合された4つの矩形波発生
器を有した、Co+*poly等に開示されたものと同様の24ステツプ波形イ
ンバータが開示されている。この論説には、矩形波の2つによって生成された2
つの波形を、残りの発生器によって生成された波形に対してシフトさせる位相シ
フタもしくは位相シフト器を用いて出力電圧制御が可能である、ということが示
されている。インバータの出力と位相シフタとの間にフィードバック回路網が結
合され、位相シフタとシフトされた波形を発生する矩形波発生器との間には6段
のジョンソン・カウンタ(Johnson counter )が結合される。
Inokucbi等の米国特許第4,494,179号明細書には、一方が整流
器として働き他方がインバータとして働く第1及び第2の電力変換機と、変換機
間に流れる直流電力を調整するためのm整回路と、インバータを動作させるため
の制御装置と、を含んだ電力変換装置が開示されている。
発明の概要
本発明によれば、少なくとも2つの補助インバータを有した段形波形インバータ
のための調整器は、インバータによって生成される交流電力のパラメータに依存
させて補助インバータの出力間の位相変位を変更させて、これにより該パラメー
タを調整する。
特に、第1及び第2の補助インバータと、該第1及び第2の補助インバータにそ
れぞれ結合される第1及び第2の一次巻線及び加算された交流出力電力が発生さ
れる二次巻線を有した加算変圧器と、を有した段形波形インバータのための調整
器は、前記交流出力電力のパラメータの、基準からの偏差を検出するための検出
手段と、該検出手段に結合されて、検出された偏差から位相指令信号を導出する
ための導出手段と、を含んでいる。比較信号を得るために、比較器が位相指令信
号をランプ信号と比較し、そして該比較信号に応答する第1及び第2の手段が、
それぞれ第1及び第2の補助インバータを動作させるために設けられて、補助イ
ンバータによって生成された第1及び第2の波形間の位相変位を、位相指令信号
に従って変更させる。この態様で位相変位を変更することにより、出力パラメー
タは所望のレベルに維持され得る。
好ましくは、第1及び第2の動作手段の各々は、それぞれ第1及び第2の波形を
発生するためのデータを記憶するメモリを含んでいる。第1及び第2の動作手段
の各々はさらにワン−ショットを含み、第1の動作手段のワン−ショットは同期
化信号を受け、第2の動作手段のワン−ショットは比較信号を受ける。カウンタ
が各ワン−ショット及びそれぞれの動作手段のメモリ間に結合され、それらカウ
ンタはタロツク信号のパルスを蓄積して、メモリをアドレス指定するために引き
続くアドレスを出力する。各ワン−ショットは、それに結合される信号により周
期的にリセットされる9
また、好適な実施例においては、ランプ信号は同期化信号を積分する積分器によ
り生成される。該積分器は、一対の入力及び1つの出力を有する演算増幅器を含
んでおり、該演算増幅器の入力の一方は同期化信号を受け、他方の入力は基準信
号を受ける。演算増幅器の出力にはトランジスタ及びコンデンサが結合され、コ
ンデンサは、定電流源により周期的に充電されかつトランジスタにより抵抗器を
通して放電されてランプ信号を発生する。
本発明の調整器は、単純かつ効果的な態様で、段形波形インバータの出力を調整
する。
9 の 単f戸;日
第1図は、原動機により出力された可変速度原動力を、直流出力電力及び一定周
波数交流電力に変換するためのVSCF電力変換装置及び発電機を示すブロック
図であり;
第2図は、第1図に示したVSCF装置のブロック図であり;
第3区は、第2図の交流/直流変換機及び発電機を示す結合された概略ブロック
図であり;
第4A図、第4B図及び第4C図は、第4A図を上に、第4B図を中央に、そし
て第4C[21を下にして点線に沿って結合したとき一緒になって2第2図の段
形波形インバータを示す結合された概略ブロック図であり;第5図は、第4A図
〜第4C図の局部制御ユニットの相互接続を示すブロック図と一緒に、第3図の
電圧調整器を示すブロック図であり;
第6図は、第5図の局部制御ユニットの設計を示すブロック図であり;
第7図は、第5図の同期化回路150を示す概略図であり;
第8図は、第7図の同期化回路150の動作を示す一連の波形図であり;
第8図は、第4A図〜第4C図に示す補助インバータにより生成される波形の1
つの相を示す一連の波形図であり:そして
第9区は、第3B図の加算変圧器の二次巻線に生成される中性電圧に対する相出
力を示す波形図である。
t の;
第1図を参照すると、可変速度定周波数(VSCF)装置10及びブラシ無し同
期発電機12は一緒になって、航空機のジェット・エンジンのような原動機14
によって生成された可変速度ぶ動力を、直流出力電力及び交流負荷母線16上の
定周波数交流電力に変換する。■SCF装置l装置び交流負荷母線16閲に置か
れる接触器は、簡単さのために示されていないということに留意すべきである。
第2図に見られるように、VSCF装置10は、発電機12によって生成された
可変周波数電力を直流電力に変換する交流/直流変換機20を含んでいる。直流
電力は、第1及び第2の直流リンク導体22a、22bを含んでいる直流リンク
22上に出力される。直流リンク導体22a、22bは、直流リンク22上の直
流電力を単または多相定周波数の交流電力に変換する段形波形インバータ24に
結合され、その単または多相定周波数の交流電力は、任意のフィルタ26によっ
てろ波され、負荷量t!16に与えられ得る。
1つまたは2つ以上の直流負荷に対する直流電力は、直流リンク導体22a、2
2bから直接的に得られ得る。
この電圧は、直流リンク導体22a及び発電機12間に接続される電圧調整器3
0によって調整される。以後より詳細に述べられるように、電圧調整器30は、
直流(DC)リンク導体22a上の電圧を直流基準V1111:REFと比較し
、直流リンク22上の電圧を調整するために発電機12の励磁機への制Wt圧の
流れを変調する。
調整点(POR>におけるフィルタ26の下方での段形波形インバータ24によ
って生じる電力のパラメータの、基準レベルV ACREFからの偏差は、調整
器32によって検出され、そしてこの偏差は、出力パラメータを実質的に調整さ
れた交流値に維持するよう段形波形インバータ24を動作させるために用いられ
る。
第3図を参照すると、発電機12は、内部に固定子要素が配置されている固定子
40と、回転子要素が配置されている回転子42とを含んでいる。発電機12は
、永久磁石回転子組立体46と、制御電力が発生される1組の電機子巻線48と
を含んだ磁石発電機(PMG)44を備えている。を椰子巻線48は、整流器組
立体50及び電圧調整器30を介して励磁機54の界磁巻!152に結合される
。界磁巻線52に界磁電流が流れているので、回転子52が回転すれば、励磁機
54の三相電機子巻線56a〜56cに三相電圧が誘導される。巻線56a〜5
6cに誘導された交流電力は回転整流器組立体58によって直流電力に変換され
て、主発電機部分62の界磁巻!160に供給される。電流が界磁巻線60に流
れている間、回転子42の回転は、主発電機部分62の電機子巻線64a〜64
cに三相電圧を誘導させる。電機子巻線64a〜64cは、好適な実施例におい
ては通常設計の整流器ブリッジ/フィルタを含んでいる交流/直流変換機20に
結合される。
第4A図〜第4C図を参照すると、変換機20は、直流リンク導体22a、22
b、並びにコンデンサC1、C2及びC3を介し、簡略化形態で示されている第
1〜第6の補助インバータ70.72.74.76.78及び80に結合される
。補助インバータ70.72.74.76.78及び80は、ブリッジ構造で一
緒に接続される電力スイッチQl−Q6、C7−C12、C13−C18、C1
9−C24、C25−C30及びC31−C36をそれぞれ含んでいる。電力ス
イッチQl−Q36は、サイリスタのような異なった装置であっても良いが、ト
ランジスタが好ましい。トランジスタの場合、トランジスタQl−036は、通
常のバイポーラ型であって良く、また、絶縁ゲートのバイポーラ型(IGBT)
、もしくは適切な電流及び電圧処理能力を有する他の任意の型であっても良い。
フライバック・ダイオードDl−D36が、それぞれ電力スイッチQl−Q36
を横切って結合される。
相出力82a−82c、84a−84c、86a−86c、88a−88c、9
0a−90c及び92a−92cは、加算変圧器112の第1〜第6の組の一次
巻線102.102.104.106.108及び110に結合される。加算変
圧器112は、さらにY型結線で接続される1組の三相二次巻線114を含んで
おり、該二次巻線を横切って三相の加算電圧が発生される。より特定的には、第
1、第3及び第5の組の一次巻&tlOO1104,108は、星型すなわちY
型結線で一緒に接続される巻線100a−100c、104a−104c及び1
08a−108cを含んでいる。残りの組の一次巻線102.106及び110
は、三角結線で一緒に接続される巻線10 :2a −102c、106a−1
06c及び110a−110cを含んでいる。各−次巻線100a−110cに
は、それぞれ二次巻線120a−1300が関連している。巻線120a、12
2a、124a、126a、128a及び130aは、直列に接続されており、
巻線120b−130b及び巻線120 c −130cも同様に直列に接続さ
れている。巻線130a、130b及び130cの自由端は、中性端子131を
形成するよう一緒に接続され、交流出力は、巻線120a、120b及び120
cの自由端で発生される。
補助インバータ70.72の電力スイッチQl−Q12は、局部制御ユニット(
LCD)140によって動作される。同様に、補助インバータ74.76のスイ
ッチQ13−Q24は、LCU142によって動作され、補助インバータ78.
80のスイッチQ25−036は、LCU144によって動作される。第5区に
見られるように、LCU140−144は、クロック1°46によって発生され
るクロック信号を受信する。さらに、LCU140.142は、第1の同期化回
路148によって発生される同期化信号を受信し、LCU144は、第2の同期
化回路150によって発生される同期化信号を受信する。同期化回路148及び
/またはクロック146は、主制御ユニットの部分であっても良く、また、所望
に応じ、別の回路であっても良い。同期化回路148は、以後より詳細に言及さ
れるように、補助インバータ70−76によって生成される波形の出力位相及び
周波数を制御する波形を出力する。
同期北回#150は、LCU140によって生成される同期化出力と、位相指令
回路152によって生成される位相指令信号とに応答する。回路152は、二次
巻線114の組によって出力される相電圧■8、■お及び■。
の平均値を表わす平均信号を出力する平均回路154を含んでいる。平均信号は
、利得及び補償回路156によって生成され、加算器158の第1の反転入力に
与えられる。加算器158は、基準信号VAC,,,を受信する非反転入力と含
んでおり、基準値からインバータ24の出力電圧の偏差を表わす誤差信号■、を
出力する。この信号は、位相指令信号を出力する関数発生器160に与えられる
。関数発生器160は、インバータ24の出力電圧と、補助インバータ70〜8
0の2つの出力間の位相変位との間の非線形関係を補償する。所望ならば、関数
発生器160は、位相指令信号に対する制限を設定しても良い。
第1及び第2の補助インバータは、第9図の矩形波形145a及び145dを生
成するようLCU140によって動作される。補助インバータ74及び76は、
矩形波形145b、145eを生成するよう局部制御ユニット142によって動
作され、補助インバータ78及び80は、矩形波形145C及び145fを生成
するよう局部制御ユニット144によって動作される。第9図に見られるように
、位相変位に差があることを除いて、波形145a−145cは同一であり、同
様に波形145d−145fも同一である。より特定的には波形145bは位相
変位α、だけ波形145aから遅延し、波形145cは、位相変位α2だけ波形
145bから遅延する。
同様に、波形145eは、角度α1だけ波形145dから遅延し、波形145f
は、位相変位α2だけ波形145eから遅延する。好適な実施例においては、角
度α。
は動作中一定であり、角度α2は電圧調整を行うよう局部制御ユニット144に
よって変更される。これは、同期化回路150によって行われ、該回路150は
位相指令信号に従ってLCIJ144に角度α2を変更させる。
所望ならば、代わりに、角度α、が可変であり、角度α2が同定であっても良く
、これにより同様の結果を得る。
第6図はLCU140を一層詳細に示しており、LCU142及び144もそれ
と同一であるということが理解される。LCU 140は、回路148によって
出力される同期化信号を受信するワン−ショット170の形態のゲート回路含ん
でいる。LCtJ144の場合には、同期化信号は、回路150によって与えら
れる。ワンーショッ1〜は、第1〜第3の4ビツトのカウンタ172.174及
び176のリセット入力にそれぞれに結合される。
カウンタ172〜176はさらに5クロツク146によって発生されるクロック
・パルスを受信するクロック入力を含んでいる。カウンタ172のリプル・キャ
リー(carry)出力178は、カウンタ174の可能化入力に結合され、カ
ウンタ174のリプル・キャリー出力180は5カウンタ176の可能化入力に
結合される。
カウンタ172の4ビツト出力は、例えば、E P ROMを含み得るメモリ1
80のメモリ・アドレス入力0〜3に結合される。メモリ180のメモリ・アド
レス入力4〜7は、カウンタ174からの4ビツト出力を受け、メモリ アドレ
ス入力8及び9は、カウンタ176からの2つの最下位出力ビットを受ける。さ
らなる対のメモリ・アドレス入力10及び11はアクセス指令入力信号を受け、
該アクセス指令入力信号は、主制御ユニットによって与えられても良いし、また
、LCU 140の部分であるかLCL+とは別の信号発生器によって与えられ
ても良メモリ180は、補助インバータ70.72がそれぞれ第1及び第2の波
形を生成するように該補助インバータ70.72を動作させるためのデータを記
憶する。好適な実施例においては、メモリ180は、4キロバイトの記憶装置を
含んでおり、それにおいて、3キロバイトに記憶されたデータが、補助インバー
タ70〜80を制御するために用いられる。各バイトは、8ビツト・データから
成る。メモリの1キロバイト・ブロックは、補助インバータ70.72を制御す
るために必要なデータを収容しており、メモリの別の1キロバイト・ブロックは
、補助インバータ74.76及び78.80を制御するために必要なデータを収
容している。アクセス指令入力信号はメモリの適切なブロックを選択し、カウン
タ172.174.176は該選択されたブロックの記憶場所に引続いてアクセ
スし、それ故、一連の8ビツト語が、メモリ180の出力181に与えられる。
8ビツトの6つは、補助インバータ70.72によって生成される波形を発生す
るために用いられる。各ビットはルッグもしくは一区切り(one leg)の
インバータを制御する1例えば、バイトのビット位置1に与えられたデータは、
スイッチQ1及びQ2を制御し、ビット位置2に与えられたデータは、スイッチ
Q3及びQ4を制御し、そしてビット位13に与えられたデータは、スイッチQ
5及びQ6を制御する。同様に、ビット位置4.5及び6に現れるデータは、そ
れぞれスイッチQ7.Q8と、Q9.QIOと、そしてQll、Ql、2とを制
御する。クロック146の周波数は400Hzの所望の周波数において補助イン
バータ70〜80から出力波形を生成するために2”、、’2.5x IQ−’
= 409.6kHzであるように選択される。
メモリ180から取り込まれた( retrieved >ビットは、通常設計
であって良いベース駆動/分離回路182に出力される。回路182は、メモリ
182によって与えられるデータから、各補助インバータ・レッグもしくは補助
インバータ区切りのスイッチに対して相補型ベース駆動信号を生じる。例えば、
ビット位置1の高状態ビットは、トランジスタQ1に対して高状態ベース駆動信
号を及びトランジスタQ2に対して低状態ベース駆動信号を出力するために用い
られる。このビット位置における低状態ビットは、トランジスタQ1に対して低
状態ベース駆動信号を、及びトランジスタQ2に対して高状態ベース駆動信号を
生じる。ベース駆動信号は、必要に応じて分離されかつ増幅され、そして各区切
りにおける双方のトランジスタの同時の導通に対する保護は、回H1r 182
によって与えられる。同期化回路150に対する同期化出力信号は、トランジス
タQ1に対するベース駆動信号から得られる。
第7図は、同期化出力回路150を一層詳細に示す。
該回路150は、反転入力及び非反転入力を有する比較器200を含んでおり、
反転入力は、LCU140によって発生される同期化信号を受け、非反転入力は
、抵抗器R1及びR2を含んでいる分圧器によって生成される基準信号を受ける
。比較器200は、l−ランジスタQ37のゲート電極に結合される出力を含ん
でおり、該出力は、さらに、抵抗器R4を通して5ボルトのような正の電圧に結
合される。トランジスタQ37のドレーン電極は、抵抗器R5を介してコンデン
サC4に結合される8トランジスタQ37のソース電極は接地電位に接続される
。
定電流源202が、コンデンサC4と抵抗器R5との間の接続点に結合される。
好適な実施例においては、該定電流源は、演算増幅器204を有しており、該演
算増幅器204は、ツェナーダイオード206及び抵抗器R6の直列接続された
結合体間の接続点に結合された非反転入力を有する。直列接続された結合体は、
例えば15ボルトの電圧に結合される。演算増幅器204の第2の反転入力は、
第1の主電流通路すなわちトランジスタQ38のエミッタ電極に結合され、かつ
抵抗器R7によって15ボルトに結合される。トランジスタQ30の制御電極す
なわちベースを極は演算増幅器204の出力に結合され、トランジスタQ38の
第2の主電流通路すなわちコレクタ電極はコンデンサc4に結合される。
比較器208は、コンデンサC4に結合される非反転入力と、関数発生器160
によって発生された位相指令信号を受ける反転入力とを含んでいる。比較器20
8の出力は、抵抗器R8を介して例えば5ボルトの電圧に結合され、さらに、第
4図のT、、、 CTJ 144の同期化入力にも結合される。
また第8図を参照すると、LCU 140がらの同期化出力信号は、例えば時刻
t。において低状態及び高状態間で切り換わる矩形波形を含んでいる。この時刻
において、比較器200の出力は、低状態に切り換わり、次にトランジスタQ3
7をオフさせる。定電流源202はコンデンサC4を充電して、比較器208の
非反転入力に線形上昇ランプ電圧を発生させる。比較器208は2時刻t1まで
低状態同期化もしくは比較信号を生じ、時刻1、の点において、ランプ電圧が位
相指令信号以上に立ち上がる。時刻t1において、比較器208がらの比較信号
は高状態に切り換わる。
時刻t2において、LCU 140によって与えられる同期化出力信号は低状態
に降下し、次に、比較器200の出力が高状態に切り換わる。この高状態信号は
、トランジスタQ37をオ〉′させ、これによりコンデンサc4を抵抗器R5を
介して接地電位に放電させる。これにより、比較器208の非反転入力における
電圧は降下し、時刻t、において位相指令信号のレベルに達・する、この時開点
において、比較器208の出力に発生した比較信号は、低状態に反転する。
時刻t、に続いて、上述のシーケンスが反復する。
第7図の最も低部の2つの波形に見られるように、LCU140からの同期化信
号の立ち上がりエツジは時刻toに生じ、LCU144のワン・ショットは時刻
1.においてカウンタ・リセット・パルスを発生する。これら時刻間の離隔距離
は角度α、を決定し、かつ関数発生器160によって生成された位相指令信号の
レベルによって制御される。
L CtJ 140.142及び144のメモリ180は、同じ情報でロードさ
れ、これにより補助インバータ70.74及び78は実質的に同じ波形を生成し
、同様に補助インバータ72.76及び80も実質的に同じ波形を生成する。し
かしながら、データは、連続的なメモリのメモリ場所で物理的にシフトされてお
り、これにより、L CU 140.142及び144に対するカウンタ・リセ
ット・パルスが同時に生じたとき、補助インバータ74及び76によって生成さ
れる波形は、補助インバータ70及び72によって生成される波形に対し、例え
ば10°のような所定量だけシフトされ、補助インバータ78及び80によって
生成された波形は、補助インバータ74及び76によって発生した波形に対して
同じ所定量だけシフトされる。関数発生器160からの位相指令信号が時刻t。
及びt+I?fflに遅延を与えるように増大するとき、角度α2が増大し、次
にL CU 144のカウンタ172.174及び176を、LCU 140及
び142のカウンタより後の時刻においてリセットさせる。角度α、を変化させ
れば、次に、加算変圧器114からの出力電圧の大きさの変化を生じる。しかし
ながら、この角度を変化させれば、出力におけるXli波成分(harmoni
ccontent )も変化させる。従って、本発明によって達成され得る調整
の程度は、インバータ24の出力において許容される高調波成分の程度によ−)
で制限され得る。
角度α1が変更されるべきである場合には、LCU142の同期化入力は回路1
50の出力を受け、L CU144の同期化入力は回路148の出力を受ける。
また、LCU140.144のメモリは、補助インバータ70゜72及び78.
80によって生成される波形間に一定角度α、をもたらすデータでロードされる
。このように、角度α1は出力電圧調整を可能どするよう可変であるであろう。
本発明の調整器は、単純なSa!で高度の正確さを有する段形波形インバータの
出力電圧調整を達成する。
国際調査報告
Claims (21)
- 1.第1及び第2の補助インバータと、該第1及び第2の補助インバータにそれ ぞれ結合される第1及び第2の一次巻線及び加算された交流出力電力が発生され る二次巻線を有した加算変圧器と、を有し、前記第1及び第2の補助インバータ は、前記第1及び第2の一次巻線に第1及び第2の波形を生じ、前記第2の波形 は前記第1の波形に対して毎度αだけ位相変位されている段形波形インバータの ための調整器であって、 前記交流出力電力のパラメータの、基準からの偏差を検出するための検出手段と 、 該検出手段に結合されて、検出された偏差から位相指令信号を導出するための導 出手段と、 前記位相指令信号をランプ信号と比較して比較信号を得るための比較器と、 前記第1及び第2の補助インバータにそれぞれ結合された第1及び第2の動作手 段であって、前記比較信号に応答し、前記位相指令信号に従って前記角度αを変 化させるように前記第1及び第2の補助インバータを動作させる前記第1及び第 2の動作手段と、 を備えた段形波形インバータのための調整器。
- 2.前記第2の動作手段は、前記比較器に結合されるゲート回路を含んだ請求項 1の調整器。
- 3.前記第1及び第2の動作手段の各々は、それぞれ前記第1及び第2の波形を 発生させるためのデータを記憶したメモリを含んだ請求項1の調整器。
- 4.前記第1及び第2の動作手段の各々はワン−ショットを含み、前記第1の動 作手段のワン−ショットは同期化信号を受け、前記第2の動作手段のワン−ショ ットは前記比較信号を受ける請求項3の調整器。
- 5.前記第1及び第2の動作手段の各々は、前記ワン−ショット及びそのメモリ 間に結合されたカウンタを含み、それら双方のカウンタは、クロック信号のパル スを蓄積すると共に、該カウンタに結合されたワン−ショットにより周期的にリ セットされる請求項4の調整器。
- 6.前記ランプ信号は同期化信号を積分する積分器により生成される請求項1の 調整器。
- 7.前記積分器は、一対の入力及び1つの出力を有する演算増幅器であって、前 記入力の一方は前記同期化信号を受け、他方の入力は基準信号を受ける前記演算 増幅器と、該演算増幅器の出力に結合されるコンデンサと、を備えた請求項6の 調整器。
- 8.前記演算増幅器び出力及び前記コンデンサ間にトランジスタ及び抵抗器が結 合された請求項7の調整器。
- 9.前記コンデンサに電流源が結合された請求項7の調整器。
- 10.前記電流源は、一対の入力及び1つの出力を有した第2の演算増幅器と、 抵抗器及び前記第2の演算増幅器の一方の入力に接合点において結合されるツェ ナーダイオードであって、該ツェナーダイオード及び該抵抗器が電圧源に結合さ れる直列結合体を形成する前記ツェナーダイオードと、前記第2の演算増幅器の 出力に結合される制御電極、前記第2の演算増幅器の他方の入力に結合される第 1の主電流通路電極及び前記コンデンサに結合される第2の主電流通路電極を有 したトランジスタと、を備えた請求項9の調整器。
- 11.それぞれ第1ないし第6の波形を生成する第1ないし第6の三相補助イン バータと、前記第1ないし第6の補助インバータにそれぞれ結合される第1ない し第6の組の一次巻線を有した加算変圧器と、を有し、前記第1、第3及び第5 の組の一次巻線の各々はY形結線で接続され、前記第2、第4及び第6の組の一 次巻線の各々は三角結線に接続され、前記加算変圧器はさらに、三相電圧が生成 される1組の三相二次巻線を含み、前記第3及び第4の波形は、それぞれ前記第 1及び第2の波形に対して固定の角度α1だけ変位され、そして前記第5及び第 6の波形は、それぞれ前記第3及び第4の波形に対して可変の角度α2だけ変位 された、段形波形インバータのための調整器であって、 三相電圧の平均レベルを表わす平均信号を発生するための平均回路と、 前記平均回路に結合され、前記平均信号から位相指令信号を導出する導出手段と 、 前記位相指令信号から同期化信号を発生するための発生手段と、 前記三相電圧の平均レベルを或るレベルに接近させる態様で前記角皮α2を変化 させるように、前記同期化信号に従って前記第5及び第6の補助インバータを動 作させるための動作手段と、 を備えた段形波形インバータのための調整器。
- 12.前記発生手段は、前記位相指令信号をランプ信号と比較して比較信号を得 るための比較器を含んだ請求項11の調整器。
- 13.前記動作手段は、前記比較器に結合されるワン−ショットを含んだ請求項 12の調整器。
- 14.前記導出手段は、前記平均信号を基準値に加算して偏差信号を得るための 加算器と、該偏差信号に応答して前記位相指令信号を生成する関数発生器とを含 んだ請求項11の調整器。
- 15.前記動作手段け、前記第5及び第6の波形を発生するためのデータを記憶 したメモリを含んでいる請求項11の調整器。
- 16.前記動作手段は、さらに、前記メモリに結合されて、クロック・パルスの 蓄積された計数値に従って該メモリにアクセスするカウンタを含んだ請求項15 の調整器。
- 17.前記ランプ信号は、さらなる同期化信号を積分する積分器によって生成さ れる請求項12の調整器。
- 18.前記積分器は、一対の入力及び出力を有した演算増幅器であって、前記入 力の一方は前記同期化信号を受け、他方の入力は基準信号を受ける前記演算増幅 器と、該演算増幅器の出力に結合されるコンデンサとを備えた請求項7の調整器 。
- 19.前記演算増幅器の出力及び前記コンデンサ間に、トランジスタ及び抵抗器 が結合された請求項18の調整器。
- 20.前記コンデンサに電流源が結合された請求項19の調整器。
- 21.前記電流源は、一対の入力及び1つの出力を有した第2の演算増幅器と、 抵抗器及び前記第2の演算増幅器の一方の入力に接合点において結合されるツェ ナーダイオードであって、該ツェナーダイオード及び抵抗器が電圧源に結合され る直列結合体を形成する前記ツェナーダイオードと、前記第2の演算増幅器の出 力に結合される制御電極、前記第2の演算増幅器の他方の入力に結合される第1 の主電流通路電極及び前記コンデンサに結合される第2の主電流通路電極を有し たトランジスタと、を備えている請求項20の調整器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US453,975 | 1989-12-20 | ||
US07/453,975 US5027265A (en) | 1989-12-20 | 1989-12-20 | Regulator for stepped-waveform inverter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04504648A true JPH04504648A (ja) | 1992-08-13 |
Family
ID=23802791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3501729A Pending JPH04504648A (ja) | 1989-12-20 | 1990-11-08 | 段形波形インバータのための調整器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5027265A (ja) |
JP (1) | JPH04504648A (ja) |
WO (1) | WO1991009457A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5225973A (en) * | 1990-09-13 | 1993-07-06 | Sunil Patel | Regulation circuit for a stepped-waveform inverter |
US5657214A (en) * | 1991-06-03 | 1997-08-12 | Sundstrand Corporation | Stepped waveform PWM inverter |
US5355296A (en) * | 1992-12-10 | 1994-10-11 | Sundstrand Corporation | Switching converter and summing transformer for use therein |
US5703767A (en) * | 1996-04-12 | 1997-12-30 | Electric Power Research Institute, Inc. | Apparatus and method to prevent saturation of interphase transformers |
US6023420A (en) * | 1998-11-17 | 2000-02-08 | Creare, Inc. | Three-phase inverter for small high speed motors |
US6178103B1 (en) | 2000-05-10 | 2001-01-23 | Ford Global Technologies, Inc. | Method and circuit for synchronizing parallel voltage source inverters |
JP4003414B2 (ja) * | 2001-06-29 | 2007-11-07 | 株式会社日立製作所 | 永久磁石式発電機を用いた発電装置 |
US6909262B2 (en) * | 2001-11-02 | 2005-06-21 | Honeywell International Inc. | Control system for regulating exciter power for a brushless synchronous generator |
US6939300B2 (en) * | 2002-02-19 | 2005-09-06 | Siemens Medical Solutions Usa, Inc. | Multiple level transmitter and method of transmitting |
US10128785B1 (en) * | 2017-05-22 | 2018-11-13 | General Electric Company | Systems and methods for mitigating transient events in a power generation system |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3374414A (en) * | 1964-03-25 | 1968-03-19 | Navy Usa | Power supply apparatus converting d.c. to a stepped wave for approximating a sine wav |
US3477010A (en) * | 1967-04-11 | 1969-11-04 | Lear Jet Ind Inc | Synthetic wave three phase alternating current power supply system |
US3775662A (en) * | 1971-12-07 | 1973-11-27 | Bendix Corp | Constant frequency power inverter having silicon controlled rectifier multibridge inputs for output wave shaping with variable phase control for overload conditions |
DE2446635A1 (de) * | 1974-09-30 | 1976-04-08 | Siemens Ag | Wechselrichteranordnung mit zwei dreiphasigen steuerbaren wechselrichtern |
JPS58148625A (ja) * | 1982-02-26 | 1983-09-03 | 株式会社東芝 | 変換器の制御装置 |
NZ207441A (en) * | 1983-03-09 | 1987-11-27 | Ayr Pty Ltd | Power conversion (step up) unit |
JPS61248881A (ja) * | 1985-04-22 | 1986-11-06 | 三菱電機株式会社 | エレベ−タの制御装置 |
US4870557A (en) * | 1988-09-23 | 1989-09-26 | Westinghouse Electric Corp. | Simplified quasi-harmonic neutralized high power inverters |
-
1989
- 1989-12-20 US US07/453,975 patent/US5027265A/en not_active Expired - Fee Related
-
1990
- 1990-11-08 WO PCT/US1990/006559 patent/WO1991009457A1/en unknown
- 1990-11-08 JP JP3501729A patent/JPH04504648A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US5027265A (en) | 1991-06-25 |
WO1991009457A1 (en) | 1991-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5031086A (en) | Hybrid power system | |
US5600548A (en) | DC content control for an inverter | |
JP2583258B2 (ja) | 静電電力変換の方法および装置 | |
US6437996B1 (en) | Electrical power transmission system | |
US6181587B1 (en) | Analog signal detecting circuit, and AC side current detector of semiconductor power conversion device | |
US4469997A (en) | Self generative PWM voltage source inverter induction motor drive | |
US4511834A (en) | Control and stabilizing system for damperless synchronous motor | |
KR950035037A (ko) | 유도부하에 대한 제어회로 | |
US4956598A (en) | Low distortion control for a VSCF generating system | |
US5225973A (en) | Regulation circuit for a stepped-waveform inverter | |
US4937462A (en) | No break power transfer control for a VSCF power generating system | |
US10651770B2 (en) | Direct current voltage regulation of a six-phase permanent magnet generator | |
JPS62500277A (ja) | ピ−ク電圧および平均電圧の個々の検知を伴なう電圧調整器 | |
US7414331B2 (en) | Power converter system and method | |
US5317500A (en) | Active no-break power transfer control for a VSCF power generating system | |
JPH04504648A (ja) | 段形波形インバータのための調整器 | |
US5657214A (en) | Stepped waveform PWM inverter | |
US5036268A (en) | Procedure and apparatus for producing an a.c. voltage | |
US5495403A (en) | Stepped-waveform power converter utilizing a summing transformer and a single inverter bridge | |
US4875149A (en) | Phase separation control | |
JP3363171B2 (ja) | 並列運転機能を備えた発電機 | |
US4353115A (en) | Apparatus for synthesizing a sinusoidal output | |
FI72236C (fi) | Enligt pulsbreddsmoduleringsprincipen fungerande vaexelriktare. | |
JPH066976A (ja) | 電力変換装置及び無停電電源装置 | |
Staiger et al. | Synchronization and Control of Modular AC-and DC-Sided Parallel-Connected Three-Level NPC Inverters |