JPH04503433A - 位相ロックループ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 位相ロックループ回路 本発明は、一つの入力端に基準周波数が供給されているデジタル位相コンパレー タ、ループフィルターおよびフィードバックブランチが位相コンパレータの第２ 入力端に接続されている定電圧発振器（ボルテージコンドロールドオシレータ） がシーケンシャル接続されている位相ロックループ回路に関する。

そのような位相ロックループが第１図にブロックダイヤグラムで示しである。図 において、基準周波数ｒｒｅｆは位相コンパレータの入力端に供給される。位相 コンパレータの出力端はループフィルター２に接続され、そしてこの出力端はさ らに定電圧発振器３に接続されている。

発振器３の出力端は、あるレイトの基準周波数にしたがって設定されているルー プを提供するために、位相コンパレータｌにフィードバック接続されている。

そのような位相ロックループが、たとえば周波数合成装置に使用されていること はよく知られている。可波数合成、周波数変調がされる定電圧発振器（ＶＣＯ） において位相ロックループが使用されるときは、ループレートについて相反する 要求がもちあがる。

急速設定時間が望まれるときやあるチャネルから他のチャネルに切換えるときは 、ループの限界周波数はできるだけ高くなければならない。反対に、変調を強調 も減衰もさせないループに対しては、限界周波数は低くなければならない。より 正確には、限界周波数は最低変調周波数よりもそうとう低くなければならない。

低い限界周波数は、残留変調の減少および位相基準周波数の減衰の増大という追 加の利点を有する。

たとえば、米国特許第４．４８２，８８９号および４．５１８．０８３号明細書 およびヨーロッパ特許出願第８５８１５号はフィルターのインテグレータステー ジの抵抗値を変えることにより、あるいは抵抗器（レジスター）の除去もしくは 短絡のいずれかにより、ループフィルターを加速することを開示している。同様 に、遅延は短絡回路の除去もしくは抵抗器の付加に基礎をおく。米国特許第４． １５８．８５５号明細書では、ループは、インテグレータステージのコンデンサ の供給電流をカレントポンプにより増加させることによって、付加的に加速され る。

しかしながら、コネクターにより抵抗器を制御することは、ループの動作を妨げ る。このように、スローループ接続の際にｖＣＯからえられる電圧の調整におい て瞬時スイッチが通常表れるが、これはたとえば無線電話に適用することはでき ない。同様なことは、積分器にチシャージされている電流が突然変化したばあい にも起こる。

したがって、位相ロックループにより形成される周波数合成は、ある状況におい ては、急速設定時間が要求され、また別の状況においては、線形変調周波数応答 が要求されるなどのように繁雑さなくして使用するのが不可能である。

位相ロックループにより形成される変調周波数合成が与えられるばあいは、これ らは、設定時間、変調周波数応答の線形性および基準周波数減衰の妥協によって なされてきた。

たとえば、短い設定時間および線形変調周波数応答が要求される無線電話の適用 においては、いわゆるトランスファーオシレータシステムが必要であった。そし て、そのシステムにおいていは、変調された固定転送発振器周波数はレシーバ− インジェクション周波数と混合される。一方、転送発振器は非常に多くの混合結 果物を生成するという欠点を有している。そしてこの混合物は減衰させるのが困 難である。他の欠点は、回路が複雑でしがち高価であることである。

本発明の目的は、前記問題を減少させそして急速設定時間およびループの低限界 周波数の両者が要求されたときに変調周波数合成を使用できる回路を提供するこ とである。

本発明は、デジタル位相コンパレータからえられるパルス電圧を調整することに よる、位相ロックループのゲインの変調を包含する解決に基づく。そしてそれに より高い限界周波数を使用できるようになる。すなわち、設定している間はラピ ッドループであり、そして設定終了後は低限界周波数である。トランスファーオ シレータシステムが使用されていないので、有害な混合結果物が生成されない。

この方法の位相ロックループのゲインを、デジタル位相コンパレータからえられ るパルス電圧を変更することにより変調するときは、ゲインの変化はループの動 作を妨げない。

さらに、回路は簡単であり、一般的に使用されている２出力デジタル位相コンパ レータおよび動作増幅型積分器に好適に使用できる。本発明の回路は、必要とあ ればステップレス調整が可能であり、そしてその調整は位相差が小さいときでも 完全に行うことができる。

本発明の主な特徴は添付請求項１および独立の請求項２〜１０の好ましい実施例 から読取ることができる。

本発明によれば、デジタル位相コンパレータからえられるパルス電圧は、位相コ ンパレータ内もしくは位相コンパレータ外部で、たとえばダイオード、トランジ スター、ＰＥＴまたは他のいくつかの電圧を制限する回路により変化させられる 。パルス電圧の制限はたとえば、位相コンパレータの出力端または前記のループ フィルターに組込まれた回路のいずれかにより与えられる。位相コンパレータ内 で、たとえば、位相コンパレータ自身のまたは出力ステージの供給電圧を変更す ることにより、調整が実行できる。

回路内のパルス電圧を変更することによって、位相ロックループのゲインが影響 されるということが重要である。そして、このようにループの限界周波数および レイトが他のなかから修正される。

位相コンパレータからえられるパルス電圧を修正することにより、この方法のル ープゲインを変更するときに、ゲインの変更がループの動作を妨げないというこ ともまた重要である。さらに、ゲインがステップレスに調整可能である。

このように、高限界周波数を使用することが可能になる。すなわち、ループの動 作を妨げることなく、設定しているの間はラピッドループそして設定終了後は限 界周波数を減少させることができる。

この方法により、ラピッド設定時間および線形変調周波数応答ならびに小残余変 調および基準周波数の大減衰が達成される。

位相ロックループのゲインを調整するための本発明の回路は、周波数合成、変調 器や復調器についての適用（たとえば、ＡＭ、　ＦＭ、ＰＭ）、トラッキングフ ィルター、クロック信号の再生などのようないくつかの位相ロック応用装置に適 用可能である。

位相ロックループのゲインの調整は、種々の応用装置に使用できる。たとえば、 ループの限界周波数の調整、ループの加速または遅延、変調周波数応答の線形化 、基準周波数減衰の増大、除数の変更によるループゲインの変化の補償などに使 用できる。

この回路は簡単で経済的であり、さらに制御可能な調整およびステップレス調整 ができるというその他の利点を有している。その上ゲイン調整はループの動作を 妨げない。

さらに、回路は各種のデジタル位相検出器に適用できる。たとえば、１または２ 出力の位相検出器に適用できのを、例として以下に添付図面を参照しながら詳細 に説明する。

第１図は前記の位相ロックループのブロックダイヤグラムを示し、 ＊２図は位相ロックループからなる周波数シンセサイザーのブロックダイヤグラ ムを示し、 第３図は本発明の回路の実施例を示し、第４図は第３図に関するパルス波形を示 し、第５図は第３図に関する周波数応答を示し、第６図は請求項７または８に関 する図形を示し、第７図は請求項８または９に関する図形を示す。

第２図の周波数シンセサイザーにおいて、基準周波数は安定な水晶発振器４　（ ＴＣＸＯ）によって供給される。その水晶発振器の周波数は、適切な位相比較周 波数を発生するために分割要素２（分割数Ｒ）により分割されている。

えられた位相比較周波数は位相コンパレータ１に向けられ、そしてその出力端に より供給された信号は、ループフィルター２に供給される。このループフィルタ ーはローパス型フィルターであり、変更成分は位相コンパレータの信号から濾波 され、そして定電圧発振器３　（ＶＣＯ）の制御により直流電圧かえられる。定 電圧発振器３の出力端からフィードバックが取出され、ブレスケラ−６および除 算要素７を介して位相コンパレータｌの第２入力端に取込まれる。フィードバッ クループの周波数除算器７（除数Ｎ）がプログラム可能に作成されているならば 、多数の周波数を除数Ｎを変更することによって合成することができる。プレス ケラ−６は定電圧発振器３の周波数をプログラム可能な除算器７の動作範囲まで 減少させるために使用される。この周波数範囲は通常比較的狭い。

定電圧発振器３の出力は、同時にシンセサイザーの出力ｆｏｕｔを形成する。こ の接続は原則的に当業者によく知られているので、詳細な説明は省略する。完成 した集積回路が今日利用することができる。たとえば、分割要素５、位相コンパ レータ１およびプログラム可能な除算器７からなるものがあげられる。そしてそ のような回路は図において参照符号ＩＣで表示されている。

第３図は本発明の回路を示す。図において、前記集積回路ＩＣは型式　ＭＣＩ４ ５１５Ｂ　（モトローラ製）である。

したがって、これは２出力位相コンパレータであり、それらの出力は第３図にお いて、φＶ、φＲで示されている。これらの出力は抵抗器Ｒ５およびＲ６を介し て積分器に取込まれる。図に示す例では、それは差動増幅器Ａにより実施される 。

位相ロックループの固有発振周波数ｆｎは、ここで、Ｋφは位相コンパレータの ゲインを示し、Ｋｖｃｏは ２π・△ｆｖｃｏ　（２） Ｎは合計除数（ｒｏｕｔ／ｆｒｅｆ） Ｃは第３図ではほぼＣ２−Ｃ５であり、そしてＲは第３図ではほぼＲ７−Ｒ８で ある。

Ｋφを変えることにより、 かえられる。換言すれば、ループの固有発振周波数は、位相コンパレータのゲイ ンの平方根に正比例する。

前述した例では、位相コンパレータの出力φｖ１φＲからえられるパルス電圧は 、以下のように影響される。

両出力は、抵抗器対Ｒ５、Ｒ６にひき続いて、カッティングトランジスタ一対Ｑ ３．Ｑ２のエミッタに接続され、そしてこれらのトランジスターのコレクターは 供給電圧Ｖｄｄ（５Ｖ）に接続されている。通常の状態で、低限界周波数、すな わち、スローループがスイッチオンされ、コンデンサＣ１が抵抗器Ｒ４を介して ＋５ｖまで充電され、そしてトランジスターＱ２およびＱ３が出力φＶおよびφ Ｒの５ｖ電圧のパルスをカットし第４図で点ａで示されるように約０．５ｖのパ ルスにする。

チャネルを切換える際、使用されている回路のプログラム可能な除算器に入力さ れている除数情報が活性化（アクチベーシッン）されているので、マイクロ回路 のターミナル１３に供給されている活性化パルス（ＴＳＥＮ）は、抵抗器２を介 してスイッチトランジスターＱ１のベースを制御する。Ｑｌはそのとき瞬時に伝 導性になり、コンデンサＣ１の電荷を抵抗器Ｒ３を介して放出する。これらの状 況により、トランジスターＱ２およびＱ３のベース電圧は減少して約ＯＶとなる 。φＶおよびトランジスターのエミッター上のパルスの高さは、第４図にｂ点で 示すように、瞬時に５ｖまで上昇する。

増加したループゲインにより、ループの限界周波数およびレイトも増大する。ラ ビッドループの維持、すなわち高ゲインはコンデンサＣ１によって決まる時定数 に依存する。前記例では、ラビッドループは約５ｍｓの間スイッチオンされたま まである。そしてそれはループを安定化するのに充分である。

前記回路に関する前記位相ロックループのラビッドループの固有発振周波数は約 ８０Ｈｚであり、スローループの固有発振周波数（ｆｎ２）は約０．５　／　５ 　ｘ　８０Ｈｚ、すなわち約２５Ｈｚ　（Ｋφ１　・Ｋｖｃｏ／　Ｎ　−２３０ ０Ｈｚ）である。

第５図の一対のカーブはスローループ同様ラビッドループをも有するサンプル回 路の位相ロックループの応答を示す図である。応答からロックループ　−３ｄＢ の固有発振周波数「ｎおよび限界周波数の両者が読める。さらにこのループの変 調周波数応答がラビッドループおよびスローループの両者につき第５図に描かれ ている。変調周波数応答は所望の周波数範囲８００Ｈｚ−１０ＫＨｚで一定であ る。

ＦＩＧ、５ 補正書の翻訳文提出書（特許法第１８４条の７第１項）Ｆ／Ｇ、７ａ 請求の範囲 にロックされている間に調整されることを特徴とする請求項２または３記載の回 路。

Ｂ、　デジタル位相コンパレータ（１）からえられるパルス電圧が位相コンパレ ータの出力とループフィルターの間に接続されているパルス電圧を修正する（増 幅または減衰させる）回路の供給電圧を調節することにより調整できるようにさ れており、それにより該回路の出力端からえられるパルス電圧ならびにループの ゲインおよび限界周波数が調整されることを特徴とする請求項４または５記載の 回路。

７、　デジタル位相コンパレータ（１）からえられるパルス電圧が、位相コンパ レータの外部に設けられているトランジスターカッター（Ｑ４、Ｑ５）により調 整できるようにされており、該トランジスターのエミッターが抵抗器（Ｒ１１、 Ｒ１２）を介して位相コンパレータの出力端（φＲ１φＶ）に接続され、かつコ レクターが供給電圧（−１４ｄｄ）に接続され、これによりベース電圧（Ｕｓ） を調節することによりトランジスターのエミッター上のパルス高さを調節するこ とができ、かつループのゲインおよび限界周波数を調整することができることを 特徴とする請求項４または５記載の回路。

８．２出力デジタル位相コンパレータからえられるパルス電圧が、位相コンパレ ータの外部に設けられているダイオードカッター（ＤＩ　Ｄ２）により調整でき るようにされており、該ダイオードのカソードが抵抗器（Ｒ１１、Ｒ１４）を介 して位相コンパレータの出力端（φＲ１φＶ）に接続され、これによりダイオー ドのアノード電圧（Ｕｓ）を調節することによりダイオードのカソード上のパル ス高さを調節することができ、かつループのゲインおよび限界周波数を調整する ことができることを特徴とする請求項４または５記載の回路。

９．１出力デジタル位相コンパレータからえられるパルス電圧が、位相コンパレ ータの外部に設けられているトランジスターカッター（Ｑ６、Ｑ７）により調整 できるようにされており、該トランジスターのエミッターが抵抗器（Ｒ１５）を 介して位相コンパレータの出力端（Ｐｄ）に接続され、かつＮＰＮ　トランジス ター（Ｑ６）のコレクターが供給電圧（＋Ｖｄｄ）に接続されＰＮＰ　）ランシ スター（Ｑ７）のコレクターがアースされ、これによりトランジスター（Ｑ６、 Ｑ７）のベース電圧（Ｕａ％Ｕｂ）を調節することによりトランジスターのエミ ッター上のパルス高さを調節することができ、かつループのゲインおよび限界周 波数を調整することができることを特徴とする請求項４または５記載の回路。

１０．１出力デジタル位相コンパレータからえられるパルス電圧が、位相コンパ レータの外部に設けられているダイオードカッター（Ｄ３、Ｄ４）により調整で きるようにされており、一方のダイオード（Ｄ３）の°カソードおよび他方のダ イオード（Ｄ４）のアノードが抵抗器（Ｒ１Ｂ）を介して位相コンパレータの出 力端（Ｐｄ）に接続され、これにより一方のダイオード（Ｄ３）のアノード電圧 （Ｕａ）および他方のダイオード（Ｄ４）のカソード電圧（Ｕｂ）を調節するこ とにより回路の出力端からえられるパルス高さを調節することができ、かつルー プのゲインおよび限界周波数を調整することができることを特徴とする請求項４ または５記載の回路。

国際調査報告

Claims (10)

【特許請求の範囲】
1. １．一つの入力端に基準周波数（ｆｒｅｆ）が供給されてなるデジタル位相コン パレータ（１）、ループフィルター（２）および位相コンパレータの第２入力端 に接続されるフィードバックブランチが取出される定電圧発振器（３）からなる 位相ロックループ回路であって、 デジタル位相コンパレータ（１）からえられるパルス電圧が調整できるようにさ れており、それにより限界周波数および位相ロックループのレイトが修正できる ことを特徴とする位相ロックループ回路。
2. ２．デジタル位相コンパレータ（１）からえられるパルス電圧が位相コンパレー タ自身ないでまたはそれの出力ステージで、たとえば供給電圧を調節することに より調整できるようにされていることを特徴とする請求項１記載の回路。
3. ３．デジタル位相コンパレータ（１）からえられるパルス電圧が位相コンパレー タの外部に設けられたダイオードリミッターもしくはトランジスターリミッター により、またはパルス電圧を制限する他の回路により調整できるようにされてい ることを特徴とする請求項１記載の回路。
4. ４．デジタル位相コンパレータ（１）からえられるパルス電圧が、設定（ロッキ ング）の間ループの限界周波数を大きくして、かつ設定ののちに小さい限界周波 数で使用するために調整されることを特徴とする請求項２または３記載の回路。
5. ５．デジタル位相コンパレータ（１）からえられるパルス電圧が、ループのゲイ ンおよび限界周波数を修正するためにロックされている間に調整されることを特 徴とする請求項２または３記載の回路。
6. ６．デジタル位相コンパレータ（１）からえられるパルス電圧が位相コンパレー タの出力とループフィルターの間に接続されているパルス電圧を修正する（高く または低くする）回路の供給電圧を調節することにより調整できるようにされて おり、それにより該回路の出力端からえられるパルス電圧ならびにループのゲイ ンおよび限界周波数が調整されることを特徴とする請求項４または５記載の回路 。
7. ７．デジタル位相コンパレータ（１）からえられるパルス電圧が、位相コンパレ ータの外部に設けられているトランジスターカッター（Ｑ４、Ｑ５）により調整 できるようにされており、該トランジスターのエミッターが抵抗器（Ｒ１１、Ｒ １２）を介して位相コンパレータの出力端（φＲ、φＶ）に接続され、かつコレ クターが供給電圧（＋Ｖｄｄ）に接続され、これによりベース電圧（Ｕｓ）を調 節することによりトランジスターのエミッター上のパルス高さを調節することが でき、かつループのゲインおよび限界周波数を調整することができることを特徴 とする請求項４または５記載の回路。
8. ８．２出力デジタル位相コンパレータからえられるパルス電圧が、位相コンパレ ータの外部に設けられているダイオードカッター（Ｄ１、Ｄ２）により調整でき るようにされており、該ダイオードのカソードが抵抗器（Ｒ１３、Ｒ１４）を介 して位相コンパレータの出力端（φＲ、φＶ）に接続され、これによりダイオー ドのアノード電圧（Ｕｓ）を調節することによりダイオードのカソード上のパル ス高さを調節することができ、かつループのゲインおよび限界周波数を調整する ことができることを特徴とする請求項４または５記載の同路。
9. ９．１出力デジタル位相コンパレータからえられるパルス電圧が、位相コンパレ ータの外部に設けられているトランジスターカッター（Ｑ６、Ｑ７）により調整 できるようにされており、該トランジスターのエミッターが抵抗器（Ｒ１５）を 介して位相コンパレータの出力端（Ｐｄ）に接続され、かつＮＰＮトランジスタ ー（Ｑ６）のコレクターが供給電圧（＋Ｖｄｄ）に接続されＰＮＰトランジスタ ー（Ｑ７）のコレクターがアースされ、これによりトランジスター（Ｑ６、Ｑ７ ）のベース電圧（Ｕａ、Ｕｂ）を調節することによりトランジスターのエミッタ ー上のパルス高さを調節することができ、かつループのゲインおよび限界周波数 を調整することができることを特徴とする請求項４または５記載の回路。
10. １０．１出力デジタル位相コンパレータからえられるパルス電圧が、位相コンパ レータの外部に設けられているダイオードカッター（Ｄ３、Ｄ４）により調整で きるようにされており、一方のダイオード（Ｄ３）のカソードおよび他方のダイ オード（Ｄ４）のアノードが抵抗器（Ｒ１６）を介して位相コンパレータの出力 端（Ｐｄ）に接続され、これにより一方のダイオード（Ｄ３）のアノード電圧（ Ｕａ）および他方のダイオード（Ｄ４）のカソード電圧（Ｕｂ）を調節すること により回路の出力端からえられるパルス高さを調節することができ、かつループ のゲインおよび限界周波数を調整することができることを特徴とする請求項４ま たは５記載の回路。