JPH0449646A - Ｉｃパッケージ - Google Patents

Ｉｃパッケージ

Info

Publication number
JPH0449646A
JPH0449646A JP16013690A JP16013690A JPH0449646A JP H0449646 A JPH0449646 A JP H0449646A JP 16013690 A JP16013690 A JP 16013690A JP 16013690 A JP16013690 A JP 16013690A JP H0449646 A JPH0449646 A JP H0449646A
Authority
JP
Japan
Prior art keywords
lead frame
package
die pad
ground
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16013690A
Other languages
English (en)
Inventor
Shunsuke Fujimoto
俊介 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16013690A priority Critical patent/JPH0449646A/ja
Publication of JPH0449646A publication Critical patent/JPH0449646A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＩＣパッケージに関する。
〔従来の技術〕
従来、この種のＩＣパッケージは、−組のリードフレー
ムしか持たず、従ってグランドピンは１本であり、同時
スイッチング時には、グランドピンのインダクタンスが
大きい為、グランドノイズが大きく、誤動作が起きやす
くなっていた。
〔発明が解決しようとする課題〕
上述した従来のＩＣパッケージは、ダイパッドとグラン
ドピンのリードフレームが各々別の部品で構成される為
、チップのグランドとグランドピンのリードフレームは
、長いボンディングワイヤで結ばなければならず、又、
グランドピンは大抵の場合コーナーピンであり、しかも
１本しかないので、チップよりプリント配線基板までの
インダクタンスは大きく、グランドノイズの発生源にな
っていた。
又、グランドノイズをおさえる為には、グランドピンの
センターピン化が上られるが、従来のものとピンコンバ
チでなくなるので使用しにくいという欠点があった。
さらに、ＳｏＰなどは、パッケージの熱抵抗が小さく、
信頼性上問題であった。
〔課題を解決するための手段〕
本発明のＩＣパッケージは、リードフレームと、ダイパ
ッドと一体となったＪ型リードフレーム（全ピングラン
ド）の２重リードフレーム（ダブルリードフレーム）構
造を有している。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の斜視図、第２図は第１図の
Ａ−Ａ断面図である。
従来のリードフレーム２に加え、ダイパッドと一体とな
ったＪ型などのリードフレーム３との二重リードフレー
ム形状を本発明のＩＣパッケージは有している。ダイパ
ッドと一体となったリードフレームは、パッケージ本体
１（モールド部）内では、−枚の板状になっており、パ
ッケージ本体１外では、従来よりのリードフレーム形状
を有している。
〔発明の効果〕
以上説明したように本発明は、ＩＣパッケージのリード
フレームを二重にしたダブルリードフレーム構造にし、
その１組をダイパッドと一体化するとともに全ピンをグ
ランドピンとすることにより次の様な効果がある。
即ち、従来のＩＣパッケージであると、グランドピンが
一本しかなり、シかもコーナーピンであった為、インダ
クタンスが大きくグランドノイズも大きいものになって
いたが、全ピングランドピンのリードフレームを一組設
けると、インダクタンスが小さくなりグランドノイズも
低減できる効果がある。
又、信号線用のリードフレームを従来通りの規格に合せ
ておき、全ピングランドピンのリードフレームをＪ型の
ものにしておくと、このグランドピン用のパッドがなく
ても従来通りの場所にアッセイできる。
さらに、ダイパッドと一体をなし、リードフレームがす
べてグランドピンになっているので、パッケージの放熱
板にもなっており、熱抵抗を下げることができる効果が
ある。
【図面の簡単な説明】
第１図は本発明の一実施例の斜視図、第２図は第１図の
Ａ−Ａ断面図である。 １・・・パッケージ本体、２・・・リードフレーム、３
・・・リードフレーム、４・・・ボンディング線、５・
・・ＩＣチップ。

Claims (1)

    【特許請求の範囲】
  1. 　通常のリードフレーム（ＤＩＰ，ＳＯＰｅｔｃ）と、
    グランドとされたダイパッド（フラグ）部と一体となっ
    たＪ−Ｂｅｎｄリードフレームの二重のリードフレーム
    を有することを特徴とするＩＣパッケージ。
JP16013690A 1990-06-19 1990-06-19 Ｉｃパッケージ Pending JPH0449646A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16013690A JPH0449646A (ja) 1990-06-19 1990-06-19 Ｉｃパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16013690A JPH0449646A (ja) 1990-06-19 1990-06-19 Ｉｃパッケージ

Publications (1)

Publication Number Publication Date
JPH0449646A true JPH0449646A (ja) 1992-02-19

Family

ID=15708654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16013690A Pending JPH0449646A (ja) 1990-06-19 1990-06-19 Ｉｃパッケージ

Country Status (1)

Country Link
JP (1) JPH0449646A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2724054A1 (fr) * 1994-06-09 1996-03-01 Samsung Electronics Co Ltd Structure de montage de boitier semiconducteur
WO2002085082A1 (fr) * 2001-04-09 2002-10-24 Matsushita Electric Industrial Co., Ltd. Composant electronique du type a montage en surface

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2724054A1 (fr) * 1994-06-09 1996-03-01 Samsung Electronics Co Ltd Structure de montage de boitier semiconducteur
WO2002085082A1 (fr) * 2001-04-09 2002-10-24 Matsushita Electric Industrial Co., Ltd. Composant electronique du type a montage en surface
US6828667B2 (en) 2001-04-09 2004-12-07 Matsushita Electric Industrial Co., Ltd. Surface mounting type electronic component

Similar Documents

Publication Publication Date Title
US6159764A (en) Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
JPH06283567A (ja) リードフレームをリードオンチップ式内部リードボンディングする方法及び装置
JPH0793400B2 (ja) 半導体装置
JPH0449646A (ja) Ｉｃパッケージ
JPH04188759A (ja) 半導体集積回路装置
JPH04256351A (ja) Ｉｃパッケージ
JP2522182B2 (ja) 半導体装置
JPS62293748A (ja) 半導体集積回路装置
JPS6141246Y2 (ja)
US4918512A (en) Semiconductor package having an outwardly arced die cavity
KR200295664Y1 (ko) 적층형반도체패키지
JPS63175454A (ja) 半導体モジュール
JP2534412Y2 (ja) 面実装型光結合装置
JP2646988B2 (ja) 樹脂封止型半導体装置
JP2522455B2 (ja) 半導体集積回路装置
KR940006581B1 (ko) LOC (Lead on Chip) 패케이지
JPH02275655A (ja) 混成集積回路
KR940009603B1 (ko) 반도체 패키지 및 그 제조방법
JPS61161730A (ja) 半導体装置
JPH02229460A (ja) リードフレームとそれを用いた半導体装置
JPH0480061U (ja)
JPH0595018A (ja) 半導体装置の製造方法
JPH0652768B2 (ja) モ−ルドｉｃ
JPH03116767A (ja) Ｉｃのパッケージ
JPS63311748A (ja) 樹脂封止型マルチチップパッケ−ジ