JPH0443920Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、デジタル的なメロデイ波形信号にエ
ンベロープを付加する電子音発生回路に関するも
のであり、特に電圧分圧ラダー抵抗型DAコンバ
ータと分圧抵抗選択型DAコンバータとをゲート
回路により切換える第１のDAコンバータと、電
流加算ラダー抵抗型DAコンバータよりなる第２
のDAコンバータとの組合わせによりエンベロー
プを付加する電子音発生回路に関するものであ
る。近年、電子音によりメロデイ、時打音、チヤ
イム音等を発生させる場合に、より自然な音を得
るためにこれらの電子音に種々のエンベロープを
付加することが提案されている。[Detailed description of the invention] The present invention relates to an electronic sound generation circuit that adds an envelope to a digital melody waveform signal, and in particular, it combines a voltage division ladder resistance type DA converter and a voltage division resistance selection type DA converter. A first DA converter switched by a gate circuit, and a second DA converter consisting of a current addition ladder resistance type DA converter.
This invention relates to an electronic sound generation circuit that adds an envelope when combined with a DA converter. In recent years, it has been proposed to add various envelopes to electronic sounds in order to obtain more natural sounds when generating melodies, ticking sounds, chime sounds, etc., using electronic sounds.

従来のエンベロープは発生するための回路とし
ては、大別してコンデンサと抵抗を用いてコンデ
ンサの充放電波形を用いたアナログ的なものと、
IC内部に組込まれることが可能なデジタル的な
ものとがあつた。 Conventional envelope generation circuits can be roughly divided into analog circuits that use capacitors and resistors and the charge/discharge waveform of the capacitor;
There was a digital version that could be incorporated inside an IC.

これら従来例の一例と欠点を以下に説明する。 An example of these conventional examples and their drawbacks will be explained below.

その一例としては、所望のエンベロープ情報を
記憶した波形ROMからのエンベロープ情報とメ
ロデイ信号とを乗算器にて乗算し、この乗算され
た信号をDAコンバータによりアナログ変換する
方式がある。 One example is a method in which envelope information from a waveform ROM that stores desired envelope information is multiplied by a melody signal using a multiplier, and the multiplied signal is converted into analog by a DA converter.

このように乗算器を使用すると、乗算器の処理
速度が遅いために高い周波数に追随できないとい
う欠点があつた。 Using a multiplier in this manner has the disadvantage that the processing speed of the multiplier is slow and it cannot follow high frequencies.

また、回路自体が大規模になつてしまうため回
路の占有面積が大きくなつてしまい、さらに減衰
音の極小のところまで発生させるためには、DA
コンバータのビツト数を多くしなければならず、
低電圧にて駆動することが困難であつた。 In addition, since the circuit itself becomes large-scale, the area occupied by the circuit becomes large, and in order to generate the minimum attenuation sound, it is necessary to use DA.
The number of bits in the converter must be increased,
It was difficult to drive at low voltage.

一方、IC内に作り込まれた抵抗の値を可変す
ることによりICに外付けされるアンプのゲイン
等を制御してエンベロープを付加するものもあつ
たが、IC内の抵抗とアンプとのマツチングが難
しく、さらにエンベロープのための段数が多い場
合にはIC内の作り込み抵抗の数を増加させなけ
ればならなかつた。 On the other hand, there were some that added an envelope by controlling the gain etc. of an amplifier external to the IC by varying the value of the resistor built into the IC, but it was difficult to match the resistor inside the IC and the amplifier. This is difficult, and if the number of stages for the envelope is large, it is necessary to increase the number of built-in resistors in the IC.

さらにまた、上記方式の欠点を解消することを
目的としてDAコンバータの基準電圧を変えるこ
とによりエンベロープを付加する方式も提案され
ている。その例を第１図を用いて説明する。 Furthermore, a method has been proposed in which an envelope is added by changing the reference voltage of the DA converter in order to eliminate the drawbacks of the above method. An example of this will be explained using FIG.

第１図におけるDAコンバータ２は、電圧分圧
ラダー抵抗型により構成されており、その各スイ
ツチS₁〜S_oは波形ROM４の各ビツト入力と対応
している。 The DA converter 2 in FIG. 1 is constructed of a voltage division ladder resistor type, and each of its switches S ₁ to _{S o} corresponds to each bit input of the waveform ROM 4.

また、このDAコンバータ２の基準入力にはエ
ンベロープ発生回路６が接続されている。 Further, an envelope generation circuit 6 is connected to the reference input of the DA converter 2.

これは、波形ROM４内の波形の記憶値に基い
てDAコンバータ２が波形信号を出力する際に
DAコンバータ２をエンベロープ発生回路６から
のエンベロープ信号により制御してエンベロープ
を波形信号に付加するものである。 This is when the DA converter 2 outputs a waveform signal based on the waveform memory value in the waveform ROM 4.
The DA converter 2 is controlled by an envelope signal from an envelope generating circuit 6 to add an envelope to a waveform signal.

ところが、エンベロープ発生回路６として第２
図に示すようなコンデンサ８、抵抗１０、トラン
ジスタ１２よりなるCR時定数回路を用いると、
コンデンサ８及び抵抗１０がICの外付け部品と
なるために完全な集積化ができずコストも高くな
つてしまう。 However, as the envelope generating circuit 6, the second
When using a CR time constant circuit consisting of a capacitor 8, a resistor 10, and a transistor 12 as shown in the figure,
Since the capacitor 8 and the resistor 10 are external components of the IC, complete integration is not possible and the cost increases.

また、このようなCR時定数回路では減衰波形
が１つしか得ることができないので、楽器音など
の複雑な音量可変には対応させることができなか
つた。このようにCR時定数回路をエンベロープ
発生回路６として使用した場合には、各種の問題
が生じるため、このエンベロープ発生回路６も
ROMとDAコンバータとを組合わせたものとし
て集積化し、さらに該ROM内のデータを複雑な
音量可変に対応できるように設定して構成するこ
とも提案されている。 Further, since such a CR time constant circuit can only obtain one attenuation waveform, it is not possible to cope with complex volume changes such as those of musical instrument sounds. If the CR time constant circuit is used as the envelope generation circuit 6 in this way, various problems will occur, so this envelope generation circuit 6 should also be used.
It has also been proposed to integrate a combination of a ROM and a DA converter, and further configure the data in the ROM so that it can accommodate complex volume changes.

しかしながら、このようにエンベロープ発生回
路６をROMとDAコンバータにより構成した場
合、このエンベロープ発生回路６が接続されてい
る電圧分圧ラダー抵抗型DAコンバータ２の基準
入力側から見た入力抵抗値がスイツチS₁〜S_oの
ON・OFFの状態によつて変動するため、エンベ
ロープ発生回路６内のDAコンバータ出力の直線
性が失われ、データどおりの音量可変がえられな
いという問題が生じていた。 However, when the envelope generation circuit 6 is configured with a ROM and a DA converter in this way, the input resistance value seen from the reference input side of the voltage division ladder resistance type DA converter 2 to which the envelope generation circuit 6 is connected is the switch. S ₁ ~S _o
Since it fluctuates depending on the ON/OFF state, the linearity of the DA converter output in the envelope generating circuit 6 is lost, resulting in a problem that the volume cannot be varied according to the data.

このようなDAコンバータ２の入力抵抗値の影
響を受けず、こらに集積可能なエンベロープ発生
回路６を設けるためには、極めて複雑な回路構成
が必要であるという問題も生じていた。 In order to provide the envelope generating circuit 6 that is not affected by the input resistance value of the DA converter 2 and can be integrated therein, a problem has arisen in that an extremely complicated circuit configuration is required.

本考案はメロデイの音量即ちエンベロープ情報
を記憶する音量ROMからのデジタル信号をアナ
ログ信号に変換する第１のDAコンバータに電圧
分圧ラダー抵抗型DAコンバータと分圧抵抗選択
型DAコンバータとこれらを切換えるゲート回路
を用い、メロデイ波形情報を記憶するメロデイ波
形ROMからのデジタル信号をアナログ信号に変
換する第２のDAコンバータに電流加算ラダー抵
抗型DAコンバータを使用することにより、前記
従来例の欠点及び問題点を解消し、容易に集積化
することが可能であり、かつ複雑なメロデイやそ
のエンベロープにも対応可能で、さらにほぼ電源
電圧から零電圧までの広範囲で変化するエンベロ
ープを付加し得る電子音発生回路を提供すること
を目的とする。 The present invention switches between a voltage division ladder resistor type DA converter and a voltage division resistor selection type DA converter for the first DA converter that converts the digital signal from the volume ROM that stores the volume information of the melody, that is, the envelope information, into an analog signal. By using a gate circuit and using a current addition ladder resistance type DA converter as the second DA converter that converts the digital signal from the melody waveform ROM that stores melody waveform information into an analog signal, the drawbacks and problems of the conventional example can be solved. Electronic sound generation that solves this problem, can be easily integrated, can handle complex melodies and their envelopes, and can also add envelopes that vary over a wide range from almost power supply voltage to zero voltage. The purpose is to provide circuits.

以下図面に基いて本考案の一実施例を説明す
る。 An embodiment of the present invention will be described below based on the drawings.

第３図は本考案の電子音発生回路の一実施例を
電子時計の時打音に応用した場合を示す図であ
る。はじめに本考案の電子音発生回路部分の構成
及びその構成要素の機能と特徴を説明する。 FIG. 3 is a diagram showing a case where an embodiment of the electronic sound generating circuit of the present invention is applied to the ticking sound of an electronic clock. First, the configuration of the electronic sound generation circuit portion of the present invention and the functions and characteristics of its constituent elements will be explained.

１４はメロデイ波形ROMであり、予め決めら
れたメロデイの波形データがデジタル信号として
記憶されているものである。 14 is a melody waveform ROM in which predetermined melody waveform data is stored as a digital signal.

１６はメロデイ波形ROM１４の記憶するデー
タを読み出すためのメロデイアドレスカウンタで
あり、後述する音階分周回路の出力するクロツク
信号により駆動されるものである。 Reference numeral 16 denotes a melody address counter for reading data stored in the melody waveform ROM 14, and is driven by a clock signal output from a scale frequency dividing circuit, which will be described later.

１８はメロデイ音量ROMであり、メロデイの
音量データ即ちエンベロープデータがデジタル信
号として記憶されているものである。 18 is a melody volume ROM in which melody volume data, that is, envelope data is stored as a digital signal.

２０はメロデイ音量ROM１８の記憶するデー
タを読み出すためのエンベロープアドレスカウン
タであり、後述するエンベロープ分周回路の出力
するクロツク信号により駆動されるものである。 Reference numeral 20 denotes an envelope address counter for reading data stored in the melody volume ROM 18, and is driven by a clock signal output from an envelope frequency dividing circuit to be described later.

２２はメロデイ音量ROM１８の出力信号を切
換出力するゲート回路である。 22 is a gate circuit that switches and outputs the output signal of the melody volume ROM 18.

２４は抵抗値がR_e、2R_eよりなる抵抗器をはし
ご状に接続した電圧分圧ラダー抵抗型DAコンバ
ータ（以電圧ラダーと称す）であり、ゲート回路
２２を介したメロデイ音量ROM１８からのデジ
タル信号をアナログ信号（電圧）に変換するもの
である。 24 is a voltage division ladder resistance type DA converter (hereinafter referred to as a voltage ladder) in which resistors with resistance values R _e and 2R _e are connected in a ladder shape, and the digital output from the melody volume ROM 18 via the gate circuit 22 is It converts a signal into an analog signal (voltage).

この電圧ラダー２４は、ゲート回路２２を介し
てメロデイ音量ROM１８の各ビツト入力に各ス
イツチS₁〜S_o-1とが対応するように接続されてお
り、このスイツチS₁〜S_o-1はビツト信号が“０”
のときにはグランドへ、また“１”のときには電
源電圧V_DDへ各抵抗器を接続するように作動す
る。この電圧ラダー２４は、メロデイ音量ROM
１８のビツトパターンには関係なく出力側から見
た抵抗値がR_e一定となるものである。 This voltage ladder 24 is connected to each bit input of the melody volume ROM 18 via a gate circuit 22 so that each switch S ₁ to S _o-1 corresponds to the switch S ₁ to _{S o-1.} Bit signal is “0”
When it is "1", it connects each resistor to the ground, and when it is "1", it connects each resistor to the power supply voltage _VDD . This voltage ladder 24 is the melody volume ROM
Regardless of the 18 bit patterns, the resistance value seen from the output side is constant _Re .

２６は、縦列接続された電圧分圧用の抵抗R₁
〜R_oと、ゲート回路２２を介してメロデイ音量
ROM１８のビツトパターンにより各抵抗R₁〜R_o
を電源電圧V_DDと出力端との間に接続するスイツ
チS₁〜S_oとを有する分圧抵抗選択型DAコンバー
タ（以下抵抗セレクト回路と称す）である。 26 is a voltage dividing resistor R ₁ connected in series.
~ R _o and the melody volume via the gate circuit 22
Each resistor R ₁ to _{R o} depends on the bit pattern of ROM18.
This is a voltage dividing resistor selection type DA converter (hereinafter referred to as a resistor selection circuit) having switches S ₁ to S _o that connect between the power supply voltage V _DD and the output terminal.

この抵抗セレクト回路２６のスイツチS₁〜S_o-1
は、ゲート回路２２を介してメロデイ音量ROM
１８の各ビツト入力b₁〜b_o-1に対応しており、ビ
ツト信号が“１”のときON状態になり、また
“０”のときOFF状態になる。 Switches S ₁ to _{S o-1} of this resistor selection circuit 26
is the melody volume ROM via the gate circuit 22.
It corresponds to 18 bit inputs b ₁ to b _o-1 , and is turned on when the bit signal is "1" and turned off when the bit signal is "0".

また、抵抗セレクト回路２６のスイツチS_oは、
ゲート回路２２を介してメロデイ音量ROM１８
の全ビツト信号を入力するアンドゲート２８の出
力によりON・OFFされるように設定されてい
る。ゲート回路２２はメロデイ音量ROM１８の
ビツト信号B₁〜B_o-1を電圧ラダー２４側か、抵
抗セレクト回路２６側かに切換えて出力するもの
で、メロデイ音量ROM１８の１ビツト信号B_oに
より制御されている。 In addition, the switch S _o of the resistor selection circuit 26 is
Melody volume ROM 18 via gate circuit 22
It is set to be turned on and off by the output of an AND gate 28 which inputs all bit signals of the bit signal. The gate circuit 22 switches and outputs the bit signals B ₁ to Bo _-1 of the melody volume ROM 18 to the voltage ladder 24 side or the resistor select circuit 26 side, and is controlled by the 1-bit signal _Bo of the melody volume ROM 18. ing.

また、３０は電圧ラダー２４の出力端に接続さ
れ、メロデイ音量ROM１８のビツト信号B_oによ
りON・OFFされるスイツチである。 Further, 30 is a switch connected to the output end of the voltage ladder 24 and turned on and off by the bit signal B _o of the melody volume ROM 18.

上記構成によりこのスイツチ３０がONのとき
には、メロデイ音量ROM１８からのビツト信号
はゲート回路２２を介して電圧ラダー２４にみに
印加され、抵抗セレクト回路２６に各スイツチS₁
〜S_oはすべてOFF状態となるように設定されて
おり、またスイツチ３０がOFFのときには、抵
抵抗セレクト回路２６にのみビツト信号が印加さ
れるように設定されている。 With the above configuration, when this switch 30 is ON, the bit signal from the melody volume ROM 18 is applied only to the voltage ladder 24 via the gate circuit 22, and the resistor select circuit 26 selects each switch _S1.
-S _o are all set to be in the OFF state, and also set so that the bit signal is applied only to the resistor select circuit 26 when the switch 30 is OFF.

３２は抵抗値がRm、2Rmの抵抗器をはしご状
に接続した電流加算ラダー抵抗型DAコンバータ
（以下電流ラダーと称す）であり、メロデイ波形
ROM１４からのデジタル信号をアナログ信号
（電流）に変換するものである。 32 is a current addition ladder resistance type DA converter (hereinafter referred to as current ladder) in which resistors with resistance values of Rm and 2Rm are connected in a ladder shape, and the melody waveform
It converts the digital signal from the ROM 14 into an analog signal (current).

この電流ラダー３２は、メロデイ波形ROM１
４の各ビツト入力b₁〜b_o各スイツチS₁〜S_oとが対
応するように接続されており、このスイツチS₁〜
S_oはビツト信号が“０”のときにはグランドへ、
また“１”のときには電流−電圧変換用の抵抗３
４に各抵抗器を接続するように作動する。 This current ladder 32 has a melody waveform ROM1
4 bit inputs b ₁ to b _o are connected so as to correspond to each of the switches S ₁ to _{S o} .
S _o goes to ground when the bit signal is “0”,
Also, when it is “1”, the resistor 3 for current-voltage conversion
4 to connect each resistor.

この電流ラダー２４は、基準電圧V_EV側から見
た抵値がRm一定となるように設定されているも
のである。 This current ladder 24 is set so that the resistance value viewed from the reference voltage V _EV side is constant Rm.

次に、ゲート回路２２及びスイツチ３０により
切換えられる電圧ラダー２４及び抵抗セレクト回
路２６と、電流ラダー３２との各関係式を用いて
本考案におけるエンベロープの変化する範囲を説
明する。第４図は第３図に示すゲート回路２２と
スイツチ３０の働きにより、電圧ラダー２４が電
流ラダー３２の基準電圧入力端に接続されたとき
の等価回路を示す図である。 Next, the range in which the envelope changes in the present invention will be explained using relational expressions between the voltage ladder 24 and the resistance select circuit 26, which are switched by the gate circuit 22 and the switch 30, and the current ladder 32. FIG. 4 is a diagram showing an equivalent circuit when the voltage ladder 24 is connected to the reference voltage input terminal of the current ladder 32 by the functions of the gate circuit 22 and switch 30 shown in FIG.

前述したように電圧ラダー２４はその出力側か
ら見た抵抗値がRe一定であり、また電流ラダー
３２はその基準電圧入力端より見た抵抗値がRm
一定である。 As mentioned above, the resistance value of the voltage ladder 24 when viewed from its output side is constant Re, and the resistance value of the current ladder 32 when viewed from its reference voltage input end is Rm.
constant.

従つて、本実施例における電圧ラダー２４と電
流ラダー３２は、本図に示すような等価回路で表
わすことができる。 Therefore, the voltage ladder 24 and current ladder 32 in this embodiment can be represented by an equivalent circuit as shown in this figure.

このときに電流ラダー３２に印加される基準電
圧V_EVは、 V_EV＝Rm／Rm＋ReV_DD（b_o-1／２＋b_o-2＋2²＋……＋b₁
／2^n-1） bi＝０ or １（ｉ＝１，……，ｎ−１） bi：メロデイ音量ROM１８のビツト信号 となる。 The reference voltage V _EV applied to the current ladder 32 at this time is V _EV = Rm/Rm + ReV _DD (b _o-1 /2 + b _o-2 +2 ² +...+b ₁
/2 ^n-1 ) bi=0 or 1 (i=1, . . . , n-1) bi: Melody volume ROM 18 bit signal.

上式より、電圧ラダー２４と電流ラダー３２と
の組合わせにおいて、基準電圧V_EVは（Rm／Rm
＋Re）V_DDから０の範囲で変化することになる。 From the above formula, in the combination of voltage ladder 24 and current ladder 32, the reference voltage V _EV is (Rm/Rm
+Re)V It will change in the range from _DD to 0.

第５図は第３図に示すゲート回路２２とスイツ
チ３０の働きにより、抵抗セレクト回路２６が電
流ラダー３２の基準電圧入力端に接続されたとき
の等価回路を示す図である。 FIG. 5 is a diagram showing an equivalent circuit when the resistor select circuit 26 is connected to the reference voltage input terminal of the current ladder 32 by the functions of the gate circuit 22 and switch 30 shown in FIG.

電流ラダー３２は、基準電圧V_EV側から見た抵
抗値がRm一定であり、抵抗セレクト回路２６は
電源電圧V_DDと電流ラダー３２との間に接続する
抵抗を抵抗R₁〜R_oの中から選択するものである
ため、図に示すような等価回路で表わすことがで
きる。 The current ladder 32 has a constant resistance value Rm when viewed from the reference voltage V _EV side, and the resistor select circuit 26 selects a resistor connected between the power supply voltage V _DD and the current ladder 32 among the resistors R ₁ to _{R o} . Since it is selected from the following, it can be represented by an equivalent circuit as shown in the figure.

このように抵抗セレクト回路２６と電流ラダー
３２が接続されたときの電流ラダーに印加される
基準電圧V_EVは、 V_EV＝Rm／Rm＋RiV_DD （ｉ＝１，２，３，……，ｎ） となり、抵抗R₁〜R_oから選択された抵抗と電流
ラダー３２の抵抗値Rmの単なる分圧で決定され
る。前述したように、電圧ラダー２４と電流ラダ
ー３２との組合わせにおける基準電圧V_EVは
（Rm／Rm＋Re）V_DDから０の範囲で変化するも
のであり、音量をさらに大きくしたいとき即ちこ
の基準電圧V_EVを（Rm／Rm＋Re）V_DDよりも大
きくしたいときには、抵抗セレクト回路２６の出
力（Rm／Rm＋Ri）V_DDをV_EVとして与えれば可
能となる。 The reference voltage V _EV applied to the current ladder when the resistor select circuit 26 and the current ladder 32 are connected in this way is V _EV = Rm/Rm + RiV _DD (i = 1, 2, 3, ..., n) It is determined by simply dividing the resistance value Rm of the current ladder 32 and the resistance selected from the resistances R ₁ to R _o . As mentioned above, the reference voltage V _EV in the combination of the voltage ladder 24 and the current ladder 32 changes in the range from (Rm/Rm+Re)V _DD to 0, and when you want to make the volume even louder, this reference voltage If it is desired to make V _EV larger than (Rm/Rm+Re)V _DD , this can be done by giving the output (Rm/Rm+Ri)V _DD of the resistor select circuit 26 as V _EV .

勿論、このときには、（Rm／Rm＋Re）V_DD＜
（Rm／Rm＋Ri）V_DDとなるように抵抗R₁〜R_oの
値を設定しておき、電圧ラダー２４を接続したと
きよりもさらに電源電圧V_DDに近い値の基準電圧
V_EVを得るようにしておく必要がある。 Of course, at this time, (Rm/Rm+Re)V _DD <
Set the values of the resistors R ₁ to R _o so that (Rm/Rm + Ri) V _DD , and set the reference voltage to a value closer to the power supply voltage V _DD than when the voltage ladder 24 is connected.
It is necessary to make sure that V _EV is obtained.

従つて、本実施例においては、電圧ラダー２４
と電流ラダー３２とを組合わせた場合には基準電
圧V_EVが０〜（Rm／Rm＋Re）V_DDの範囲で変化
し、さらに（Rm／Rm＋Re）V_DDを越える場合
には抵抗セレクト回路２６と電流ラダー３２とを
組合わせて基準電圧V_EVをさらに電源電圧V_DDに
近づけるように設定している。 Therefore, in this embodiment, the voltage ladder 24
When the current ladder 32 and the reference voltage V EV are combined, the reference voltage V _EV changes in the range of 0 to (Rm/Rm+Re)V _DD , and when it exceeds (Rm/Rm+Re)V _DD , the resistor select circuit 26 and In combination with the current ladder 32, the reference voltage V _EV is set to be closer to the power supply voltage V _DD .

このように基準電圧V_EVを０からほぼ電源電圧
V_DDの範囲にて変化させるためには、各抵抗値を Rm≫R_e＞R₁＞R₂＞……R_o となるように設定すればよいことになる。 In this way, the reference voltage V _EV is changed from 0 to approximately the power supply voltage.
In order to vary within the range of V _DD , each resistance value may be set so that Rm≫R _e >R ₁ >R ₂ >...R _o .

一方、このような基準電圧V_EVが印加される電
流ラダー３２の出力電流Ｉは、 Ｉ＝V_EV／Rm（b_o／２＋b_o-1／2²＋……＋b₂／2^n-1＋b
₁／2ⁿ） b_i＝０ or １（ｉ＝１，２，……，ｎ−１，
ｎ） b_i：メロデイ波形ROM１４のビツト信号 となり、メロデイ波形ROM１４のビツトパター
ンと基準電圧V_EVにより決定される。 On the other hand, the output current I of the current ladder 32 to which such a reference voltage V _EV is applied is as follows: I=V _EV /Rm(b _o /2+b _o-1 /2 ² +...+b ₂ /2 ^n-1 +b
₁ /2 ⁿ ) b _i =0 or 1 (i=1, 2,..., n-1,
n) b _i : Becomes a bit signal of the melody waveform ROM 14, and is determined by the bit pattern of the melody waveform ROM 14 and the reference voltage V _EV .

このように、電圧ラダー２４及び抵抗セレクト
回路２６は電流ラダー３２のスイツチS₁〜S_oの
ON・OFFの影響を受けず、また電流ラダー３２
は安定した基準電圧V_EVが印加されるためにDA
コンバータとしての直線性を失なうことはない。 In this way, the voltage ladder 24 and the resistance select circuit 26 are connected to the switches S ₁ to _{S o} of the current ladder 32.
It is not affected by ON/OFF, and the current ladder 32
is DA because a stable reference voltage V _EV is applied.
It does not lose its linearity as a converter.

従つて、電流ラダー３２と電圧ラダー２４及び
抵抗セレクト回路２６は互いに悪影響を及ぼし合
うことなくエンベロープの付加としてのみ有効な
動作をする。 Therefore, the current ladder 32, the voltage ladder 24, and the resistance select circuit 26 operate effectively only as envelope additions without adversely affecting each other.

次に再び第３図を用いて上記本考案の電子音発
生回路の実施例の各構成要素の動作を電子時打動
作と共に説明する。第３図において、３６は水晶
発振器等の基準信号発生器、３８は基準信号発生
器３６からの基準信号を適宜分周する分周回路、
４０は分周回路３８からの信号を波形整形する波
形整形回路、４２はモータ４４を駆動する駆動回
路、４６はモータ４４により駆動される輪列であ
る。 Next, referring again to FIG. 3, the operation of each component of the embodiment of the electronic sound generating circuit of the present invention will be explained together with the electronic time striking operation. In FIG. 3, 36 is a reference signal generator such as a crystal oscillator, 38 is a frequency dividing circuit that appropriately divides the reference signal from the reference signal generator 36,
40 is a waveform shaping circuit that shapes the signal from the frequency dividing circuit 38; 42 is a drive circuit that drives the motor 44; and 46 is a wheel train driven by the motor 44.

４８は目安機構であり、正時になると輪列４６
の動きによりON状態になるものである。 48 is a reference mechanism, and on the hour the wheel train 46
It is turned on by the movement of .

５０は時打制御回路であり、目安機構４８が
ON状態になると前述したメロデイアドレスカウ
ンタ１６とエンベロープアドレスカウンタ２０を
作動可能な状態にし、さらにエンベロープ分周回
路５２と音階分周回路５４を作動させるもであ
る。このようにエンベロープ分周回路５２と音階
分周回路５４が作動すると、エンベロープアドレ
スカウンタ２０とメロデイアドレスカウンタ１６
は作動し、メロデイ音量ROM１８及びメロデイ
波形ROM１４からそれぞれエンベロープデータ
と波形データを読み出す。 50 is a timing control circuit, and the reference mechanism 48 is
When turned on, the melody address counter 16 and envelope address counter 20 described above are enabled, and the envelope frequency dividing circuit 52 and scale frequency dividing circuit 54 are also activated. When the envelope frequency dividing circuit 52 and the scale frequency dividing circuit 54 operate in this way, the envelope address counter 20 and the melody address counter 16
is activated and reads envelope data and waveform data from the melody volume ROM 18 and melody waveform ROM 14, respectively.

メロデイ音量ROM１８により読み出されたデ
ータは、ゲート回路２２に印加される。 The data read by the melody volume ROM 18 is applied to the gate circuit 22.

このゲート回路２２は、電圧V_EVが０から
（Rm／Rm＋Re）V_DDまでの範囲で変化するとき
には、電圧ラダー２４にメロデイ音量ROM１８
からのデータを出力し、また電圧V_EVが（Rm／
Rm＋Re）V_DDまでの範囲を越え、ほぼ基準電圧
V_DDまでの範囲で変化するときには抵抗セレクト
回路２６にメロデイ音量ROM１８からのデータ
を出力する。 This gate circuit 22 outputs a melody volume ROM 18 to the voltage ladder 24 when the voltage V _EV changes in the range from 0 to (Rm/Rm+Re)V _DD .
outputs the data from , and the voltage V _EV is (Rm/
Rm+Re)V _DD , almost the reference voltage
When changing in the range up to V _DD , data from the melody volume ROM 18 is output to the resistance select circuit 26.

このように、ゲート回路２２から電圧ラダー２
４または抵抗セレクト回路２６にビツト信号が印
加されると、電圧ラダー２４または抵抗セレクト
回路２６はこの信号を電圧出力に変換する。 In this way, from the gate circuit 22 to the voltage ladder 2
When a bit signal is applied to the voltage ladder 24 or resistor select circuit 26, the voltage ladder 24 or resistor select circuit 26 converts this signal into a voltage output.

この電圧ラダー２４の出力電圧はスイツチ３０
を介して電流ラダー３２に印加され、また抵抗セ
レクト回路２６の出力電圧は直接電流ラダー３２
の基準電圧入力に印加される。 The output voltage of this voltage ladder 24 is
The output voltage of the resistor select circuit 26 is directly applied to the current ladder 32 via the current ladder 32.
applied to the reference voltage input of

一方、メロデイ波形ROM１４から読み出され
たデータは、電圧ラダー２４または抵抗セレクト
回路２６からの基準電圧が印加されている電流ラ
ダー３２により電流Ｉに変換される。 On the other hand, data read from the melody waveform ROM 14 is converted into a current I by a current ladder 32 to which a reference voltage from a voltage ladder 24 or a resistor select circuit 26 is applied.

この電圧ラダー３２の出力する電流Ｉは、抵抗
３４を介して電流−電圧変換されてアンプ５６に
印加され、このアンプ５６はスピーカ５８を駆動
してエンベロープが付加された時打音を発生させ
る。このようなメロデイ音量ROM１８からのデ
ータ読み出しは、１回の時打動作毎に行われるも
のであり、１回の読み出しが行われる度にエンベ
ロープアドレスカウンタ２０からパルス信号が打
数カウンタ６０に出力される。 The current I output from the voltage ladder 32 is converted into voltage through a resistor 34 and applied to an amplifier 56, which drives a speaker 58 to generate a tapping sound when an envelope is applied. Such data reading from the melody volume ROM 18 is performed for each time-beating operation, and a pulse signal is output from the envelope address counter 20 to the number-of-strokes counter 60 each time reading is performed once. .

打数カウンタ６０は、エンベロープアドレスカ
ウンタ２０からの信号をカウントし、このカウン
値は一致回路６２にて数取りカウンタ６４のカウ
ント値と比較される。 The stroke counter 60 counts the signal from the envelope address counter 20, and this count value is compared with the count value of the number counter 64 in a match circuit 62.

この数取りカウンタ６４の内容は、数取りスイ
ツチ６６を操作することにより数取り制御回路６
８を作動させて予め決定されているものである。
一致回路６２が一致信号を出力すると、時打制御
回路５０は、メロデイアドレスカウンタ１６、エ
ンベロープアドレスカウンタ２０、エンベロープ
分周回路５２、音階分周回路５４をすべて停止さ
せる。 The contents of this counting counter 64 can be changed to the counting control circuit 6 by operating the counting switch 66.
This is determined in advance by activating 8.
When the matching circuit 62 outputs a matching signal, the time striking control circuit 50 stops all of the melody address counter 16, envelope address counter 20, envelope frequency dividing circuit 52, and scale frequency dividing circuit 54.

そして、時打制御回路５０は、数取り制御回路
６８にパルス信号を出力し、この信号により数取
り制御回路６８は数取りカウンタ６４の内容に１
をプラスして、次に正時にそなえ、時打動作は終
了する。 Then, the time-taking control circuit 50 outputs a pulse signal to the number-taking control circuit 68, and this signal causes the number-taking control circuit 68 to change the content of the number-taking counter 64 to 1.
is added, and then the hour is reached, and the hour striking operation is completed.

このような動作で得られた時打音は、メロデイ
波形ROM１４に記憶されたメロデイ波形に、メ
ロデイ音量ROM１８に記憶されたエンベロープ
を、電流ラダー３２に印加される電圧をほぼ電源
電圧V_DDから０までの範囲で変化させることによ
り付加したものである。 The ticking sound obtained by such an operation changes the melody waveform stored in the melody waveform ROM 14, the envelope stored in the melody volume ROM 18, and the voltage applied to the current ladder 32 from approximately the power supply voltage V _DD to 0. This was added by varying the range up to .

尚、このように電子時計に本考案の電子音発生
回路を応用することは単なる一例であり、その他
電子楽器等にも使用することができるもである。
上記本考案によれば、電圧ラダーと抵抗セレクト
回路をゲート回路により切換えて出力させること
により、電流ラダーに印加する電圧をほぼ電源電
圧V_DDから０までの広い範囲で変化させることが
でき、極めて広範囲なエンベロープをメロデイ波
形に付加することができる。 It should be noted that the application of the electronic sound generating circuit of the present invention to an electronic watch is merely one example, and it can also be applied to other electronic musical instruments and the like.
According to the present invention, the voltage applied to the current ladder can be varied over a wide range from approximately the power supply voltage V _DD to 0 by switching and outputting the voltage ladder and the resistor select circuit using the gate circuit, which is extremely effective. A wide range of envelopes can be added to the melody waveform.

また、IC内部にてエンベロープをメロデイに
付加することができるので、ICの外付け部品を
必要とせず、回路の占有面積を減少させることが
できると共に、部品点数の削減及び組立作業性の
向上によりコストを低減することができる。 In addition, since an envelope can be added to the melody inside the IC, there is no need for external parts to the IC, which reduces the area occupied by the circuit, and also reduces the number of parts and improves assembly workability. Cost can be reduced.

さらに、本考案におけるエンベロープ発生部
は、抵抗網とスイツチ素子の組合わせのみで構成
されているので、1.5Vなどの低電圧でも使用が
可能であり、携帯用の小型機器にも広く使用する
ことかできる。 Furthermore, since the envelope generator of the present invention consists only of a combination of a resistor network and a switch element, it can be used at low voltages such as 1.5V, and can be widely used in small portable devices. I can do it.

また、メモリの記憶内容を変更するだけでエン
ベロープの形を自由に変えることができ、鳥の
声、波の音等の自然界の音からピアノ等の楽器の
音まで広く同一構成の回路で発生させることがで
きる。また、音の立上がりをCR方式より急峻に
できるため、特に打音の感じをよく出すことがで
きる。このように本考案は広範囲なエンベロープ
をメロデイ波形に付加することができる電子音発
生回路である。 In addition, the shape of the envelope can be freely changed simply by changing the stored contents of the memory, and a wide range of sounds from the natural world, such as bird calls and the sound of waves, to the sounds of musical instruments such as the piano, can be generated using the same circuit. be able to. Also, since the rise of the sound can be made steeper than with the CR method, it is possible to produce a particularly good feel of the hitting sound. As described above, the present invention is an electronic sound generation circuit that can add a wide range of envelopes to a melody waveform.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来のエンベロープ付加方式による装
置の一例を示す図、第２図は第１図に示すエンベ
ロープ発生回路の従来例を示す図、第３図は本考
案の一実施例を電子時計の時打音に応用した図、
第４図は第３図に示す電圧ラダーと電流ラダーと
を組合わせたときの等価回路、第５図は第３図に
示す抵抗セレクト回路と電流ラダーとを組合わせ
たときの等価回路である。 １４……メロデイ波形ROM、１６……メロデ
イアドレスカウンタ、１８……メロデイ音量
ROM、２０……エンベロープアドレスカウン
タ、２２……ゲート回路、２４……電圧分圧ラダ
ー抵抗型DAコンバータ、２６……分圧抵抗選択
型DAコンバータ、３０……スイツチ、３２……
電流加算ラダー抵抗型DAコンバータ。 Fig. 1 is a diagram showing an example of a device using a conventional envelope addition method, Fig. 2 is a diagram showing a conventional example of the envelope generating circuit shown in Fig. 1, and Fig. 3 is a diagram showing an example of an embodiment of the present invention for an electronic watch. Diagram applied to the beat sound,
Figure 4 is an equivalent circuit when the voltage ladder and current ladder shown in Figure 3 are combined, and Figure 5 is an equivalent circuit when the resistance selection circuit and current ladder shown in Figure 3 are combined. . 14...Melody waveform ROM, 16...Melody address counter, 18...Melody volume
ROM, 20...Envelope address counter, 22...Gate circuit, 24...Voltage division ladder resistance type DA converter, 26...Voltage division resistance selection type DA converter, 30...Switch, 32...
Current addition ladder resistance type DA converter.

Claims (1)

【実用新案登録請求の範囲】 メロデイ波形データがデジタル信号で記憶され
たメロデイ波形ROMと、 メロデイの音量データがデジタル信号で記憶さ
れたメロデイ音量ROMと、 両ROMからデータを読み出すためのアドレス
カウンタと、 メロデイ音量ROMからのデータをアナログ信
号に変換する第１のDAコンバータと、 第１のDAコンバータからの信号を基準入力と
して、メロデイ波形ROMからのデータをアナロ
グ信号に変換する第２のDAコンバータと、 第２のDAコンバータの出力により音を発生す
る発音回路と、 を有する電子音発生回路において： 第１のDAコンバータは、出力抵抗の一定な電
圧分圧ラダー抵抗型DAコンバータと、縦列接続
された複数個の電圧分圧抵抗を有しそのうち少な
くとも１つの抵抗を選択する分圧抵抗選択型DA
コンバータと、前記メロデイ音量ROMからの出
力によつて両DAコンバータの出力のいずれか１
つを選択するゲート回路とから構成され、 第２のDAコンバータは入力抵抗の一定な電流
加算ラダー抵抗型DAコンバータで構成されたこ
とを特徴とする電子音発生回路。[Scope of claim for utility model registration] A melody waveform ROM in which melody waveform data is stored as a digital signal, a melody volume ROM in which melody volume data is stored in a digital signal, and an address counter for reading data from both ROMs. , a first DA converter that converts data from the melody volume ROM into an analog signal, and a second DA converter that uses the signal from the first DA converter as a reference input to convert data from the melody waveform ROM into an analog signal. and a sound generation circuit that generates sound by the output of the second DA converter, and in an electronic sound generation circuit having the following: The first DA converter is connected in series with a voltage division ladder resistance type DA converter having a constant output resistance. A voltage dividing resistor selection type DA that has a plurality of voltage dividing resistors and selects at least one of them.
Either one of the outputs of both DA converters depends on the output from the converter and the melody volume ROM.
and a gate circuit for selecting one of the electronic sound generators, and the second DA converter is a current addition ladder resistance type DA converter with a constant input resistance.