JPH0443443A - 拡張記憶制御方式 - Google Patents

拡張記憶制御方式

Info

Publication number
JPH0443443A
JPH0443443A JP15040790A JP15040790A JPH0443443A JP H0443443 A JPH0443443 A JP H0443443A JP 15040790 A JP15040790 A JP 15040790A JP 15040790 A JP15040790 A JP 15040790A JP H0443443 A JPH0443443 A JP H0443443A
Authority
JP
Japan
Prior art keywords
transfer
synchronous transfer
synchronous
cluster
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15040790A
Other languages
English (en)
Inventor
Kenji Korekata
研二 是方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15040790A priority Critical patent/JPH0443443A/ja
Publication of JPH0443443A publication Critical patent/JPH0443443A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (目次) 概要 産業上の利用分野 従来の技術(第6図) 発明が解決しようとする課題(第6図)課題を解決する
ための手段(第1図) 作用(第1図) 実施例(第2.3,4.5図) 発明の効果 〔概要〕 少なくとも、主記憶装置、中央処理装置、記憶制御装置
、及びチャネル装置を有する複数のクラスタと、各クラ
スタとの間でアクセスが可能な共用拡張記憶装置とを有
する拡張記憶制御方式に関し、 競合時に同期転送を非同期転送に優先させ各クラスタの
中央処理装置の処理を効率良く実行しシステム全体の性
能向上を図ることを目的とし、各クラスタに、同期転送
または非同期転送を識別する情報を含めて、当該情報の
表す転送方式で共用拡張記憶装置に対してデータの転送
を行う情報含有転送手段を設け、前記拡張記憶装置に、
クラスタ間で当該拡張記憶装置に対するアクセス要求が
競合した場合には前記情報を検査し、当該競合が同期転
送により転送されたデータのアクセス要求と非同期転送
により転送されたデータのアクセス要求との間のもので
ある場合には同期転送の場合のアクセスの処理を優先さ
せる同期転送優先処理部を設けた構成である。
〔産業上の利用分野〕
本発明はクラスタ共用拡張記憶装置間のデータ転送を行
う拡張記憶制御方式に係り、特に、少なくとも、主記憶
装置、中央処理装置、記憶制御装置、及びチャネル装置
を有する複数のクラスタと、各クラスタとの間でアクセ
スが可能な共用拡張記憶装置とを有する拡張記憶制御方
式に関する。
従来、ベージング・デバイスとして、1つのクラスタに
専用に接続する拡張記憶(ESU)が広く用いられてい
る。近年では高速化の要求から、ESUを発展させて複
数のクラスタを1つの共用拡張記憶装置(SSU)に結
合し、多クラスタを並列に動作させて、SSUを介して
データをやりとりする手法が盛んに研究されている。
また、クラスタとSSU間の転送には、CPUが転送命
令を発信した後、転送の終結を待つ転送方式と、待たず
に次の命令に進む転送方式とがあり、ここでは、夫々同
期転送、非同期転送と呼ぶ。
〔従来の技術〕
従来、第6図に示すように、少なくとも、主記憶装置、
中央処理装置、記憶制御装置、及びチャネル装置を有す
る複数のクラスタ5L、51□との間てアクセスが可能
な共用拡張記憶装置53を有するとともに、前記各クラ
スタには同期転送または非同期転送を行う転送手段54
154□を設け、前記共用拡張記憶装置53には、クラ
スタ間で当該共用拡張記憶装置53に対するアクセス要
求が競合した場合には、クラスタまたは転送の種類の如
何によらず、各々均等の優先度でアクセスの処理を行う
均等使先処理部52を設けたものである。
クラスタ51、またはクラスタ51□の転送手段548
,542から前記共用拡張記憶装置53にデータが同期
転送方式または非同期転送方式により転送されると、競
合していなければ、転送された順序で前記均等優先処理
部52はアクセス処理を行う。クラスタ51□、51□
からのデータ転送が競合している場合には、前記均等優
先処理部52はどのクラスタからのデータ転送であるか
、またはどの転送方式によるデータ転送であるかを考慮
することなく、均等の優先度をもって、当該競合関係を
処理することになる。
〔発明が解決しようとする課題〕
ところで、以上説明したように、従来例に係る拡張記憶
制御方式にあっては、各クラスタからのデータの転送が
同期転送であるか非同期転送であるかに拘らず、均等に
優先処理を行うようにしている。また、前記クラスタ5
1□、512からのデータの転送が同期転送であった場
合には、当該転送処理が終了するまで、当該クラスタに
設けられている中央処理装置(CPU)が停止するため
、同期転送処理が遅れると、当該クラスタを含むシステ
ム全体の性能が劣化することになる。
したがって、同期転送と非同期転送とが競合した場合に
、非同期転送が優先された場合には、同期転送により転
送されたデータのアクセス処理が非同期転送により転送
されたデータのアクセス処理に妨害され、当該同期転送
を行うクラスタのCPUの停止時間が延び、他の処理に
重大な影響を与えるという問題点を有していた。
そこで、本発明は各クラスタの中央処理装置の処理を効
率良く実行して、システム全体の性能向上を図ることを
目的としてなされたものである。
〔課題を解決するための手段〕
以上の技術的課題を解決するため、本発明は第1図に示
すように、少なくとも、主記憶装置、中央処理装置、記
憶制御装置、及びチャネル装置を有する複数のクラスタ
1□、12.〜s  Inと、各クラスタとの間でアク
セスが可能な共用拡張記憶装置3とを有する拡張記憶制
御方式において、各クラスタに、同期転送または非同期
転送を識別する識別情報を含めて、当該情報の表す転送
方式で共用拡張記憶装置3に対してデータの転送を行う
識別情報含有転送手段41,4□、〜 4nを設け、前
記共用拡張記憶装置3に、クラスタ間で当該共用拡張記
憶装置に対するアクセス要求が競合した場合には前記情
報を検査し、当該競合が同期転送により転送されたデー
タのアクセス要求と非同期転送により転送されたデータ
のアクセス要求との間のものである場合には同期転送に
より転送されたデータのアクセスの処理を優先、させる
同期転送優先処理部2を設けたものである。
(作用) 続いて、本発明に係る拡張記憶制御方式の動作について
説明する。
第1図に示すように、クラスタ11 (ial、2゜〜
、n)に設けられた前記転送手段4□から転送されたデ
ータのアクセス要求が競合しない場合には、前記共用拡
張記憶装置3の前記同期転送優先処理部2は転送された
データについて、当該転送方式の如何またはクラスタの
如何に拘らず、アクセス処理を行う。
一方、二辺上のクラスタ、例えば、クラスタ1、及びク
ラスタ1. (j=1.2.〜.n ; J” l)か
らのアクセス要求が競合した場合には、前記転送手段4
iにより転送方式を識別する識別情報が包含されて転送
されたデータに基づき、同期転送優先処理部2は各クラ
スタからの転送が同期転送であるか非同期転送であるか
を検査し、一方が同期転送てあり他方が非同期転送であ
る場合には、同期転送によるアクセス処理を優先するこ
とになる。
尚、両方とも、同期転送または非同期転送である場合に
は、例えば、従来と同様に各アクセス処理の優先度を均
等として処理を行うか、または各クラスタに応じて優先
度を設けて処理を行うようにしても良い。
〔実施例〕
続いて、本発明に係る実施例について説明する。
第2図には、本実施例に係るシステムのプロッり図な示
す。
同図に示すように′、本システムは複数のクラスタ11
□、11□、〜11nと、当該各クラスタと接続され、
当該各クラスタからのアクセスが可能な共用拡張記憶装
置(SSU)13とを有するものである。
ここで、「クラスタ」とは、端末制御装置とそれに接続
された入出力装置から構成される装置 うに、同期転送命令または非同期転送命令を出力する中
央処理装置(CPU)lla、記憶制御装置(MCU)
llb、主記憶装置(MSU)lid、サービス・プロ
セッサ(svP)llc、チャネル装置(CHP)li
e。
11f、外部記憶装置(例えばDASD)11g、及び
入出力装置11hを有するものである。さらに、前記記
憶制御装置1lbには、各クラスタに、同期転送または
非同期転送を識別する識別情報を含めて、当該情報の表
す転送方式で共用拡張記憶装置(SSU)13に対して
データの転送を行う前記識別情報含有転送手段4として
の転送部(Mover) 1 4を有するものである。
第4図に本実施例に係るブロック図を示す。
同図に示すように、本実施例に係る拡張記憶制御方式に
あっては、前述した複数のクラスタ111、11□ (
説明の便宜上n−2とする)と、共用拡張記憶装置13
とを有するものであり、当該共用拡張記憶装置13には
、クラスタ間で前記共用拡張記憶部13に対するアクセ
ス要求が競合した場合には当該データの転送属性に含ま
れる転送の方式を識別する前記情報を検査し、当該競合
が同期転送により転送されたデータのアクセス要求と非
同期転送により転送されたデータのアクセス要求との間
のものであれば同期転送により転送されたデータのアク
セスの処理を優先させ″る同期転送優先処理部12と、
前記クラスタ111。
11□とのデータの送受信を行う転送部151。
15□と、データの格納が行われる共用拡張記憶部(S
SE)16とを有するものである。
また、前記転送部(MOVER ) 1 51 、  
1 52は各々入出力データを一時保持する入出力バッ
ファ151、、151.と、転送の制御をする制御部1
52、、152□と、を有し、当該制御部1521、1
522には各々転送されたデータの転送属性に含有され
る転送の方式を識別する識別情報としてのSYNC−F
LAGを保持するレジスタ15211、1521□と、
前記共用拡張記憶部16に対するリクエスト信号を保持
するPORTレジスタ1522□.1522□とを有す
る。
さらに、前記同期転送優先処理部12はプライオリティ
判断部12aと当該判断部12aの判断結果に従って、
アクセスを行うべきリクエスト信号及びデータの選択を
各々行うマルチプレクサ12b,12cとを有するもの
である。
また、当該プライオリティ判断部12aは第5図に示す
ように、AND素子122,123。
124、125と、OR素子126,127と、各クラ
スタについて各々、非同期転送によるデータの転送中に
、同期転送によるアクセスを優先して処理したことを検
出し、当該回数な計数する計数回路としてのカウンタ0
120及びカウンタ1 l21と、前記抑止部として、
当該回数が所定値に達した場合には、前記制御部152
、   152□のレジスタ1521□またはレジスタ
15212に保持された同期転送を表すSYNC FL
AG OまたはSYNC FLAGIを反転させて非同
期転送を表す信号に変更する変更部128。
129と、を有するものである。
ココテ、” +PORTO VALID ”はクラスタ
0について共有拡張記憶装置(SSU)のビジーチエツ
クを満たした信号であり、“’ +PORTO ENB
 ”はクラスタ0についてFORTO 、PORTIが
両方ともVALID  (有効)の場合に当該各リクエ
スト信号の前記SSE16への転送を均等な割り合いで
割りふるための信号であり、”+SYNC FLAGO
ooはクラスタ0について同期信号であることを示す信
号であり、“”FORTO Go”゜はクラスタ0につ
いて前記SSEへのアクセスを許可する信号であり、“
PRIORITY−CNTRO ”はクラスタ0につい
て優先カウンタをインクリメント(加算)する信号であ
る。
以上の信号について“0”′を“1°′に変更すればク
ラスタ1についての信号を表すことになる。
本実施例に係る拡張記憶制御方式の動作を説明する。
第4図に示すように、前記クラスタ0111またはクラ
スタ111□に設けられた前記情報含有転送手段4□、
42としてのMOVER14□またはMOVER142
から転送要求命令が5SUI;l:送出される。当該転
送命令には、READ/WRITEの種類、転送データ
長、デイスタンス、SSUの先頭アドレスの転送に必要
な転送属性に加えて、本実施例では同期転送か非同期転
送かの転送の方式を識別する識別情報をも転送属性に包
含させて転送し、5SU13内に保存するようにしてい
る(図中レジスタ15211.15212に保持される
+5YNCFLAG)。
今、クラスタ0111のみから転送要求があった場合に
は、当該転送属性及びデータが前記転送部151の入出
力バッファ部1511に入力し、転送属性は制御部15
2□に取り込まれ、当該転送属性のうち転送の種類を示
す情報5YNC−FLAGが前記制御部1521の前記
レジスタ1521.に保持され、前記リクエストがレジ
スタ15221に保持され、当該クラスタ0について前
記同期転送優先処理部12により前記5SE16に当該
リクエスト及びデータが送出されることになる。
一方、クラスタ0111から同期転送が行われ、クラス
タ111.から非同期転送が行われる場合について考え
る。
クラスタ01工、及びクラスタ1112から転送属性が
付加された転送要求命令が5SU13に送られる。
当該転送要求命令は5SU13に設けられた前記転送部
15..152に各々入力し、前記制御部152□、1
52□に取り込まれ、転送属性のうち同期転送または非
同期転送の別を表す識別情報+5YNC,FLAGが前
記レジスタ152111521□に各々保持されること
になる。すなわち、レジスタ15211には同期転送を
表す“1″が保持され、レジスタ15212には非同期
転送を表す0°゛が保持されることになる。
すると、各転送部151.15□の制御部152、.1
52.は当該転送命令を解読し、前記レジスタ1522
□、15222にリクエスト信号が保持され、アクセス
処理を行うことになる。
各転送部151,152のレジスタに保持されたリクエ
スト信号及び転送情幸σは前記同期転送優先処理部12
のプライオリティ判断部12aに送出され、優先順位の
判断が行われることになる。第5図ニ示す回路で、 +
PORTOVALID ノ値を1 ”  +PORTO
ENDの値を“0′°とし、+PORTI VALID
(7)値を1″及び十PORTI END(7)値を“
1パとし、クラスタ111のデータ転送は同期転送で行
われるため、+5YNCFLAGOの値は°“1”。
であり、クラスタ112のデータ転送は非同期転送で行
われるため、+5YNCFLAGIの値は“0”′であ
る。
したがって、AND素子124の出力は゛0°′0°′
力は1”°となり、AND素子125の出力は“1゛で
あり、反転出力は“0″となる。
そのため、AND素子122からは“0゛が出力され、
AND素子123からも“0”′が出力されることにな
る。
一方、前記AND素子125からは′1″″が出力され
ているため、前記カウンタ121を“1′。
だけカウント・アップさせるとともに、OR素子126
を介して、前記マルチプレクサ12b。
12cに対しクラスタ0111について同期転送で転送
されたデータ及びアクセスのリクエストを選択して前記
5SE16に対するアクセス処理を行うことになる。そ
の際、AND素子124からは°“0°′信号が出力さ
れ、前記カウンタ0120についてはカウント・アップ
されず、又前記AND素子123及びOR素子127か
らは°“0″が出力されるので、PORTI 5TOP
信号が出力されていることになる。
すなわち、一方が同期転送であって他方が非同期転送で
ある場合には、同期転送により転送されたデータについ
てのアクセス要求が優先的に処理されることになる。
こうして、非同期転送が同期転送と競合した場合に、常
に同期転送が行われるようにすると一1非同期転送が全
くアクセスされず、非同期転送が終了しないという事態
が発生する。これを防止するため、本実施例では、前記
カウンタ0120及びカウンタ1121を設け、各クラ
スタ毎に、その取りやめた回数転送、すなわち、同期転
送アクセスの優先処理の回数の上限値αを決めておき、
前記クラスタのプライオリティがとられているところを
同、期転送との競合によりとられなかった場合を検出し
、同期当該回数が前記上限値αより大きくなった場合に
は、各クラスタに対応して設けられた前記各制御部15
2..1522のレジスタ15211またはレジスタ1
5212に格納されている非同期転送を表す+5YNC
FLAG ”O”を同期転送を表す“1°′に変更する
さらに、両者とも同期転送または非同期転送である場合
には、第5図から明らかなように、通常の場合と同様に
、前述したPORTOENB信号及びPORTI EN
B信号で割りふられた方のクラスタについて転送された
データのアクセス処理が優先的に処理され、前記カウン
タ120,121の計数値は何ら変化しないことになる
尚、以上の例では、説明の便宜上クラスタの数が2の場
合について説明したが、当該場合に限られるものではな
く、2以上についても同様である。
以上説明したように、本実施例ではカウンタを設けて、
同期転送と競合した場合にアクセス処理がなされない非
同期転送の回数の上限値を設定しているため、非同期転
送が終了しないという事態を回避することができる。
次に、他の実施例について説明する。
本例は前述した実施例と異なり、共用拡張記憶装置に、
各クラスタから転送されたデータのデータ長を検査し、
当該転送長が所定値αよりも大きい場合には非同期転送
、所定値βよりも小さい場合には同期転送と判断する転
送長判定部と、クラスタ間で当該拡張記憶装置に対する
アクセスが競合した場合には、同期転送により転送され
たデータと非同期転送により転送されたデータとのアク
セスが競合する場合には同期転送により転送されたデー
タのアクセスの処理を優先させる同期優先処理部を設け
たものである。
この例では転送の種類を予め転送しなくても、SSU側
で転送長を検査し、転送長がβより大きければ非同期転
送であると判断できるので、非同期転送による同期転送
の妨げが減少するため効果は大きい。
さらに、以上説明した例では、転送のエレメント単位に
プライオリティをとるシステムの例を示したが、当該例
に限られず、例えば、8エレメントを1ブロツクとし、
ブロック単位毎にプライオリティをとるシステムにおい
ても、同期転送を非同期転送に優先させるという点では
、同様の制御が実現できる。
また、以上説明した例の他に、1つの転送命令中はSS
Uのアクセスを占有するシステムにおいても、非同期転
送による転送が占有中に他のクラスタから同期転送が要
求された場合は、非同期転送を中断し、同期転送を行い
、しかるのちに、非同期転送を中断した箇所から再開す
ることで、同様の制御を実現することもできる。
〔発明の効果〕
以上説明したように、本発明によれば、共用拡張記憶装
置内に、同期転送によるアクセスと非同期処理によるア
クセスとが競合した場合には、同期転送によるアクセス
を優先的に行う同期転送優先処理部を設けている。
したがって、同期転送によるアクセスが非同期処理と競
合した場合の同期転送の処理待ちで、クラスタの中央処
理装置の処理停止のため発生する遅延を防止して、シス
テム全体の性能向上を図ることができる。
【図面の簡単な説明】
第1図は発明の原理ブロック図、第2図は実施例に係る
システムのブロック図、第3図は実施例に係るクラスタ
を示す図、第4図は実施例に係るブロック図、第5図は
実施例に係る同期転送優先回路の一部を示す図、及び第
6図は従来例に係るブロック図である。 (i=1.2.〜)、11□ 、11□12・・・同期
転送優先処理部 13・・・共用拡張記憶装置 (i=1,2.〜)、14..14□ ・・・識別情報包含転送手段 ・・・クラスタ

Claims (3)

    【特許請求の範囲】
  1. (1)少なくとも、主記憶装置、中央処理装置、記憶制
    御装置、及びチャネル装置を有する複数のクラスタ(1
    _1、1_2、〜、1_n)と、各クラスタとの間でア
    クセスが可能な共用拡張記憶装置(3)とを有する拡張
    記憶制御方式において、各クラスタに、同期転送または
    非同期転送を識別する識別情報を含めて、当該情報の表
    す転送方式で共用拡張記憶装置(3)に対してデータの
    転送を行う識別情報含有転送手段(4_1、4_2、〜
    、4_n)を設け、 前記共用拡張記憶装置(3)に、クラスタ間で当該共用
    拡張記憶装置に対するアクセス要求が競合した場合には
    前記情報を検査し、当該競合が同期転送により転送され
    たデータのアクセス要求と非同期転送により転送された
    データのアクセス要求との間のものである場合には同期
    転送により転送されたデータのアクセスの処理を優先さ
    せる同期転送優先処理部(2)を設けたことを特徴とす
    る拡張記憶制御方式。
  2. (2)請求項1記載の拡張記憶制御方式において、同期
    転送優先処理部が、非同期転送により転送されたデータ
    のアクセス要求と同期転送により転送されたデータのア
    クセス要求とが競合した場合に、同期転送により転送さ
    れたデータのアクセスを優先して処理した回数を計数す
    る計数回路と、当該回数が所定値に達した場合に、当該
    同期転送優先処理部の制御を抑止する抑止部と、を設け
    たことを特徴とする拡張記憶制御方式。
  3. (3)少なくとも、主記憶装置、中央処理装置、記憶制
    御装置、及びチャネル装置を有する複数のクラスタと、
    各クラスタとの間でアクセスが可能な共用拡張記憶装置
    とを有する拡張記憶制御方式において、 前記拡張記憶装置に、各クラスタから転送されたデータ
    の転送データ長を検査し、当該データ長が所定値よりも
    大きい場合には非同期転送と判定し、所定値よりも小さ
    い場合には同期転送と判定する転送長判定部と、 前記拡張記憶装置に、クラスタ間で当該拡張記憶装置に
    対するアクセス要求が競合した場合であって、当該競合
    が同期転送と判定されたデータのアクセス要求と非同期
    転送と判定されたデータのアクセス要求との間のもので
    ある場合には同期転送により転送されたデータのアクセ
    スの処理を優先させる同期転送優先処理部を設けたこと
    を特徴とする拡張記憶制御方式。
JP15040790A 1990-06-08 1990-06-08 拡張記憶制御方式 Pending JPH0443443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15040790A JPH0443443A (ja) 1990-06-08 1990-06-08 拡張記憶制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15040790A JPH0443443A (ja) 1990-06-08 1990-06-08 拡張記憶制御方式

Publications (1)

Publication Number Publication Date
JPH0443443A true JPH0443443A (ja) 1992-02-13

Family

ID=15496286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15040790A Pending JPH0443443A (ja) 1990-06-08 1990-06-08 拡張記憶制御方式

Country Status (1)

Country Link
JP (1) JPH0443443A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8332548B2 (en) 2006-12-13 2012-12-11 Fujitsu Limited Monitoring device, semiconductor integrated circuit, and monitoring method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8332548B2 (en) 2006-12-13 2012-12-11 Fujitsu Limited Monitoring device, semiconductor integrated circuit, and monitoring method

Similar Documents

Publication Publication Date Title
EP1645967B1 (en) Multi-channel DMA with shared FIFO buffer
US9032104B2 (en) Method and system for performing DMA in a multi-core system-on-chip using deadline-based scheduling
JPH02310664A (ja) 共有メモリを用いた通信方式
JPH0550018B2 (ja)
JPS63127368A (ja) ベクトル処理装置の制御方式
JPH04257054A (ja) チャネル間接続装置
JPH0443443A (ja) 拡張記憶制御方式
US5293493A (en) Preemption control for central processor with cache
US6349370B1 (en) Multiple bus shared memory parallel processor and processing method
JPH04120652A (ja) 並列処理装置
JP2000215154A (ja) Dmaコントロ―ラ
KR100215572B1 (ko) 인터페이스 버퍼 제어 방법 및 장치
KR100498909B1 (ko) 교환시스템의 프로세서간 통신 이중화 장치
JPS6145348A (ja) バス優先権制御方式
JPH0375959A (ja) マルチプロセッサのデータ転送装置
JPH10507548A (ja) データ処理システムおよび方法およびこのようなシステムとの通信システム
JPH07160655A (ja) メモリアクセス方式
EP0098170B1 (en) Access control processing system in computer system
JPH0877072A (ja) キャッシュメモリ装置
JPS59125465A (ja) マルチプロセツサシステム
JPS63231668A (ja) 割込みキユ−制御方式
JPH0460257B2 (ja)
JPH0357490B2 (ja)
JPS62546B2 (ja)
JPH0784933A (ja) 入出力制御ボード