JPH0439893B2 - - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、差圧を静電容量を介して電気信号に
変換する差圧変換装置に係り、特に温度および静
圧の影響を補正した差圧変換装置に関する。[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a differential pressure converting device that converts differential pressure into an electrical signal via capacitance, and particularly relates to a differential pressure converting device that converts differential pressure into an electrical signal through capacitance, and in particular, This invention relates to a pressure converter.

＜従来の技術＞ 第６図は差圧変換装置の従来の温度、静圧の変
動によるゼロ点変動、スパン変動補償の概念を説
明するための構成図である。１は一室構造の差圧
変換装置の本体断面を示し、両端面に測定すべき
圧力P_H，P_Lを受けるダイヤフラム２，３がその
周緑を本体に溶接されて配置されており、本体に
形成された貫通孔４とこれらダイヤフラムで囲ま
れた中空室内えにはシリコン油等の封液５が満た
されている。中空室中央部には拡大された電極室
が形成され、この電極室内には本体に嵌合した絶
縁材６に片側が支持された移動電極７及びこれに
対向して静電容量C₁，C₂を形成するための固定
電極８，９が配置されている。１０は中空室を介
して両ダイヤフラム２，３の中央部を連結するロ
ツドで、その中央部は電極室内において移動電極
７に固定されており、差圧に応動したダイヤフラ
ムの変位を移動電極に伝え、静電容量C₁，C₂を
差動的に変化させる。静電容量C₁，C₂は演算回
路１１に導かれて（C₂−C₁）／（C₂＋C₁）の演
算が施され、直流出力信号e₀に変換される。この
信号e₀は出力回路１２に導かれて、遠隔点の負荷
R_L、電源E_Bの直列回路に対し、４〜20ｍＡスパ
ンの出力電流I_Oに変換される。１３は本体１ある
いは封液５の温度Ｔを測定する温度センサ、１４
は封液５の圧力即ち静圧P_Sを測定する圧力センサ
であり、これらセンサ出力は、補償電圧発生回路
１５，１６に導かれ、ゼロ点補償用の温度信号
e_T、ゼロ点補償用の静圧信号e_Pに変換され、加算
点１７，１８の演算回路１１の出力信号e₀に加算
又は減算されて温度変動又は静圧変動に対するゼ
ロ点の変動が補償される。温度又は静圧変動に対
してダイヤフラム２，３のバネ定数変化等により
生ずるスパン変動が問題になる場合は、補償電圧
発生回路１５，１６より点線で示すスパン変動補
償用の温度信号、静圧信号e_T′，e_P′を発生させ、
出力回路１２の電圧−電流変換利得を変化させて
スパンの変動を補償する。<Prior Art> FIG. 6 is a configuration diagram for explaining the concept of compensating for zero point fluctuations and span fluctuations due to fluctuations in temperature and static pressure in a conventional differential pressure converter. 1 shows a cross-section of the main body of a differential pressure converter having a one-chamber structure, in which diaphragms 2 and 3 that receive the pressures P _H and P _L to be measured are placed on both end faces, with their peripheral green welded to the main body. A sealing liquid 5 such as silicone oil is filled in a hollow space surrounded by the through hole 4 formed in the diaphragm and the diaphragm. An enlarged electrode chamber is formed in the center of the hollow chamber, and within this electrode chamber, a movable electrode 7 whose one side is supported by an insulating material 6 fitted to the main body, and a capacitance C ₁ , C disposed opposite to the movable electrode 7 are supported. Fixed electrodes 8 and 9 for forming ₂ are arranged. Reference numeral 10 denotes a rod that connects the central parts of both diaphragms 2 and 3 via a hollow chamber, and the central part is fixed to the movable electrode 7 in the electrode chamber, and transmits the displacement of the diaphragm in response to the differential pressure to the movable electrode. , the capacitances C ₁ and C ₂ are changed differentially. The capacitances C ₁ and C ₂ are led to the arithmetic circuit 11 and subjected to the calculation of (C ₂ −C ₁ )/(C ₂ +C ₁ ), and converted into a DC output signal e ₀ . This signal e ₀ is routed to the output circuit 12 to
For a series circuit of R _L and power supply E _B , it is converted into an output current I _O with a span of 4 to 20 mA. 13 is a temperature sensor for measuring the temperature T of the main body 1 or the sealing liquid 5; 14;
is a pressure sensor that measures the pressure of the sealing liquid 5, that is, the static pressure P _S , and the outputs of these sensors are led to compensation voltage generation circuits 15 and 16 to generate a temperature signal for zero point compensation.
e _T is converted into a static pressure signal e _P for zero point compensation, and is added or subtracted from the output signal e ₀ of the arithmetic circuit 11 at addition points 17 and 18 to compensate for zero point fluctuations due to temperature fluctuations or static pressure fluctuations. be done. If span fluctuations caused by changes in the spring constants of the diaphragms 2 and 3 due to temperature or static pressure fluctuations become a problem, the compensation voltage generation circuits 15 and 16 generate temperature signals and static pressure signals for span fluctuation compensation shown by dotted lines. generate e _T ′, e _P ′,
The voltage-to-current conversion gain of the output circuit 12 is changed to compensate for the span variation.

＜発明が解決しようとする問題点＞ しかしながら、この様な従来の容量式変換装置
は差動容量センサのほかに静圧を補償するための
圧力センサを必要とし小形化の障害となる上にロ
ーコストをめざすアナログ形の容量式変換器を実
現する上での障害ともなる。<Problems to be Solved by the Invention> However, such conventional capacitive conversion devices require a pressure sensor to compensate for static pressure in addition to the differential capacitance sensor, which is an obstacle to miniaturization and is low cost. This also poses an obstacle to the realization of an analog capacitive converter.

＜問題点を解決するための手段＞ この発明は、以上の点を考慮してアナログ形で
差圧に対する静圧補償のできるようにするため、
移動電祝に対して第１電極と第２電極が対向して
設けられたこれ等の間に封液が満されて検出すべ
き差圧に応じて差動的に変化する第１および第２
センサ容量を形成する差動容量センサと、封液の
温度を検出する温度センサと、第１固定容量が第
１入力端と第１出力端の負帰還接続されかつ第１
電極が第１入力端に接続された第１増幅手段と、
第２固定容量が第２入力端と第２入力端の間に負
帰還接続されかつ第２電極が第２入力端に接続さ
れた第２増幅手段と、切換信号が入力され第１増
幅手段と第２増幅手段を交互に選択するセレクタ
と、切換信号が入力されこのセレクタによつて選
択される第１もしくは第２入力端のうち各非反転
入力端へ可変電圧を出力するチヤージヤと、可変
電圧に対して所定の電位差でセレクタによつて選
択される第１もしくは第２入力端のうち各反転入
力端に放電電圧を出力するデイスチヤージヤと、
第１もしくは第２増幅手段の出力電圧と可変電圧
とを比較してチヤージヤによつて充電される充電
期間とテイスチヤージヤによつて放電される放電
期間を切換えるチヤージコンパレータと、このチ
ヤージコンパレータの出力の変化をカウントし所
定のカウント数ごとに出力レベルを変えて切換信
号を出力するカウント手段と、切換信号と温度セ
ンサの温度信号が入力され静圧信号を演算する静
圧演算手段と、可変電圧に関連した出力に対して
静圧信号と温度信号により補正演算して差圧信号
を出力する補正演算手段とを具備する構成とした
ものである。<Means for Solving the Problems> In consideration of the above points, the present invention has the following features in order to enable static pressure compensation for differential pressure in an analog form.
A first electrode and a second electrode are provided facing each other with respect to the moving electronic congratulator, and a sealing liquid is filled between the first and second electrodes, and the first and second electrodes are differentially changed according to the differential pressure to be detected.
A differential capacitance sensor that forms a sensor capacitance, a temperature sensor that detects the temperature of the sealing liquid, and a first fixed capacitor are connected by negative feedback between the first input terminal and the first output terminal, and the first
a first amplifying means having an electrode connected to the first input end;
a second amplifying means in which a second fixed capacitor is connected in negative feedback between the second input terminal and the second input terminal and a second electrode is connected to the second input terminal; and a first amplifying means to which the switching signal is input. a selector that alternately selects the second amplifying means; a charger that receives a switching signal and outputs a variable voltage to each non-inverting input terminal of the first or second input terminal selected by the selector; a discharger that outputs a discharge voltage to each inverting input terminal among the first or second input terminals selected by the selector at a predetermined potential difference with respect to the discharge voltage;
A charge comparator that compares the output voltage of the first or second amplifying means with a variable voltage to switch between a charging period for charging by the charger and a discharging period for discharging by the taster; and an output of the charge comparator. counting means for counting changes in the output level and outputting a switching signal by changing the output level every predetermined number of counts, static pressure calculation means for calculating a static pressure signal by inputting the switching signal and the temperature signal from the temperature sensor, and a variable voltage The present invention is configured to include a correction calculation means for performing correction calculation on an output related to the static pressure signal and the temperature signal and outputting a differential pressure signal.

＜作用＞ セレクタにより第１増幅手段と第２像幅手段の
いずれかが選択され、選択された増幅手段は可変
電圧をセンサ容量と固定容量との容量比率で増幅
する。増幅手段の出力に生じた電圧はデイスチヤ
ージヤからの放電電流により基準電圧に引き戻さ
れるが、この引き戻しに要する放電時間は発振の
半サイクルを決める。所定回数の発振を繰り返し
たあとカウンタ手段を介して他の増幅手段に切り
換えられる。他の増幅手段でも上と同様の発振が
繰り返される。双方の発振によりカウンタの手段
の出力の平均電圧がゼロになるように可変電圧が
制御される。この可変電圧は差圧に比例し、カウ
ンタ手段の出力パルスの周期は封液の誘電率に比
例するので、可変電圧に対してカウンタ手段の周
期と温度信号を用いて所定の演算を施して静圧を
補償した差圧信号が得られる。<Operation> Either the first amplification means or the second image width means is selected by the selector, and the selected amplification means amplifies the variable voltage by the capacitance ratio of the sensor capacitance and the fixed capacitance. The voltage developed at the output of the amplifying means is pulled back to the reference voltage by the discharge current from the discharger, and the discharge time required for this pulling back determines a half cycle of oscillation. After repeating the oscillation a predetermined number of times, it is switched to another amplification means via the counter means. The same oscillation as above is repeated in other amplification means as well. Both oscillations control the variable voltage so that the average voltage at the output of the counter means is zero. This variable voltage is proportional to the differential pressure, and the period of the output pulse of the counter means is proportional to the dielectric constant of the sealing liquid. Therefore, a predetermined calculation is performed on the variable voltage using the period of the counter means and the temperature signal to obtain static electricity. A pressure-compensated differential pressure signal is obtained.

＜実施例＞ 以下、本発明の実施例について図面に基づき説
明する。第１図は本発明の一実施例を示すブロツ
ク図である。<Example> Hereinafter, an example of the present invention will be described based on the drawings. FIG. 1 is a block diagram showing one embodiment of the present invention.

差動容量センサ１９は移動電極７に対向して第
１電極８、第２電極９が配置され静電容量C₁，
C₂がそれぞれ形成され、更に温度センサ１３組
込まれている。 The differential capacitance sensor 19 has a first electrode 8 and a second electrode 9 arranged opposite to the moving electrode 7, and has a capacitance C ₁ ,
C ₂ is formed respectively, and a temperature sensor 13 is also incorporated.

差動増幅器Q₁，Q₂の反転入力端（−）は心線
CW₁，CW₂の周囲ガードGD₁，GD₂で囲われたケ
ーブル２０，２１を介して第１電極８（第２電極
９）の一端に接続されると共にその出力端と間に
固定容量C_k1，C_k2を介して接続されている。差動
増幅器Q₁，Q₂の非反転入力端（＋）はガード
GD₁，GD₂と共に可変電圧V_C1，V_C2が印加されて
いる。 The inverting input terminals (−) of differential amplifiers Q ₁ and Q ₂ are connected to the core wires.
It is connected to one end of the first electrode 8 (second electrode 9) via cables 20 and 21 surrounded by the surrounding guards GD ₁ and GD ₂ of CW ₁ and CW 2, and there _is a fixed capacitance C between the output end and the cable 20, 21. Connected via _k1 and C _k2 . The non-inverting input terminals (+) of differential amplifiers Q ₁ and Q ₂ are guarded.
Variable voltages V _C1 and V _C2 are applied together with GD ₁ and GD ₂ .

差動増幅器Q₁，Q₂の出力端はCMOS形のトラ
ンジスタQ₃，Q₄の各一端に接続され、これ等は
スイツチSW₁を構成している。CMOS形のトラ
ンジスタQ₅，Q₆の各一端は抵抗R_k1，R_2kを介し
て差動増幅器Q₁，Q₂の反転入力端（−）に接続
され、これ等はスイツチSW₂を構成している。ま
た、CMOS形のトランジスタQ₇，Q₈の各一端は
ガードGD₁，GD₂と接続され、これ等はスイツチ
応SW₃を構成している。これ等のスイツチSW₁〜
SW₃でセレクタ２２を構成している。 The output ends of the differential amplifiers Q ₁ and Q ₂ are connected to one end of each of CMOS transistors Q ₃ and Q ₄ , which constitute a switch SW ₁ . One end of each of the CMOS transistors Q ₅ and Q ₆ is connected to the inverting input end (-) of the differential amplifier Q ₁ and Q ₂ via resistors R _k1 and R _2k , and these constitute a switch SW _2. ing. Further, one end of each of CMOS type transistors Q ₇ and Q ₈ is connected to guards GD ₁ and GD ₂ , and these constitute a switch SW ₃ . These switch SW ₁ ~
SW ₃ constitutes a selector 22.

チヤージコンバータQ₉の反転入力端（−）は
トランジスタQ₅，Q₄の各他端と、非反転入力端
（＋）はフイルタFTを介してトランジスタQ₇，
Q₈の各地端とそれぞれ接続されている。その出
力端はｎとビツトのカウンタC_Tの入力端C_Lに接
続されている。その出力端Q_oに得られる切替信
号はスイツチSW₁〜SW₂を差動増幅器Q₁側とQ₂
側に切替えると共にチヤージヤ２３に入力され
る。 The inverting input terminal (-) of charge converter Q ₉ is connected to the other terminals of transistors Q ₅ and Q ₄ , and the non-inverting input terminal (+) is connected to transistors Q 7 and Q ₇ via filter FT.
It is connected to each end of _Q8 . Its output is connected to the input C _L of an n-bit counter C _T . The switching signal obtained at its output terminal Q _o connects the switches SW ₁ to _{SW 2} to the differential amplifier Q ₁ side and Q ₂
When switching to the side, the signal is input to the charger 23.

チヤージヤ２３はこの切替信号と共にチヤージ
コンパレータQ₉の出力が入力され、スイツチ
SW₃を介して差動増幅器Q₁，Q₂の非反転入力端
（＋）に印加される可変電圧V_e1，V_C2と操作電圧
ｖを発生させる。 The output of the charge comparator _Q9 is input to the charger 23 along with this switching signal, and the switch is activated.
Variable voltages V _e1 and V _C2 and an operating voltage v are generated via SW ₃ to the non-inverting input terminals (+) of the differential amplifiers Q ₁ and Q ₂ .

２４はデイスチヤージヤであり、チヤージコン
パレータQ₉の出力が入力され、可変電圧V_e1，
V_e2に対して所定の差電圧e_Dをもつ放電電圧をト
ランジスタQ₅，Q₆の各地端に印加する。 24 is a discharger, to which the output of the charge comparator _Q9 is input, and the variable voltage V _e1 ,
A discharge voltage having a predetermined differential voltage e _D with respect to V _e2 is applied to each terminal of the transistors Q ₅ and Q ₆ .

静圧演算回路２５はカウンタC_Tの出力端Q_oに
得られる切替信号と温度センサ１３から得られる
温度信号が入力され封液５に印加される静圧P_Sを
所定の演算式により演算し、補正演算回路２６に
入力する。補正演算回路２６は静圧P_Sと温度信号
Ｔおよび操作電圧ｖが入力され静圧と温度補正を
して出力端２７に出力する。 The static pressure calculation circuit 25 receives the switching signal obtained from the output terminal _Qo of the counter _CT and the temperature signal obtained from the temperature sensor 13, and calculates the static pressure P _S applied to the sealing liquid 5 using a predetermined calculation formula. , are input to the correction calculation circuit 26. The correction calculation circuit 26 receives the static pressure P _S , the temperature signal T, and the operating voltage v, corrects the static pressure and temperature, and outputs the corrected signals to the output terminal 27.

次に、チヤージヤ２３の内部構成について説明
する。カウンタC_Tの出力（切替信号）とチヤー
ジコンパレータQ₉の出力はそれぞれインパータ
G₁，G₂の入力端に印加され各出力端はアンドゲ
ートG₃の入力端に接続されている。アンドゲー
トG₄の入力端はインバータG₂の出力とカウンタ
C_Tの出力（切替信号）がそれぞれ入力されてい
る。 Next, the internal structure of the charger 23 will be explained. The output of counter C _T (switching signal) and the output of charge comparator Q ₉ are each connected to an inverter.
It is applied to the input terminals of G ₁ and G ₂ , and each output terminal is connected to the input terminal of AND gate G ₃ . The input terminal of AND gate G ₄ is the output of inverter G ₂ and the counter
The outputs (switching signals) of _CT are each input.

スイツチSW₄，SW₅，SW₆電界効果トランジス
タで構成され、アンドゲートG₃，G₄およびチヤ
ージコンパレータQ₉の出力で開閉される。 It consists of switches SW ₄ , SW ₅ and SW ₆ field effect transistors, and is opened and closed by the output of AND gates G ₃ and G ₄ and charge comparator Q ₉ .

カウンタC_Tの出力である切替信号は、非反転
入力端（＋）に基準電圧E_R（例えば＋1V）が印加
され反転入力端（−）側に入力抵抗R₂、積分コ
ンデンサC_Iをもつ差動増幅器Q₁₀で構成された積
分器２８の入力端に印加され、その出力端はスイ
ツチSW₅を介してスイツチSW₃の他端に接続され
る。積分コンデンサC_Iの両端からは操作電圧ｖを
得る。 _{The switching} signal, which is the output _of the counter _C The signal is applied to the input end of an integrator 28 composed of a dynamic amplifier _Q10 , and its output end is connected to the other end of the switch _SW3 via a switch _SW5 . An operating voltage v is obtained from both ends of the integrating capacitor C _I.

積分器２８の出力端は非反転入力端（＋）に基
準電圧E_Rが印加され反転入力端（−）側に入力
抵抗R₃と帰還抵抗R₄が接続された差動増幅器Q₁₁
で構成された比例増幅器２９の入力端に接続さ
れ、その出力端はスイツチSW₄を介してスイツチ
SW₃の他端に接続されている。なお、スイツチ
SW₆の一端は共通電位点COMへ、他端はスイツ
チSW₃の他端に接続されている。 The output terminal of the integrator 28 is a differential amplifier Q ₁₁ in which a reference voltage E _R is applied to the non-inverting input terminal (+) and an input resistor R ₃ and a feedback resistor R ₄ are connected to the inverting input terminal (-).
The output terminal is connected to the input terminal _of a proportional amplifier 29 composed of
Connected to the other end of SW ₃ . In addition, the switch
One end of SW ₆ is connected to the common potential point COM, and the other end is connected to the other end of switch SW ₃ .

次に、デイスチヤージヤ２４内部構成について
説明する。電源電圧−Ｅを適当に分圧して差電圧
E_Dとして例えば−0.5ボルトを作る。差電圧E_Dは
スイツチSW₇、フライングキヤパシタC_D、スイ
ツチSW₈の直列回路によりフライングキヤパシタ
C_Dに蓄積され、スイツチSW₉とSW₁₀で差電圧E_D
を反転させ可変電圧V_e1，V_e2にその反転された
差電圧E_Dを重畳してスイツチSW₂のトランジス
タQ₅，Q₆の他端に印加している。スイツチSW₁₁
は差電圧E_DをトランジスタQ₅，Q₆の他端に印加
する。これ等のスイツチSW₇，SW₈およびSW₁₁
は、チヤージコンパレータQ₉の出力で、スイツ
チSW₉，SW₁₀はチヤージコンパレータQ₉の出力
をインバータG₅で反転した電圧で制御される。 Next, the internal structure of the discharger 24 will be explained. Divide the power supply voltage -E appropriately to obtain the differential voltage.
For example, make −0.5 volt as E _D. The differential voltage E _D is connected to the flying capacitor by a series circuit of switch SW ₇ , flying capacitor C _D , and switch SW ₈ .
Accumulated in C _D , differential voltage E _D across switches SW ₉ and SW ₁₀
is inverted and the inverted differential voltage _ED is superimposed on the variable voltages V _e1 and V _e2 and applied to the other ends of the transistors Q ₅ and Q ₆ of the switch SW ₂ . Switch SW ₁₁
applies a differential voltage E _D to the other ends of transistors Q ₅ and Q ₆ . These switches SW ₇ , SW ₈ and SW ₁₁
is the output of the charge comparator _Q9 , and the switches _SW9 and _SW10 are controlled by the voltage obtained by inverting the output of the charge comparator _Q9 with the inverter _G5 .

なお、各素子は電源電圧を＋Ｅ（例えば＋4V）、
−Ｅ（例えば−2V）で各々付勢されている。 In addition, each element has a power supply voltage of +E (for example, +4V),
-E (eg -2V), respectively.

次に、以上の如く構成された第１図に示す実施
例の動作について第２図、第３図および第４図に
示す波形図を用いて説明する。 Next, the operation of the embodiment shown in FIG. 1 constructed as above will be explained using the waveform diagrams shown in FIGS. 2, 3, and 4.

先ず動作の理解を容易にするため操作電圧ｖが
ゼロの状態について説明する。この場合は差動増
幅器Q₁側とQ₂とが相互干渉なく動作している状
態であり、第２図にその各部の波形を示す。 First, to facilitate understanding of the operation, a state in which the operating voltage v is zero will be explained. In this case, the differential amplifier Q ₁ side and Q ₂ are operating without mutual interference, and FIG. 2 shows the waveforms of each part.

操作電圧ｖ＝０であるので差動増幅器Q₁₀の出
力端、Q₁₁の出力端には共に基準電圧E_Rが生じて
いる。更に、カウンタC_Tの出力端Q_oがハイレベ
ル“Ｈ”の状態（第２図へ）にあるときはトラン
ジスタQ₄，Q₅，Q₇がオンとなり静電容量C₁側が
選択された状態にある。これ等の状態においてチ
ヤージコンパレータQ₉の出力がハイレベル“Ｈ″
からローレベル″L″に変化する（第２図ホ）とス
イツチSW₆はオンからオフへ、スイツチSW₅がオ
フに変化し、差動増幅Q₁の非反転入力（＋）は
ゼロ電圧から基準電圧E_Rに急に増加する（第２
図ニ）。このため差動増幅器Q₁の出力（第２図
ハ）は急激に電圧e_Hだけ上昇する。しかし、差動
増幅器Q₁の反転入力端（−）の電位は差動増幅
器Q₁の帰還作用により基準電圧E_Rに保持される
（第２図ニ）。一方、デイスチヤージヤ２４はチヤ
ージヤ２３の出力（第２図ロ）に対して常にe_Dだ
けの差電圧で（第２図イ）スイツチSW₂を介して
抵抗R_k1と固定容量C_k1の直列回路に印加している
ので、差動増幅器Q₁の反転入力端（−）の電位
を基準電圧E_Rに保持する必要から、その出力端
の電圧は徐々に低下する（第２図ハ）。この電圧
低下が進行し差動増幅器Q₁の出力端の電圧が基
準電圧E_Rより低下すると、チヤージコンパレー
タQ₉の非反転入力端（＋）に印加されている基
準電圧E_Rより反転入力（−）の電圧が低下する
ので、その出力端の電圧レベルがハイレベル
“Ｈ”に反転し（第２図ホ）、スイツチSW₆がオン
になる。この場合にチヤージコンパレータQ₉の
非反転入力端（＋）の方が反転入力端（−）より
先に変化しないようにフイルタFTが非反転入力
端（＋）側に挿入されている。 Since the operating voltage v=0, a reference voltage E _R is generated at both the output ends of the differential amplifier Q ₁₀ and Q ₁₁ . Furthermore, when the output terminal Q _o of the counter C _T is at a high level "H" (see Figure 2), the transistors Q ₄ , Q ₅ , and Q ₇ are turned on, and the capacitance C ₁ side is selected. It is in. In these conditions, the output of charge comparator _Q9 is high level “H”
to low level "L" (Fig. 2 E), switch SW ₆ changes from on to off, switch SW ₅ changes to off, and the non-inverting input (+) of differential amplifier Q ₁ changes from zero voltage to The reference voltage E _R suddenly increases (second
Figure 2). Therefore, the output of the differential amplifier _Q1 (FIG. 2C) suddenly increases by the voltage _eH . However, the potential at the inverting input terminal (-) of the differential amplifier _Q1 is held at the reference voltage _ER by the feedback action of the differential amplifier _Q1 (FIG. 2D). On the other hand, the discharger 24 is always connected to the series circuit of the resistor R _k1 and the fixed capacitor C _k1 via the switch SW ₂ with a voltage difference of only e _D to the output of the charger 23 (Figure 2 B) (Figure 2 A). Since it is necessary to maintain the potential at the inverting input terminal (-) of the differential amplifier _Q1 at the reference voltage _ER , the voltage at its output terminal gradually decreases (FIG. 2C). When this voltage drop progresses and the voltage at the output terminal of differential amplifier Q ₁ becomes lower than the reference voltage _ER , the inverting input becomes lower than the reference voltage _ER applied to the non-inverting input terminal (+) of charge comparator Q ₉ . Since the (-) voltage decreases, the voltage level at the output terminal is inverted to a high level "H" (FIG. 2(e)), and the switch _SW6 is turned on. In this case, a filter FT is inserted on the non-inverting input end (+) side of the charge comparator _Q9 so that the non-inverting input end (+) does not change before the inverting input end (-).

差動増幅Q₁の出力が電圧変化e_Hから基準電圧
E_Rまで低下する期間ではデイスチヤージヤ２４
から流出する電流をi₁とすれば次式が成立する。 The output of the differential amplifier Q ₁ changes from the voltage e _H to the reference voltage.
During the period when it drops to E _R , the destaticizer is 24
If the current flowing out from i ₁ is set, the following equation holds true.

i₁＝e_D／R_k1 (1) E_R＝C_k1／C₁＋C_k1e_H (2) 次に、チヤージコンパレータQ₉の出力がハイ
レベル“Ｈ”に反転すると（第２図ホ）、スイツ
チSW₆がオンとなりトランジスタQ₇を介して差
動増幅Q₁の非反転入力端（＋）はゼロ電圧に急
激に低下する（第２図ニ）。このため差動増幅器
Q₁の出力（第２図ハ）は急激に電圧e_Hだけ低下
する。しかし、差動増幅Q₁の反転入力端（−）
の電位は差動増幅器Q₁の帰還作用によりゼロ電
圧に保持される（第２図ニ）。一方、デイスチヤ
ージヤ２４はチヤージヤ２３の出力（第２図ロ）
に対して常にe_Dだけの差電圧で（第２図イ）スイ
ツチSW₂を介して抵抗R_k1直列回路に印加してい
るので、差動増幅器Q₁の反転入力端（−）の電
位をゼロ電圧に保持する必要から、その出力端の
電圧が徐々に増加する（第２図ハ）。この電圧上
昇が進行し差動増幅器Q₁出力端の電圧がゼロ電
圧より上昇すると、チヤージコンパレータQ₉の
非反転入力端（＋）に印加されているゼロ電圧よ
り反転入力端（−）の電圧が上昇するので、その
出力端の電圧レベルがローレベル“Ｌ”に反転し
（第２図ホ）、スイツチSW₆がオフになる。 i ₁ = e _D /R _k1 (1) E _R = C _k1 /C ₁ +C _k1 e _H (2) Next, when the output of the charge comparator _Q9 is inverted to high level “H” (Fig. ), the switch SW ₆ is turned on, and the non-inverting input terminal (+) of the differential amplifier Q ₁ rapidly drops to zero voltage via the transistor Q ₇ (FIG. 2 D). For this reason, a differential amplifier
The output of Q ₁ (Fig. 2 C) suddenly drops by the voltage e _H. However, the inverting input terminal (−) of the differential amplifier _Q1
The potential of is held at zero voltage by the feedback action of the differential amplifier _Q1 (Fig. 2D). On the other hand, the charger 24 is the output of the charger 23 (Figure 2 B).
Since a voltage difference of only e _D is always applied to the series circuit of resistor R _k1 via switch SW ₂ (Figure 2 A), the potential at the inverting input terminal (-) of differential amplifier Q ₁ is Since it is necessary to maintain it at zero voltage, the voltage at its output end gradually increases (FIG. 2C). As this voltage rise progresses and the voltage at the output terminal of differential amplifier Q ₁ rises above zero voltage, the voltage at the inverting input terminal (-) becomes higher than the zero voltage applied to the non-inverting input terminal (+) of charge comparator Q ₉ . As the voltage increases, the voltage level at the output terminal is inverted to low level "L" (FIG. 2(e)), and the switch SW ₆ is turned off.

差動増幅Q₁の出力が電圧変化e_Hからゼロ電圧
まで上昇する期間でも、デイスチヤージヤ２４に
流入する電流i₁と等しい。 Even during the period in which the output of the differential amplifier Q ₁ rises from the voltage change e _H to zero voltage, it is equal to the current i ₁ flowing into the discharger 24 .

以上の動作を交互に繰り返すが、カウンタC_T
はこの繰り返しの回数を計数し、所定ビツト数ｎ
だけ計数し、期間T_H（第２図ヘ）を経過するとそ
の出力端Q_oの電圧レベルを反転し、ローレベル
“Ｌ”とする。この期間T_Lの状態（第２図ヘ）で
はトランジスタQ₃，Q₆，Q₈がオンとなり静電容
量C₂側が選択された状態になる。以後は期間T_H
と同じように動作する。ただし、差動増幅器Q₂
の出力の電圧変化e_L、デイスチヤージヤ２４から
流出入する電流i₂は次のようになる。 The above operations are repeated alternately, but the counter C _T
counts the number of repetitions, and calculates the predetermined number of bits n
When the period T _H (FIG. 2) has elapsed, the voltage level at the output terminal Q _o is inverted and set to low level "L". During this period T _L (FIG. 2), transistors Q ₃ , Q ₆ , and Q ₈ are turned on, and the capacitance C ₂ side is selected. From then on, the period T _H
works the same way. However, the differential amplifier Q ₂
The voltage change e _L at the output of , the current i ₂ flowing in and out of the discharger 24 is as follows.

i₂＝e_D／R_k2 (3) E_R＝C_k2C₂＋C_k2e_L (4) チヤージコンパレータQ₉の出力の反転動作へ
の移行後に起る電荷の移動量とその解消に要する
期間t_Hとt_Lは （e_H−E_R）C_k1＝i₁t_H (5) （e_L−E_R）C_k2＝i₂t_L (6) となる。(1)〜(4)式を用いて(5)、(6)式を変形する
と、 t_H＝E_RC₁／i₁ (7) t_L＝E_RC₂／i₂ (8) となり期間T_H，T_Lは T_H＝2ⁿt_H＝2ⁿE_RC₁／i₁ (9) T_L＝2ⁿt_L＝2ⁿE_RC₂／i₂ (10) となる。そこで、R_k1＝R_k2に選定しi₁＝i₂にする
と期間T_H，T_Lはそれぞれ静電容量C₁，C₂に比例
した値として得られる。 i ₂ = e _D /R _k2 (3) E _R = C _k2 C ₂ + C _k2 e _L (4) Amount of charge movement that occurs after the output of charge comparator _Q9 shifts to inversion operation and the amount required to eliminate it The periods t _H and t _L are (e _H −E _R )C _k1 = i ₁ t _H (5) (e _L −E _R )C _k2 = i ₂ t _L (6). Transforming equations (5) and (6) using equations (1) to (4), t _H = E _R C ₁ /i ₁ (7) t _L = E _R C ₂ /i ₂ (8) The periods T _H and T _L are T _H = 2 ⁿ t _H = 2 ⁿ E _R C ₁ /i ₁ (9) T _L = 2 ⁿ t _L = 2 ⁿ E _R C ₂ /i ₂ (10). Therefore, if R _k1 = R _k2 and i ₁ = i ₂ are selected, the periods T _H and T _L are obtained as values proportional to the capacitances C ₁ and C ₂ , respectively.

第４図はデイスチヤージヤ２４の各部の波形を
示している。チヤージコンパレータQ₉の出力が
＋Ｅのハイレベル“Ｈ”のとき（第４図イ）は、
スイツチSW_11，SW₇，SW₈がいずれもオン（第
４図ロ，ハ）状態となり、フライングキヤパシタ
C_Dには電圧E_Dに対応する電荷が充電される。一
方、スイツチSW₁₁を介してデイスチヤージヤ２
４より負の差電圧−E_Dが出力される（第４図
ホ）。 FIG. 4 shows waveforms at various parts of the discharge gear 24. When the output of charge comparator _Q9 is +E high level “H” (Fig. 4 A),
Switches SW _11, SW ₇ , and SW ₈ are all turned on (Fig. 4 B and C), and the flying capacitor is turned on.
C _D is charged with an electric charge corresponding to voltage E _D. On the other hand, the discharge gear 2 is connected via switch SW ₁₁ .
4 outputs a negative differential voltage -E _D (Fig. 4 E).

チヤージコンパレータQ₉の出力が−Ｅのロー
レベル“Ｌ”のとき（第４図イ）は、スイツチ
SW₉，SW₁₀がオン（第４図ニ）となり、フライ
ングキヤパシタC_Dに充電され反転された電圧＋
E_Dがチヤージヤ２３の出力である基準電圧E_Rに
重畳（E_R＋e_D）されてデイスチヤージヤ２４より
出力される。以上によりチヤージヤ２３の出力に
対して常にe_Dだけの差電圧でもつて出力される。 When the output of charge comparator _Q9 is -E low level "L" (Fig. 4A), the switch
SW ₉ and SW ₁₀ turn on (Fig. 4 D), and the flying capacitor C _D is charged and the inverted voltage +
E _D is superimposed on the reference voltage E _R that is the output of the charger 23 (E _R +e _D ) and is output from the charger 24. As a result of the above, the output of the charger 23 is always output with a voltage difference of only e _D.

次に、操作電圧ｖをゼロに固定しない通常の場
合の状態についてその動作を説明する。この場合
の第１図に示す実施例の各部の波形は第３図で示
される。 Next, the operation will be described for a normal state in which the operating voltage v is not fixed at zero. The waveforms of each part of the embodiment shown in FIG. 1 in this case are shown in FIG.

積分器２８への入力電圧はカウンタC_Tの出力
端Q_oから印加され第３図ヘに示す＋Ｅのハイレ
ベル期間“Ｈ”と−Ｅのローレベル期間“Ｌ”と
が与える平均電圧となる。積分器２８非反転入力
端（＋）に印加されている基準電圧E_Rとカウン
タC_Tからの平均電圧との差により積分器２８の
出力は上昇、下降する。例えば期間T_Hが期間T_L
より大きいときは積分器２８の出力は下降し、逆
の場合は上昇する。T_H＝T_Lでは平衡し積分器２
８の出力は静止する。 The input voltage to the integrator 28 is applied from the output terminal Q _o of the counter C _T and becomes the average voltage given by the high level period "H" of +E and the low level period "L" of -E shown in FIG. . The output of the integrator 28 rises and falls depending on the difference between the reference voltage E _R applied to the non-inverting input terminal (+) of the integrator 28 and the average voltage from the counter _CT . For example, period T _H is period T _L
When it is larger, the output of the integrator 28 falls, and vice versa, it rises. Balanced at T _H = T _L , integrator 2
The output of 8 is stationary.

積分器２８が機能しない初期状態では、簡単な
ため操作電圧をｖ＝０として、積分器２８と比例
増幅器２９の各出力は基準電圧E_Rの状態にある
として第２図に示す波形図で説明したが、期間
（T_H＋T_L）が経過した後は積分聞２８が機能す
る。 In the initial state in which the integrator 28 does not function, the operation voltage is set to v=0 for simplicity, and each output of the integrator 28 and proportional amplifier 29 is assumed to be in the state of the reference voltage E _R. This will be explained using the waveform diagram shown in Fig. 2. However, after the period (T _H +T _L ) has elapsed, the integrating circuit 28 functions.

第２図に示すT_H＞T_Lの初期状態にある場合に
は、積分聞２８の出力端に（E_R−ｖ）、比例増幅
器２９の出力端には（E_R＋ｖ）の変化が生ずる。
そして、第３図に示すT_H＝T_LＴの状態つまりカ
ウントC_Tの出力端Q_oの平衡電圧がゼロになるよ
うな操作電圧ｖが生じた状態で操作電圧ｖの変化
が停止する。 In the initial state of T _H > T _L shown in Fig. 2, a change of (E _R −v) occurs at the output end of the integral amplifier 28 and a change (E _R +v) occurs at the output end of the proportional amplifier 29. .
Then, the change in the operating voltage _v stops in the state of T _H =T _L T shown in FIG. 3, that is, in the state where the operating voltage v is generated such that the equilibrium voltage at the output terminal Q _o of the count C T becomes zero.

従つて、第３図に示す平衡状態ではカウンタ
C_Tの期間T_H，T_Lに対応してチヤージヤ２３から
は（E_R−ｖ）とゼロ、（E_R＋ｖ）とゼロの各電圧
（第３図ロ）が差動増幅器Q₁，Q₂の各非反転入力
端（＋）に印加される（第３図ハ）。これに伴つ
て差動増幅器Q₁，Q₂の帰還作用によりその反転
入力端（−）も（E_R−ｖ）とゼロ、（E_R＋ｖ）と
ゼロの各電圧となる（第３図ニ）。差動増幅器
Q₁，Q₂の出力はチヤージヤ２３からの電圧変化
に伴つてそれぞれe_H，e_Lの変化を生ずる（第３図
ハ）が、これを中和すべくテイスチヤージヤ２４
から電圧（E_R−ｖ＋e_D），（E_R＋ｖ＋e_D）が印加さ
れる（第３図イ）。以上の結果、チヤージコンパ
レータQ₉の出力は期間t_Hとt_Lとが等しくなり（第
３図ホ）、カウンタC_Tの出力の期間T_HとT_Lも等し
くなる（第３図ヘ）。なお、第３図ト〜ルはスイ
ツチSW₆，SW₅，SW₄およびトランジスタQ₇，
Q₈の各状態を示している。 Therefore, in the equilibrium state shown in Figure 3, the counter
Corresponding to the periods T _H and T _L of C _T , the charger 23 outputs voltages (E _R −v) and zero, and (E _R +v) and zero (Fig. 3 b) to the differential amplifiers Q ₁ and Q. ₂ to each non-inverting input terminal (+) (Fig. 3C). Along with this, due to the feedback action of the differential amplifiers Q ₁ and Q ₂ , their inverting input terminals (-) also become zero voltages (E _R -v) and zero voltages (E _R +v) (Fig. 3). ). differential amplifier
The outputs of Q ₁ and Q ₂ cause changes in e _H and e _L , respectively, as the voltage from the charger 23 changes (Fig. 3 C), but in order to neutralize this, the taste charger 24
Voltages (E _R −v+e _D ) and (E _R +v+e _D ) are applied from (FIG. 3A). As a result of the above, the periods t _H and t _L of the output of the charge comparator Q ₉ are equal (Fig. 3 E), and the periods T _H and T _L of the output of the counter C _T are also equal (Fig. 3 F). . In addition, Figure 3 shows switches SW ₆ , SW ₅ , SW ₄ and transistors Q ₇ ,
Each state of _Q8 is shown.

第３図における動作は第２図における波形のピ
ーク電圧に変わるだけで第２図の場合と同様であ
る。従つて(2)、(4)式におけるE_Rの代りにそれぞ
れ（E_R−ｖ）、（E_R＋ｖ）を用いると E_R−ｖ＝C_k1／C₁＋C_k1e_H （11） E_R＋ｖ＝C_k2／C₂＋C_k2e_L （12） となる。また、(5)、(6)式に対しては ｛e_H−（E_R−ｖ）｝C_k1＝i₁t_H （13） ｛e_L−（E_R＋ｖ）｝C_k2＝i₂t_L （14） となる。i₁＝i₂に選定しt_H＝T_Lを与える操作電圧
ｖは（11）〜（14）式から ｖ＝C₁−C₂／C₁＋C₂E_R （15） を得る。 The operation in FIG. 3 is the same as that in FIG. 2, except that the peak voltage of the waveform in FIG. 2 is changed. Therefore, if (E _R −v) and (E _R +v) are used instead of E _R in equations (2) and (4), respectively, E _R −v=C _k1 /C ₁ +C _k1 e _H (11) E _R + v=C _k2 /C ₂ +C _k2 e _L (12). Also, for equations (5) and (6), {e _H − (E _R −v)}C _k1 = i ₁ t _H (13) {e _L − (E _R +v)}C _k2 = i ₂ t _L (14). The operating voltage v which selects i ₁ = i ₂ and gives t _H = T _L is obtained from equations (11) to (14) as follows: v = C ₁ −C ₂ /C ₁ +C ₂ E _R (15).

また、（11）〜（15）式を用い、ｉ＝i₁＝i₂とお
いて、 t_H＝t_L＝2E_R／ｉ・C₁C₂／C₁＋C₂ ……（16） となる。期間T_Hは T_H＝2ⁿt_H＝２2ⁿE_R／ｉ・C₁C₂／C₁＋C₂ （17） であり、期間T_Lも同じ値となる。 Also, using equations (11) to (15) and setting i = i ₁ = i ₂ , t _H = t _L = 2E _R /i・C ₁ C ₂ /C ₁ + C ₂ ...(16) . The period T _H is T _H =2 ⁿ t _H = 22 ⁿ E _R /i·C ₁ C ₂ /C ₁ +C ₂ (17), and the period T _L has the same value.

従つて、操作電圧ｖは静電容量C₁，C₂の和分
の差、カウンタC_Tの出力の切替電圧の周期、つ
まり期間T_H（＝T_L）は和分の積を現わしている。 Therefore, the operating voltage v is the difference between the sums of the capacitances C ₁ and C ₂ , and the period of the switching voltage of the output of the counter C _T , that is, the period T _H (=T _L ) represents the product of the sums. There is.

ところで、差圧Δpがゼロのときの各静電容量
C₁，C₂の値をC₀、移動電極７バネ定数をｋとす
れば、静電容量C₁，C₂は、 C₁＝C₀１／１−KΔP （18） C₂＝C₀１／１−KΔP （19） として現わせる。これ等の式から、差圧ΔPは ΔP＝１／Ｋ（C₁−C₂／C₁＋C₂） （20） となる。また、静電容量C₀は封液５の誘電率を
ε、真空での静電容量C_VとすればC₀＝εC_Vである
から、（18）、（19）式を用いて、 ε＝２／C_V（C₁C₂／C₁＋C₂） （21） となる。従つて、（15）、（20）式を用いて ΔP＝ｖ／KE_R （22） となり、（17）、（20）式から ε＝ｉ／2ⁿE_RT_H （23） となる。つまり、操作電圧ｖは差圧ΔPに比例し、
期間T_H誘電率εに比例する。 By the way, each capacitance when the differential pressure Δp is zero
If the values of C ₁ and C ₂ are C ₀ and the spring constant of the moving electrode 7 is k, then the capacitances C ₁ and C ₂ are: C ₁ = C ₀ 1/1−KΔP (18) C ₂ = C ₀ Express it as 1/1−KΔP (19). From these equations, the differential pressure ΔP is ΔP=1/K(C ₁ −C ₂ /C ₁ +C ₂ ) (20). Furthermore, if the dielectric constant of the sealing liquid ₅ is ε, and the capacitance C _V in vacuum, the capacitance C 0 is C ₀ =εC _V , so using equations (18) and (19), ε =2/C _V (C ₁ C ₂ /C ₁ +C ₂ ) (21). Therefore, using equations (15) and (20), ΔP=v/KE _R (22), and from equations (17) and (20), ε=i/2 ⁿ E _R T _H (23). In other words, the operating voltage v is proportional to the differential pressure ΔP,
The period T _H is proportional to the dielectric constant ε.

次に、誘電率εと静圧P_S、温度Ｔとの関係につ
いて説明する。温度Ｔが上昇すると誘電率εは減
少し、静圧P_Sが増大すると誘電率εは増加するの
で、基準温度での誘電率をε₀，ａ，ｂを定数とす
ると、誘電率εは次式で示される。 Next, the relationship between the dielectric constant ε, the static pressure P _S , and the temperature T will be explained. As the temperature T increases, the dielectric constant ε decreases, and as the static pressure P _S increases, the dielectric constant ε increases, so if the dielectric constant at the reference temperature is ε ₀ and a and b are constants, the dielectric constant ε is as follows. It is shown by the formula.

ε＝ε₀（１−aT＋bP_S） （24） これを変形して、静圧P_Sは P_S＝１／ｂ・ε−ε₀／ε₀＋ａ／ｂＴ （25） となる。誘電率εの変化率をΔε、α＝１／ｂ、
β＝−ａ／ｂとおくと（25）式は P_S＝α・Δε−βT （26） となる。α、βはそれぞれΔε、Ｔに対する補正
係数である。 ε=ε ₀ (1−aT+bP _S ) (24) By transforming this, the static pressure P _S becomes P _S =1/b·ε−ε ₀ /ε ₀ +a/bT (25). Let the rate of change of the dielectric constant ε be Δε, α=1/b,
If β=−a/b, equation (25) becomes P _S =α・Δε−βT (26). α and β are correction coefficients for Δε and T, respectively.

以上の式（23）〜（26）に示す演算を静圧演算
回路２５において実行する。 The calculations shown in equations (23) to (26) above are executed in the static pressure calculation circuit 25.

一方、差圧ΔPは（22）式で示されるが、この
（22）式は理想的な場合、即ち固定電極８，９、
移動電極７相互間が平行でかつバネ定数Ｋも一定
であるような場合について成立する式である。し
かし、実際には静圧P_Sあるいは温度Ｔが変化する
と、本体１が変形するなどして（22）式で得られ
た差圧ΔPが変化する。そこで、差圧ΔPを補正す
る必要がある。静圧P_Sに対する補正係数をk₁、温
度に対する補正係数をk₂とすると、補正された差
圧ΔP_Cは次のようになる。 On the other hand, the differential pressure ΔP is expressed by equation (22), but this equation (22) is expressed in the ideal case, that is, when the fixed electrodes 8, 9,
This equation holds true in the case where the moving electrodes 7 are parallel to each other and the spring constant K is also constant. However, in reality, when the static pressure P _S or the temperature T changes, the main body 1 deforms and the differential pressure ΔP obtained by equation (22) changes. Therefore, it is necessary to correct the differential pressure ΔP. Assuming that the correction coefficient for static pressure P _S is k ₁ and the correction coefficient for temperature is k ₂ , the corrected differential pressure ΔP _C is as follows.

ΔP_C＝ΔP（１＋k₁P_S＋k₂T） （27） この演算を補正演算回路２６で実行して出力端
２７に補正された差圧ΔP_Cを出力する。 ΔP _C =ΔP (1+k ₁ P _S +k ₂ T) (27) This calculation is executed by the correction calculation circuit 26 and the corrected differential pressure ΔP _C is outputted to the output terminal 27.

第５図は本発明の他の実施例の構成を示す部分
ブロツク図である。第１図に示す実施例に対して
ガードGD₁の接続点を差動増幅器Q₁の非反転入
力端（＋）からその出力端に変更してある。ガー
ドGD₂側も同様である。 FIG. 5 is a partial block diagram showing the configuration of another embodiment of the present invention. In contrast to the embodiment shown in FIG. 1, the connection point of guard GD ₁ is changed from the non-inverting input terminal (+) of differential amplifier Q ₁ to its output terminal. The same goes for the guard GD ₂ side.

このため、各ガードGD₁，GD₂と心線CW₁，
CW₂の間の分布容量C_G1，C_G2は固定容量C_k1，C_k2
に各々並列に組込まれ、固定容量C_k1，C_k2の一部
として作用する。従つて、この場合は分布容量
C_G1，C_G2へ電荷が充電されるので第１図の場合と
は若干異なつた動作をするが、この場合も（11）
〜（14）のC_k1の代りに（C_k1＋C_G1）、C_k2の代り
に（C_k2＋C_G2）を代入すると、（15）式が得られ、
第１図の場合と同じ結果となる。 For this reason, each guard GD ₁ , GD ₂ and core wire CW ₁ ,
The distributed capacitance C _G1 , C _G2 between CW ₂ is the fixed capacitance C _k1 , C _k2
are incorporated in parallel to each other, and act as part of fixed capacitances C _k1 and C _k2 . Therefore, in this case the distributed capacity
Since charge is charged to C _G1 and C _G2 , the operation is slightly different from that in Figure 1, but in this case as well (11)
By substituting (C _k1 + C _G1 ) in place of C _k1 and (C _k2 + C _G2 ) in place of C _k2 in ~(14), equation (15) is obtained,
The result is the same as in the case of FIG.

この場合は、固定容量C_k1，C_k2を削除して分布
容量C_G1，C_G2で代用することもできる。 In this case, fixed capacitances C _k1 and C _k2 can be deleted and distributed capacitances C _G1 and C _G2 can be substituted.

第５図に示す実施例によれば、スイツチSW₃を
介してのガードの充電が不要になつたのでチヤー
シヤ２３から差動増幅器Q₁，Q₂への電圧信号の
伝達遅れが軽減され、スイツチSW₃のインピーダ
ンスやそのバラツキによる伝達遅れの影響もなく
なる。 According to the embodiment shown in FIG. 5, since charging of the guard via the switch SW ₃ is no longer necessary, the delay in transmitting the voltage signal from the chassis 23 to the differential amplifiers Q ₁ and Q ₂ is reduced, and the switch SW 3 becomes unnecessary. The influence of transmission delay caused by the impedance of SW ₃ and its variations is also eliminated.

＜発明の効果＞ 以上、実施例とともに具体的に説明したように
本発明によれば、カウンタの出力端に得られる変
化周期を用いて静圧信号を得ると共に積分器の積
分コンデンサに得られる差圧信号を補正して静圧
補正がなされたアナグロの差圧信号を得るように
したので、小形で静圧補償のされた精度の高い容
量式変換装置を実現することができる。<Effects of the Invention> As described above in detail with the embodiments, according to the present invention, the static pressure signal is obtained using the change period obtained at the output terminal of the counter, and the difference obtained in the integrating capacitor of the integrator is Since the pressure signal is corrected to obtain an analog differential pressure signal subjected to static pressure correction, it is possible to realize a compact capacitive converter with high accuracy and static pressure compensation.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例を示すブロツク図、
第２図は第１図において操作電圧がゼロのときの
各部の波形を示す波形図、第３図は第１図におけ
る平衡状態の各部の波形を示す波形図、第４図は
第１図に示す実施例のデイスチヤージヤの動作を
説明する各部の波形図、第５図は第１図に示す実
施例の一部を変形した変形実施例を示す部分ブロ
ツク図、第６図は従来の容量式変換装置の構成を
示すブロツク図である。 ７……移動電極、８……第１電極、９……第２
電極、１９……容量センサ、２０，２１……ケー
ブル、２２……セレクタ、２３……チヤージヤ、
２４……デイスチヤージヤ、２５……静圧演算回
路、２６……補正演算回路、Q₁，Q₂……差動増
幅器、C_T……カウンタ、ｖ……操作電圧。 FIG. 1 is a block diagram showing one embodiment of the present invention;
Figure 2 is a waveform diagram showing the waveforms of each part in Figure 1 when the operating voltage is zero, Figure 3 is a waveform diagram showing the waveforms of each part in the equilibrium state in Figure 1, and Figure 4 is the same as Figure 1. 5 is a partial block diagram showing a modified example in which a part of the embodiment shown in FIG. 1 is modified, and FIG. 6 is a conventional capacitive converter. FIG. 2 is a block diagram showing the configuration of the device. 7... Moving electrode, 8... First electrode, 9... Second
electrode, 19... capacitance sensor, 20, 21... cable, 22... selector, 23... charger,
24...Discharger, 25...Static pressure calculation circuit, 26...Correction calculation circuit, _Q1 , _Q2 ...Differential amplifier, _CT ...Counter, v...Operation voltage.

Claims (1)

【特許請求の範囲】[Claims] １ 移動電極に対して第１電極と第２電極が対向
して設けられこれ等の間に封液が満されて検出す
べき差圧に応じて差動的に変化する第１および第
２センサ容量を形成する差動容量センサと、前記
封液の温度を検出する温度センサと、第１固定容
量が第１入力端と第１出力端の間に負帰還接続さ
れかつ前記第１電極が前記第１入力端に接続され
た第１増幅手段と、第２固定容量が第２入力端と
第２出力端の間に負帰還接続されかつ前記第２電
極が第２入力端に接続された第２増幅手段と、切
換信号が入力され前記第１増幅手段と第２増幅手
段を交互に選択するセレクタと、前記切換信号が
入力されこのセレクタによつて選択される前記第
１もしくは第２入力端のうち各非反転入力端へ可
変電圧を出力するチヤージヤと、前記可変電圧に
対して所定の電位差で前記セレクタによつて選択
される前記第１もしくは第２入力端のうち各反転
入力端に放電電圧を出力するテイスチヤジヤと、
前記第１もしくは第２増幅手段の出力電圧と前記
可変電圧とを比較して前記チヤージヤによつて充
電される充電期間と前記テイスチヤージヤによつ
て放電される放電期間を切換えるチヤージコンパ
レータと、このチヤージコンパレータの出力の変
化をカウントし所定のカウント数ごとに出力レベ
ルを変えて前記切換信号を出力するカウント手段
と、前記切換信号と前記温度センサの温度信号が
入力され静圧信号を演算する静圧演算手段と、前
記可変電圧に関連した出力に対して前記静圧信号
と前記温度信号により補正演算して差圧信号を出
力する補正演算手段とを具備する容量式変換装
置。1. A first and second sensor in which a first electrode and a second electrode are provided facing the moving electrode, and a sealing liquid is filled between these electrodes, and which differentially changes according to the differential pressure to be detected. A differential capacitance sensor forming a capacitance, a temperature sensor detecting the temperature of the sealing liquid, and a first fixed capacitor are connected in negative feedback between a first input terminal and a first output terminal, and the first electrode is connected to the a first amplification means connected to a first input terminal; a second fixed capacitor connected in negative feedback between the second input terminal and the second output terminal; and a first amplification means connected to the second input terminal; 2 amplifying means, a selector to which a switching signal is input and alternately selects the first amplifying means and the second amplifying means, and the first or second input terminal to which the switching signal is input and selected by the selector. a charger that outputs a variable voltage to each of the non-inverting input terminals, and a discharge to each inverting input terminal of the first or second input terminal selected by the selector at a predetermined potential difference with respect to the variable voltage. A taste gear that outputs voltage,
a charge comparator that compares the output voltage of the first or second amplifying means with the variable voltage and switches between a charging period in which the charger is charged and a discharge period in which the taster is discharging; a counting means that counts changes in the output of the comparator and outputs the switching signal by changing the output level every predetermined count; and a static sensor that receives the switching signal and the temperature signal of the temperature sensor and calculates a static pressure signal. A capacitive conversion device comprising a pressure calculation means and a correction calculation means for correcting an output related to the variable voltage using the static pressure signal and the temperature signal and outputting a differential pressure signal.