JPH0439103B2 - - Google Patents
Info
- Publication number
- JPH0439103B2 JPH0439103B2 JP58181951A JP18195183A JPH0439103B2 JP H0439103 B2 JPH0439103 B2 JP H0439103B2 JP 58181951 A JP58181951 A JP 58181951A JP 18195183 A JP18195183 A JP 18195183A JP H0439103 B2 JPH0439103 B2 JP H0439103B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- signal
- output
- suppress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012546 transfer Methods 0.000 claims description 6
- 238000012360 testing method Methods 0.000 claims description 5
- 230000001629 suppression Effects 0.000 claims description 4
- 238000002405 diagnostic procedure Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000003745 diagnosis Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は情報処理システムにおいて、ブロツ
ク・マルチプレクサ・チヤネル（BMC）に接続
される、入出力制御装置または制御装置を内蔵す
る入出力装置の診断機能に関するものである。[Detailed Description of the Invention] (1) Technical Field of the Invention The present invention relates to diagnosis of an input/output control device or an input/output device incorporating a control device connected to a block multiplexer channel (BMC) in an information processing system. It's about functionality.
(2) 従来技術と問題点
データ・サプレス機能とは、転送装置がバース
トモード（データストリーミング機構を含む）で
入出力制御装置との間でデータを転送中に、該デ
ータの転送を一時抑止する機能であつて、転送装
置が入出力制御装置とのインタフエース上の撰択
線によつてサプレス・アウト信号を発出すること
によつて行なわれる。(2) Prior art and problems The data suppression function temporarily suppresses the transfer of data while the transfer device is transferring data to and from the input/output control device in burst mode (including data streaming mechanism). This function is accomplished by the transfer device issuing a suppress out signal via a select line on the interface with the input/output control device.
すなわち、サプレス・アウト信号が“１”にな
つたことを入出力装置が検出すると、以降タグ線
のサービス・インおよびデータ・イン信号を
“０”のままとして、データ転送を中断する。 That is, when the input/output device detects that the suppress-out signal becomes "1", the service-in and data-in signals of the tag line remain at "0" and data transfer is interrupted.
第１図は従来のデータ・サプレスに係る信号の
関係を示す波形図であつて、サプレス・アウト信
号によつてサービス・イン信号とデータ・イン信
号が停止する様子を示している。 FIG. 1 is a waveform diagram showing the relationship between signals related to conventional data suppression, and shows how the service-in signal and data-in signal are stopped by the suppress-out signal.
一方、情報処理システムにおいて、障害発生時
の原因探索や、診断プログラム、性能評価プログ
ラムなどのデバツグや実行に際して、対象となる
転送装置や入出力制御装置を過負荷状態にするた
め、故意にデータのオーバランを発生させる必要
をしばしば生ずる。 On the other hand, in information processing systems, when searching for the cause of a failure or debugging or executing a diagnostic program or performance evaluation program, data is intentionally It often becomes necessary to generate overruns.
このようなとき、従来は該当する信号線を物理
的に短絡するなどによつて対処せざるを得なかつ
たが、これは実行が困難である上、ハードウエア
を損傷する恐れがあるなどの問題点があつた。 Conventionally, in such cases, the solution was to physically short-circuit the relevant signal lines, but this was difficult to implement and had problems such as the risk of damaging the hardware. The dot was hot.
(3) 発明の目的
本発明は上記従来の問題点に鑑み、入出力制御
装置において、試験の手段として、容易にデータ
のオーバランを発生する条件を現出可能な方式を
提供することを目的としている。(3) Purpose of the Invention In view of the above-mentioned conventional problems, the present invention aims to provide a method that can easily identify conditions that cause data overruns in an input/output control device as a means of testing. There is.
(4) 発明の構成
そしてこの目的は本発明によれば、特許請求の
範囲に記載のとおり、データサプレス機能を有す
る転送装置に接続され、データストリーミング機
構で動作する入出力制御装置において、上位装置
よりの試験用コマンドを受信する手段と、該コマ
ンドをデコードしてその出力によりサプレスアウ
ト信号を遮断する手段とを設けたことを特徴とす
る入出力装置診断方式により達成される。(4) Structure of the Invention According to the present invention, this object is achieved by an input/output control device that is connected to a transfer device having a data suppression function and operates with a data streaming mechanism, as described in the claims. This is achieved by an input/output device diagnostic method characterized by comprising means for receiving a test command, and means for decoding the command and blocking the suppress-out signal by outputting the command.
(5) 発明の実施例
第２図は本発明の１実施例のブロツク図であつ
て、１は入出力制御装置の一部を表わしており、
２は信号端子、３は信号レシーバ、４はアンド回
路、５はインバータ、６は制御部、７はデータ・
バス、８はコマンド・デコーダを示している。(5) Embodiment of the invention FIG. 2 is a block diagram of an embodiment of the invention, in which 1 represents a part of the input/output control device;
2 is a signal terminal, 3 is a signal receiver, 4 is an AND circuit, 5 is an inverter, 6 is a control section, and 7 is a data terminal.
Bus 8 indicates a command decoder.
第２図において、通常は信号端子２に接続され
ている選択線のサプレス・アウト信号が“１”に
なると、該信号は信号レシーバ３およびアンド回
路４を経由して制御部６に入つて、関係するタグ
信号を制御する（この状態ではコマンド・デコー
ダ８の出力が“０”であり、従つてインバータ５
の出力は“１”になつている）。 In FIG. 2, when the suppress out signal of the selection line normally connected to the signal terminal 2 becomes "1", the signal enters the control unit 6 via the signal receiver 3 and the AND circuit 4, Control the related tag signals (in this state the output of the command decoder 8 is “0”, therefore the inverter 5
output is “1”).
診断等のため上位装置からデータ・バス７を経
由してオーバランを発生させるための試験コマン
ドが送られて来ると、該コマンドがコマンド・デ
コーダ８で解読され、コマンド・デコーダ８の出
力が“１”になる。この信号はインバータ５を通
つて“０”としてアンド回路４の一方の入力とな
る。この状態では、信号端子２にサプレス・アウ
ト信号が到来しても、アンド回路の出力は“０”
を保つから、サプレス・アウト信号が制御部に知
らされることなく、そのまま動作が継続される。 When a test command to cause an overrun is sent from the host device via the data bus 7 for diagnosis or the like, the command is decoded by the command decoder 8, and the output of the command decoder 8 becomes "1". "become. This signal passes through the inverter 5 and becomes "0" and becomes one input of the AND circuit 4. In this state, even if the suppress out signal arrives at signal terminal 2, the output of the AND circuit will be “0”.
Therefore, the operation continues without being notified of the suppress-out signal to the control unit.
第３図は本発明の１実施例の波形図であつて、
試験モードで、サプレス・アウト信号を無視する
様に切り替えてある場合にサプレス・アウト信号
が到来したときの動作を示しており、Ａはサプレ
ス・アウト信号が“１”になつても、これと関係
なくデータ・イン信号が“１”になることを、Ｂ
はデータのオーバランが発生したことを表わして
いる。 FIG. 3 is a waveform diagram of one embodiment of the present invention,
This shows the operation when the suppress out signal arrives when the suppress out signal is switched to ignore in the test mode. The data in signal becomes “1” regardless of B.
indicates that a data overrun has occurred.
(6) 発明の効果
以上、詳細に説明したように本発明の方式によ
れば、容易にデータがオーバランをする環境を設
定出来るから、障害発生時の原因探索や診断プロ
グラム、性能評価プログラムなどのデバツグや実
行に際し必要な過負荷状態が簡単に現出出来るの
で効果は大きい。(6) Effects of the Invention As explained above in detail, according to the method of the present invention, it is possible to easily set up an environment where data overruns occur, which makes it easier to search for causes of failures, diagnose programs, performance evaluation programs, etc. This is highly effective because overload conditions necessary for debugging and execution can be easily detected.
第１図は従来のデータ・サプレイに係る信号の
関係を示す波形図、第２図は本発明の１実施例の
ブロツク図、第３図は本発明の１実施例の波形図
である。
１……入出力制御装置の一部、２……信号端
子、３……信号レシーバ、４……アンド回路、５
……インバータ、６……制御部、７……データ・
バス、８……コマンド・デコーダ。
FIG. 1 is a waveform diagram showing the relationship of signals related to a conventional data supply, FIG. 2 is a block diagram of one embodiment of the present invention, and FIG. 3 is a waveform diagram of one embodiment of the present invention. 1... Part of input/output control device, 2... Signal terminal, 3... Signal receiver, 4... AND circuit, 5
...Inverter, 6...Control unit, 7...Data/
bus, 8...command decoder.
Claims (1)
され、データストリーミング機構で動作する入出
力制御装置において、上位装置よりの試験用コマ
ンドを受信する手段と、該コマンドをデコードし
てその出力によりサプレスアウト信号を遮断する
手段とを設けたことを特徴とする入出力装置診断
方式。1 In an input/output control device connected to a transfer device having a data suppression function and operating with a data streaming mechanism, there is a means for receiving a test command from a host device, and a means for decoding the command and outputting a suppress-out signal. 1. An input/output device diagnostic method, characterized in that it is provided with a means for shutting off.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181951A JPS6074062A (en) | 1983-09-30 | 1983-09-30 | Diagnostic system for input and output device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181951A JPS6074062A (en) | 1983-09-30 | 1983-09-30 | Diagnostic system for input and output device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6074062A JPS6074062A (en) | 1985-04-26 |
| JPH0439103B2 true JPH0439103B2 (en) | 1992-06-26 |
Family
ID=16109723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58181951A Granted JPS6074062A (en) | 1983-09-30 | 1983-09-30 | Diagnostic system for input and output device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6074062A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62119651A (en) * | 1985-11-20 | 1987-05-30 | Fujitsu Ltd | Ras circuit diagnosing system |
-
1983
- 1983-09-30 JP JP58181951A patent/JPS6074062A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6074062A (en) | 1985-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4231089A (en) | Data processing system with apparatus for correcting microinstruction errors | |
| US5263151A (en) | Data transfer controller using dummy signals for continued operation under insignificant faulty conditions | |
| JPH0439103B2 (en) | ||
| JP2827713B2 (en) | Redundant device | |
| JPH0264745A (en) | Interface controller | |
| JPH0415834A (en) | Test system for computer | |
| JPS6113627B2 (en) | ||
| JP3012402B2 (en) | Information processing system | |
| JP3055249B2 (en) | Processor debugging method | |
| JPS6133562A (en) | Extended bus system | |
| JPS632922Y2 (en) | ||
| JP2605781B2 (en) | Automatic diagnostic device for parity circuit | |
| JPH0659941A (en) | Information processor | |
| JPH0535455B2 (en) | ||
| JPH05158820A (en) | Bus controlling system | |
| JPH0363098B2 (en) | ||
| JPH02263222A (en) | Reset input system for digital signal processor | |
| JPH0218505B2 (en) | ||
| JPH01170879A (en) | Logic circuit package | |
| JPH10124187A (en) | Hot-line insertion and pulling out system | |
| JPS63298458A (en) | Data transfer circuit | |
| JPS6367646A (en) | Information processing system with faulty area separating function | |
| JPH0981470A (en) | Line monitor device between full duplex input-output controllers | |
| JPH02247754A (en) | Disconnection detecting processor for memory system | |
| JPH05302962A (en) | Lsi package for data communication use |