JPH04369483A - 電流比較器 - Google Patents
電流比較器Info
- Publication number
- JPH04369483A JPH04369483A JP3171936A JP17193691A JPH04369483A JP H04369483 A JPH04369483 A JP H04369483A JP 3171936 A JP3171936 A JP 3171936A JP 17193691 A JP17193691 A JP 17193691A JP H04369483 A JPH04369483 A JP H04369483A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- input
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ヒステリシス特性を有
する電流比較器に関するものである。
する電流比較器に関するものである。
【０００２】
【従来の技術】従来、この種の電流比較器は、図４に示
すような回路構成を有していた。すなわち図４において
、入力電流Ｉ１ およびＩ２ は、それぞれ電流−電圧
変換回路４１ａおよび電流−電圧変換回路４１ｂに入力
され、それぞれ電圧Ｖ１ および電圧Ｖ２ に変換され
、差動増幅器４２に入力され、この差動増幅器４２の出
力Ｖｏｄはコンパレータ４３の反転入力端子４４に入力
され、基準電圧ＶＲ と比較して出力ＶＯ を得る構成
を有していた。
すような回路構成を有していた。すなわち図４において
、入力電流Ｉ１ およびＩ２ は、それぞれ電流−電圧
変換回路４１ａおよび電流−電圧変換回路４１ｂに入力
され、それぞれ電圧Ｖ１ および電圧Ｖ２ に変換され
、差動増幅器４２に入力され、この差動増幅器４２の出
力Ｖｏｄはコンパレータ４３の反転入力端子４４に入力
され、基準電圧ＶＲ と比較して出力ＶＯ を得る構成
を有していた。
【０００３】また、抵抗４７はコンパレータ４３の非反
転入力端子４５と出力端子４６との間に接続され、抵抗
４８はコンパレータ４３の非反転入力端子４５と基準電
圧ＶＲ との間に接続され、全体としてヒステリシス特
性を有する電圧比較器を構成していた。
転入力端子４５と出力端子４６との間に接続され、抵抗
４８はコンパレータ４３の非反転入力端子４５と基準電
圧ＶＲ との間に接続され、全体としてヒステリシス特
性を有する電圧比較器を構成していた。
【０００４】さらに電流−電圧変換回路４１ａ，４１ｂ
には、一般に良く知られた図５に示すような回路構成が
用いられる。すなわち図５において、オペアンプ５１の
反転入力端子５３と出力端子５５との間に接続された抵
抗５２で入力電流Ｉは電圧に変換され、オペアンプ５１
の非反転入力端子５４には直流電圧ＶＤＣが印加され、
出力電圧Ｖ＝ＶＤＣ−Ｉ×Ｒが得られる構成を有してい
た。
には、一般に良く知られた図５に示すような回路構成が
用いられる。すなわち図５において、オペアンプ５１の
反転入力端子５３と出力端子５５との間に接続された抵
抗５２で入力電流Ｉは電圧に変換され、オペアンプ５１
の非反転入力端子５４には直流電圧ＶＤＣが印加され、
出力電圧Ｖ＝ＶＤＣ−Ｉ×Ｒが得られる構成を有してい
た。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
電流比較器は、２つの入力電流を比較するためにまず電
流−電圧変換回路４１ａ，４１ｂにより電圧に変換した
後、差動増幅器４２により差動増幅し、しかる後、コン
パレータ４３を用いて基準電圧ＶＲ と比較しなければ
ならず、回路が複雑で部品点数が多いため、消費電力が
大きく、ＩＣ化に不向きであるという問題があった。ま
た、抵抗５２を用いて電流−電圧変換を行っているため
、入力電流が小さい場合には、高抵抗が必要となり、ま
た入力電流が大きい場合には低抵抗が必要となり、入力
電流の範囲が広い場合には、抵抗を切り換えなければな
らないという問題があった。さらに温度や電流の変動に
対して安定であるためには、温度変動，電源変動のない
基準電圧源が必要であるが、これらを同時に満足する基
準電圧源は高価であり、容易に得られないという問題が
あった。
電流比較器は、２つの入力電流を比較するためにまず電
流−電圧変換回路４１ａ，４１ｂにより電圧に変換した
後、差動増幅器４２により差動増幅し、しかる後、コン
パレータ４３を用いて基準電圧ＶＲ と比較しなければ
ならず、回路が複雑で部品点数が多いため、消費電力が
大きく、ＩＣ化に不向きであるという問題があった。ま
た、抵抗５２を用いて電流−電圧変換を行っているため
、入力電流が小さい場合には、高抵抗が必要となり、ま
た入力電流が大きい場合には低抵抗が必要となり、入力
電流の範囲が広い場合には、抵抗を切り換えなければな
らないという問題があった。さらに温度や電流の変動に
対して安定であるためには、温度変動，電源変動のない
基準電圧源が必要であるが、これらを同時に満足する基
準電圧源は高価であり、容易に得られないという問題が
あった。
【０００６】したがって本発明は、このような従来の問
題に鑑みてなされたものであり、その目的は、消費電力
が小さく、ＩＣ化も容易で入力電流範囲が広く、温度変
動，電源変動に対して安定な電流比較器を提供すること
にある。
題に鑑みてなされたものであり、その目的は、消費電力
が小さく、ＩＣ化も容易で入力電流範囲が広く、温度変
動，電源変動に対して安定な電流比較器を提供すること
にある。
【０００７】
【課題を解決するための手段】このような目的を達成す
るために本発明による電流比較器は、コレクタとベース
とが接続され、エミッタが接地された第１のトランジス
タと、ベースが第１のトランジスタのベースに接続され
、エミッタが接地された第２のトランジスタと、コレク
タとベースとが接続され、エミッタが接地された第３の
トランジスタと、ベースが第３のトランジスタのベース
に接続され、エミッタが接地された第４のトランジスタ
と、第１のトランジスタのコレクタと第４のトランジス
タのコレクタとが接続された第１の入力端子と、第２の
トランジスタのコレクタと第３のトランジスタのコレク
タとが接続された第２の入力端子と、第１の入力端，第
２の入力端および出力端を有し、第１の入力端が第１の
入力端子に接続され、第２の入力端が第２の入力端子に
接続され、出力端が出力端子に接続された出力回路とを
備え、第２のトランジスタのエミッタ領域の面積と第１
のトランジスタのエミッタ領域の面積との比と、第４の
トランジスタのエミッタ領域の面積と第３のトランジス
タのエミッタ領域との比とは、それぞれ１より大きい値
を有する構成としたものである。
るために本発明による電流比較器は、コレクタとベース
とが接続され、エミッタが接地された第１のトランジス
タと、ベースが第１のトランジスタのベースに接続され
、エミッタが接地された第２のトランジスタと、コレク
タとベースとが接続され、エミッタが接地された第３の
トランジスタと、ベースが第３のトランジスタのベース
に接続され、エミッタが接地された第４のトランジスタ
と、第１のトランジスタのコレクタと第４のトランジス
タのコレクタとが接続された第１の入力端子と、第２の
トランジスタのコレクタと第３のトランジスタのコレク
タとが接続された第２の入力端子と、第１の入力端，第
２の入力端および出力端を有し、第１の入力端が第１の
入力端子に接続され、第２の入力端が第２の入力端子に
接続され、出力端が出力端子に接続された出力回路とを
備え、第２のトランジスタのエミッタ領域の面積と第１
のトランジスタのエミッタ領域の面積との比と、第４の
トランジスタのエミッタ領域の面積と第３のトランジス
タのエミッタ領域との比とは、それぞれ１より大きい値
を有する構成としたものである。
【０００８】
【作用】本発明においては、電流比較器をダイオード接
続されたトランジスタとベース共通のトランジスタとで
構成される２組みのカレントミラ−回路と、出力回路と
で構成しているので、回路構成が簡単で構成要素も少な
くなく、ＩＣ化が容易なため、消費電力が大きく、ＩＣ
化に不向きであるという問題が解消する。また、ＩＣ内
では素子間の整合性が極めて良いことから入出力特性の
閾値やヒステリシス幅がトランジスタのエミッタ領域の
面積比のみで決定されるので、温度変化がなく、さらに
カレントミラ−回路の特性は接地を基準に得られるので
、電源変動の影響を受けず、温度変動，電源変動に対し
て安定なものが容易に得られないという問題が解消する
。また、カレントミラ−回路は一般に６桁以上の広い電
流範囲で安定して動作することが知られており、入力電
流範囲が広くなると、抵抗を切り換えなくてはならない
不都合が解消する。
続されたトランジスタとベース共通のトランジスタとで
構成される２組みのカレントミラ−回路と、出力回路と
で構成しているので、回路構成が簡単で構成要素も少な
くなく、ＩＣ化が容易なため、消費電力が大きく、ＩＣ
化に不向きであるという問題が解消する。また、ＩＣ内
では素子間の整合性が極めて良いことから入出力特性の
閾値やヒステリシス幅がトランジスタのエミッタ領域の
面積比のみで決定されるので、温度変化がなく、さらに
カレントミラ−回路の特性は接地を基準に得られるので
、電源変動の影響を受けず、温度変動，電源変動に対し
て安定なものが容易に得られないという問題が解消する
。また、カレントミラ−回路は一般に６桁以上の広い電
流範囲で安定して動作することが知られており、入力電
流範囲が広くなると、抵抗を切り換えなくてはならない
不都合が解消する。
【０００９】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図１は本発明による電流比較器の一実施例に
よる回路構成を示す図である。同図において、コレクタ
とベースとを接続し、エミッタを接地したＮＰＮトラン
ジスタ１１と、このＮＰＮトランジスタ１１のベースと
ベースを接続したＮＰＮトランジスタ１２と、コレクタ
とベースとＮＰＮトランジスタ１２のコレクタを接続し
エミッタを接地したＮＰＮトランジスタ１３と、コレク
タとＮＰＮトランジスタ１１のコレクタを接続しベース
をＮＰＮトランジスタ１３のベースと接続しエミッタを
接地したＮＰＮトランジスタ１４と、出力回路１７とを
有し、ＮＰＮトランジスタ１１のコレクタが入力端子１
５と出力回路１７の入力端子１８とに接続され、ＮＰＮ
トランジスタ１３のコレクタが入力端子１６と出力回路
１７の入力端子１９に接続され、ＮＰＮトランジスタ１
２のエミッタ領域の面積とＮＰＮトランジスタ１１のエ
ミッタ領域の面積との比と、ＮＰＮトランジスタ１４の
エミッタ領域の面積とＮＰＮトランジスタ１３のエミッ
タ領域の面積との比とは、それぞれ１より大きい値を有
する構成となっている。
説明する。図１は本発明による電流比較器の一実施例に
よる回路構成を示す図である。同図において、コレクタ
とベースとを接続し、エミッタを接地したＮＰＮトラン
ジスタ１１と、このＮＰＮトランジスタ１１のベースと
ベースを接続したＮＰＮトランジスタ１２と、コレクタ
とベースとＮＰＮトランジスタ１２のコレクタを接続し
エミッタを接地したＮＰＮトランジスタ１３と、コレク
タとＮＰＮトランジスタ１１のコレクタを接続しベース
をＮＰＮトランジスタ１３のベースと接続しエミッタを
接地したＮＰＮトランジスタ１４と、出力回路１７とを
有し、ＮＰＮトランジスタ１１のコレクタが入力端子１
５と出力回路１７の入力端子１８とに接続され、ＮＰＮ
トランジスタ１３のコレクタが入力端子１６と出力回路
１７の入力端子１９に接続され、ＮＰＮトランジスタ１
２のエミッタ領域の面積とＮＰＮトランジスタ１１のエ
ミッタ領域の面積との比と、ＮＰＮトランジスタ１４の
エミッタ領域の面積とＮＰＮトランジスタ１３のエミッ
タ領域の面積との比とは、それぞれ１より大きい値を有
する構成となっている。
【００１０】このように構成された電流比較器において
、ＮＰＮトランジスタ１２とＮＰＮトランジスタ１１と
のエミッタ領域の面積比をｎ２／ｎ１（＞１），ＮＰＮ
トランジスタ１４とＮＰＮトランジスタ１３とのエミッ
タ領域の面積比をｎ４／ｎ３（＞１）とする。
、ＮＰＮトランジスタ１２とＮＰＮトランジスタ１１と
のエミッタ領域の面積比をｎ２／ｎ１（＞１），ＮＰＮ
トランジスタ１４とＮＰＮトランジスタ１３とのエミッ
タ領域の面積比をｎ４／ｎ３（＞１）とする。
【００１１】まず、■入力電流Ｉ１ が入力電流Ｉ２
より大きい、すなわちＩ１ ＞Ｉ２ の場合を考える。 このとき、ＮＰＮトランジスタ１１がオンし、ＮＰＮト
ランジスタ１１とベース共通でカレントミラ−回路を構
成しているＮＰＮトランジスタ１２は、（ｎ２／ｎ１）
×Ｉ１ なる電流を流そうとするが、Ｉ１＞Ｉ２ なの
で、ΔＩ２＝（ｎ２／ｎ１）×Ｉ１−Ｉ２ なる電流不
足分ΔＩ２ を出力回路１７から取り出そうとするので
、ΔＩ２ なる電流が生ずる。また、ＮＰＮトランジス
タ１３とＮＰＮトランジスタ１４とは、共にオフであり
、ΔＩ１＝０である。
より大きい、すなわちＩ１ ＞Ｉ２ の場合を考える。 このとき、ＮＰＮトランジスタ１１がオンし、ＮＰＮト
ランジスタ１１とベース共通でカレントミラ−回路を構
成しているＮＰＮトランジスタ１２は、（ｎ２／ｎ１）
×Ｉ１ なる電流を流そうとするが、Ｉ１＞Ｉ２ なの
で、ΔＩ２＝（ｎ２／ｎ１）×Ｉ１−Ｉ２ なる電流不
足分ΔＩ２ を出力回路１７から取り出そうとするので
、ΔＩ２ なる電流が生ずる。また、ＮＰＮトランジス
タ１３とＮＰＮトランジスタ１４とは、共にオフであり
、ΔＩ１＝０である。
【００１２】次に■入力電流Ｉ１ が入力電流Ｉ２ よ
り小さい、すなわちＩ１＜Ｉ２ の場合を考える。この
ときは、前述した■の場合と逆にＮＰＮトランジスタ１
１およびＮＰＮトランジスタ１２はオフ，ＮＰＮトラン
ジスタ１３およびＮＰＮトランジスタ１４はオンとなる
。ＮＰＮトランジスタ１４は、（ｎ４／ｎ３）×Ｉ２
なる電流を流そうとするが、Ｉ１＜Ｉ２ なので、ΔＩ
１＝（ｎ４／ｎ３）×Ｉ２−Ｉ１なる電流不足分ΔＩ１
を出力回路１７から取り出そうとするので、ΔＩ１なる
電流が生ずる。また、ΔＩ２＝０となる。
り小さい、すなわちＩ１＜Ｉ２ の場合を考える。この
ときは、前述した■の場合と逆にＮＰＮトランジスタ１
１およびＮＰＮトランジスタ１２はオフ，ＮＰＮトラン
ジスタ１３およびＮＰＮトランジスタ１４はオンとなる
。ＮＰＮトランジスタ１４は、（ｎ４／ｎ３）×Ｉ２
なる電流を流そうとするが、Ｉ１＜Ｉ２ なので、ΔＩ
１＝（ｎ４／ｎ３）×Ｉ２−Ｉ１なる電流不足分ΔＩ１
を出力回路１７から取り出そうとするので、ΔＩ１なる
電流が生ずる。また、ΔＩ２＝０となる。
【００１３】次に前述した■→■および■→■の各遷移
領域を考える。■の状態から入力電流Ｉ１ が減少し、
Ｉ１＝（ｎ１／ｎ２）×Ｉ２なる電流値を下回ると、Ｎ
ＰＮトランジスタ１３がオン→ＮＰＮトランジスタ１４
がオン→ＮＰＮトランジスタ１１がオフ→ＮＰＮトラン
ジスタ１２がオフとなり、■の状態となる。■→■の場
合、入力電流Ｉ１ が増加し、Ｉ１＝（ｎ４／ｎ３）×
Ｉ２なる電流値を上回ると、ＮＰＮトランジスタ１１が
オン→ＮＰＮトランジスタ１２がオン→ＮＰＮトランジ
スタ１３がオフ→ＮＰＮトランジスタ１４がオフとなり
、■の状態となる。出力回路１７は、ΔＩ１およびΔＩ
２を検出できればよいので、例えば図２のような回路構
成で容易に実現できる。
領域を考える。■の状態から入力電流Ｉ１ が減少し、
Ｉ１＝（ｎ１／ｎ２）×Ｉ２なる電流値を下回ると、Ｎ
ＰＮトランジスタ１３がオン→ＮＰＮトランジスタ１４
がオン→ＮＰＮトランジスタ１１がオフ→ＮＰＮトラン
ジスタ１２がオフとなり、■の状態となる。■→■の場
合、入力電流Ｉ１ が増加し、Ｉ１＝（ｎ４／ｎ３）×
Ｉ２なる電流値を上回ると、ＮＰＮトランジスタ１１が
オン→ＮＰＮトランジスタ１２がオン→ＮＰＮトランジ
スタ１３がオフ→ＮＰＮトランジスタ１４がオフとなり
、■の状態となる。出力回路１７は、ΔＩ１およびΔＩ
２を検出できればよいので、例えば図２のような回路構
成で容易に実現できる。
【００１４】図２において、ＰＮＰトランジスタ２１，
２２と定電流源２３，２４，２５は良く知られた差動入
力段を構成しており、入力電流ΔＩ１と入力電流ΔＩ２
との差をＮＰＮトランジスタ２６と負荷である定電流源
２７とで電圧に変換し、出力ＶＯ を得る構成となって
いる。■の場合、ΔＩ２＞０，ΔＩ１＝０であるから、
ＰＮＰトランジスタ２１がオン、したがってＰＮＰトラ
ンジスタ２２，ＮＰＮトランジスタ２６がオフし、出力
ＶＯ は電源電圧近くまで上がり、「Ｈ」レベルとなる
。■の状態の場合は逆にΔＩ１＞０，ΔＩ２＝０となる
ので、ＰＮＰトランジスタ２１がオフ、したがってＰＮ
Ｐトランジスタ２２，ＮＰＮトランジスタ２６がオンし
、出力ＶＯ は接地電位まで下がり、「Ｌ」レベルとな
る。
２２と定電流源２３，２４，２５は良く知られた差動入
力段を構成しており、入力電流ΔＩ１と入力電流ΔＩ２
との差をＮＰＮトランジスタ２６と負荷である定電流源
２７とで電圧に変換し、出力ＶＯ を得る構成となって
いる。■の場合、ΔＩ２＞０，ΔＩ１＝０であるから、
ＰＮＰトランジスタ２１がオン、したがってＰＮＰトラ
ンジスタ２２，ＮＰＮトランジスタ２６がオフし、出力
ＶＯ は電源電圧近くまで上がり、「Ｈ」レベルとなる
。■の状態の場合は逆にΔＩ１＞０，ΔＩ２＝０となる
ので、ＰＮＰトランジスタ２１がオフ、したがってＰＮ
Ｐトランジスタ２２，ＮＰＮトランジスタ２６がオンし
、出力ＶＯ は接地電位まで下がり、「Ｌ」レベルとな
る。
【００１５】図３は入力電流Ｉ２ を一定とし、入力電
流Ｉ１を変化させたときの入出力特性を示したものであ
る。同図から明らかなように入力電流Ｉ１が増加して行
くときの閾値３１は（ｎ４／ｎ３）×Ｉ２であり、入力
電流Ｉ１が減少して行くときの閾値３２は（ｎ１／ｎ２
）×Ｉ２となり、ヒステリシス幅（（ｎ４／ｎ３）−（
ｎ１／ｎ２））×Ｉ２なるヒステリシス特性を有する。
流Ｉ１を変化させたときの入出力特性を示したものであ
る。同図から明らかなように入力電流Ｉ１が増加して行
くときの閾値３１は（ｎ４／ｎ３）×Ｉ２であり、入力
電流Ｉ１が減少して行くときの閾値３２は（ｎ１／ｎ２
）×Ｉ２となり、ヒステリシス幅（（ｎ４／ｎ３）−（
ｎ１／ｎ２））×Ｉ２なるヒステリシス特性を有する。
【００１６】なお、前述した実施例においては、４つの
ＮＰＮトランジスタを用いた場合について説明したが、
本発明はこれに限定されるものではなく、ＰＮＰトラン
ジスタで置き換えられるので、入力電流は流れ込む場合
ばかりではなく、流れ出すような場合にも適用できるこ
とは勿論である。
ＮＰＮトランジスタを用いた場合について説明したが、
本発明はこれに限定されるものではなく、ＰＮＰトラン
ジスタで置き換えられるので、入力電流は流れ込む場合
ばかりではなく、流れ出すような場合にも適用できるこ
とは勿論である。
【００１７】
【発明の効果】以上説明したように本発明によれば、回
路構成が簡単で部品点数も少ないので、消費電力が小さ
く、容易にＩＣ化できるという極めて優れた効果が得ら
れる。また、回路が素子間の整合性を利用するカレント
ミラ−回路を基本構成要素としているので、温度変動，
電源変動に対して安定で入力電流範囲も広くなるという
極めて優れた効果が得られる。
路構成が簡単で部品点数も少ないので、消費電力が小さ
く、容易にＩＣ化できるという極めて優れた効果が得ら
れる。また、回路が素子間の整合性を利用するカレント
ミラ−回路を基本構成要素としているので、温度変動，
電源変動に対して安定で入力電流範囲も広くなるという
極めて優れた効果が得られる。
【図１】 本発明による電流比較器の一実施例による
回路構成を示す回路図である。
回路構成を示す回路図である。
【図２】 図１の出力回路の回路構成を示す回路図で
ある。
ある。
【図３】 本発明による電流比較器の実施例の入出力
特性を示す図である。
特性を示す図である。
【図４】 従来の電流比較器の回路構成を示す回路図
である。
である。
【図５】 従来の電流比較器の電流−電圧変換回路の
回路構成を示す回路図である。
回路構成を示す回路図である。
１１ ＮＰＮトランジスタ
１２ ＮＰＮトランジスタ
１３ ＮＰＮトランジスタ
１４ ＮＰＮトランジスタ
１５ 入力端子
１６ 入力端子
１７ 出力回路
１８ 出力回路１７の入力端子
１９ 出力回路１７の入力端子
２０ 出力端子
３１ 閾値
３２ 閾値
Claims (1)
- 【請求項１】 コレクタとベースとが接続され、エミ
ッタが接地された第１のトランジスタと、ベースが前記
第１のトランジスタのベースに接続され、エミッタが接
地された第２のトランジスタと、コレクタとベースとが
接続され、エミッタが接地された第３のトランジスタと
、ベースが前記第３のトランジスタのベースに接続され
、エミッタが接地された第４のトランジスタと、前記第
１のトランジスタのコレクタと前記第４のトランジスタ
のコレクタとが接続された第１の入力端子と、前記第２
のトランジスタのコレクタと前記第３のトランジスタの
コレクタとが接続された第２の入力端子と、第１の入力
端，第２の入力端および出力端を有し、前記第１の入力
端が前記第１の入力端子に接続され、前記第２の入力端
が前記第２の入力端子に接続され、前記出力端が出力端
子に接続された出力回路とを備え、前記第２のトランジ
スタのエミッタ領域の面積と第１のトランジスタのエミ
ッタ領域の面積との比と、第４のトランジスタのエミッ
タ領域の面積と第３のトランジスタのエミッタ領域との
比とは、それぞれ１より大きいことを特徴とする電流比
較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17193691A JP2830516B2 (ja) | 1991-06-18 | 1991-06-18 | 電流比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17193691A JP2830516B2 (ja) | 1991-06-18 | 1991-06-18 | 電流比較器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04369483A true JPH04369483A (ja) | 1992-12-22 |
| JP2830516B2 JP2830516B2 (ja) | 1998-12-02 |
Family
ID=15932575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17193691A Expired - Lifetime JP2830516B2 (ja) | 1991-06-18 | 1991-06-18 | 電流比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830516B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007046992A (ja) * | 2005-08-09 | 2007-02-22 | Ricoh Co Ltd | 電気装置 |
-
1991
- 1991-06-18 JP JP17193691A patent/JP2830516B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007046992A (ja) * | 2005-08-09 | 2007-02-22 | Ricoh Co Ltd | 電気装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2830516B2 (ja) | 1998-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4435678A (en) | Low voltage precision current source | |
| US4267519A (en) | Operational transconductance amplifiers with non-linear component current amplifiers | |
| EP0196906B1 (en) | Automatic gain control detection circuit | |
| JPH03173289A (ja) | 最大値／最小値回路 | |
| US4634897A (en) | Comparator having a hysteresis characteristic | |
| US4441070A (en) | Voltage regulator circuit with supply voltage ripple rejection to transient spikes | |
| JPH10123182A (ja) | ウィンドウコンパレータ回路 | |
| JPS5824042B2 (ja) | 電圧フオロワ回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| EP0478389B1 (en) | Amplifier having polygonal-line characteristics | |
| JP2830516B2 (ja) | 電流比較器 | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JP3411988B2 (ja) | 可変電圧電流変換回路 | |
| US4529946A (en) | Differential amplifier circuit | |
| US5977760A (en) | Bipolar operational transconductance amplifier and output circuit used therefor | |
| CA2342918A1 (en) | Electronic circuit | |
| JPS6315766B2 (ja) | ||
| JP2624584B2 (ja) | ノイズ減衰回路に使われるアクティブ高域加重値回路 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JPH11177353A (ja) | 電圧電流変換回路 | |
| US20020121926A1 (en) | Filter circuit | |
| JPS6126848B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070925 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100925 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100925 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110925 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110925 Year of fee payment: 13 |