JPH04368991A - Driving device for flat display panel - Google Patents
Driving device for flat display panelInfo
- Publication number
- JPH04368991A JPH04368991A JP3145099A JP14509991A JPH04368991A JP H04368991 A JPH04368991 A JP H04368991A JP 3145099 A JP3145099 A JP 3145099A JP 14509991 A JP14509991 A JP 14509991A JP H04368991 A JPH04368991 A JP H04368991A
- Authority
- JP
- Japan
- Prior art keywords
- display panel
- panel
- row
- driver
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 12
- 239000011159 matrix material Substances 0.000 claims abstract description 3
- 101710126534 [Pyruvate dehydrogenase [acetyl-transferring]]-phosphatase 1, mitochondrial Proteins 0.000 description 9
- 102100039169 [Pyruvate dehydrogenase [acetyl-transferring]]-phosphatase 1, mitochondrial Human genes 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 101001126226 Homo sapiens Polyisoprenoid diphosphate/phosphate phosphohydrolase PLPP6 Proteins 0.000 description 2
- 101000609849 Homo sapiens [Pyruvate dehydrogenase [acetyl-transferring]]-phosphatase 1, mitochondrial Proteins 0.000 description 2
- 102100030459 Polyisoprenoid diphosphate/phosphate phosphohydrolase PLPP6 Human genes 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000013016 damping Methods 0.000 description 1
- 210000005069 ears Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、フラットディスプレイ
パネルの駆動装置に係り、詳しくは、例えば、プラズマ
ディスプレイパネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐ
ｌａｙ Ｐａｎｅｌ）やエレクトロルミネッセンス（Ｅ
Ｌ：Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディ
スプレイパネルの分野に用いて好適な、パネルの発振音
を低減するフラットディスプレイパネルの駆動装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving device for a flat display panel, and more specifically, for example, a plasma display panel (PDP).
lay Panel) and electroluminescence (E
L: Electro Luminescence) The present invention relates to a flat display panel drive device that reduces panel oscillation noise and is suitable for use in the field of display panels.
【０００２】近年、例えば、パソコンやワープロ等に代
表されるＯＡ機器、及びＦＡ機器、または公衆表示等に
おいて、軽量で薄型の表示装置としてフラットディスプ
レイパネルが多用されており、これらフラットディスプ
レイパネルの駆動装置が数多く開発されている。しかし
、表示装置の中で、高電圧駆動波形を用いているもので
は、例えば、オフィス等の静かな環境で使用する場合、
高電圧駆動波形の印加によって表示装置のパネル面が発
振することにより耳障りな共振音が発生する。[0002] In recent years, flat display panels have been widely used as lightweight and thin display devices, for example, in OA equipment such as personal computers and word processors, FA equipment, and public displays. Many devices have been developed. However, among display devices that use high voltage drive waveforms, for example, when used in a quiet environment such as an office,
When the panel surface of the display device oscillates due to the application of the high voltage drive waveform, a harsh resonance sound is generated.
【０００３】そこで、パネル面の発振による共振音を低
減することが必要となる。[0003] Therefore, it is necessary to reduce the resonance sound caused by the oscillation of the panel surface.
【０００４】0004
【従来の技術】従来のこの種のフラットディスプレイパ
ネルの駆動装置としては、例えば、図３に示すようなプ
ラズマディスプレイパネル（以下、ＰＤＰという）の駆
動装置がある。このＰＤＰの駆動装置は、大別して、Ｐ
ＤＰ１、行ドライバ２、列ドライバ３から構成されてい
る。2. Description of the Related Art As a conventional drive device for a flat display panel of this type, there is, for example, a drive device for a plasma display panel (hereinafter referred to as PDP) as shown in FIG. The drive device of this PDP can be roughly divided into P
It is composed of a DP1, a row driver 2, and a column driver 3.
【０００５】ＰＤＰ１は、行側と列側とに入力される高
電圧駆動波形によって所定の画素を発光させることによ
り表示を行うものである。また、行ドライバ２は、行側
の高電圧駆動波形をＰＤＰ１中の所定の行に出力するも
のであり、列ドライバ３は、表示データによって選択さ
れた列に高電圧波形を出力するものである。[0005] The PDP 1 performs display by causing predetermined pixels to emit light using high voltage drive waveforms input to the row and column sides. Further, the row driver 2 outputs a high voltage drive waveform on the row side to a predetermined row in the PDP 1, and the column driver 3 outputs a high voltage waveform to a column selected by display data. .
【０００６】以上の構成において、行ドライバ２からＰ
ＤＰ１に印加される高電圧駆動波形は、図４に示すよう
に、書き込み波形、及び消去波形が一定のブランク期間
とともに印加され、サスティン波形によって表示制御が
なされる。In the above configuration, from the row driver 2 to P
As shown in FIG. 4, the high voltage drive waveform applied to DP1 includes a write waveform and an erase waveform, which are applied with a certain blank period, and display control is performed by a sustain waveform.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、このよ
うな従来のフラットディスプレイパネルの駆動装置にあ
っては、表示タイミングを調整するために所定のブラン
ク期間を設定するという構成となっていたため、サステ
ィン波形が不連続となってＰＤＰ１に印加され、ＰＤＰ
１に印加される高電圧駆動波形のサスティン波形の周期
に対応してＰＤＰ１のパネル面が共振し、ＰＤＰ１が発
振するといった問題点があった。[Problems to be Solved by the Invention] However, in such conventional flat display panel driving devices, a predetermined blank period is set in order to adjust the display timing, so that the sustain waveform is applied discontinuously to PDP1, and the PDP
There was a problem in that the panel surface of the PDP 1 resonated in response to the cycle of the sustain waveform of the high voltage drive waveform applied to the PDP 1, causing the PDP 1 to oscillate.
【０００８】すなわち、この場合のＰＤＰ１のパネル発
振周期はほぼ８０μｓ〜１２０μｓであり、パネルの共
振周波数は１２．５ｋＨｚ〜８．３ｋＨｚとなるため、
ＰＤＰ１のパネル面からは１２．５ｋＨｚ〜８．３ｋＨ
ｚの共振音が発せられる。この共振音の周波数は、ちょ
うど人間の可聴周波数にあたり、しかも刺激性の高い耳
障りな音となって聞こえるため、例えば、小型の情報端
末装置等に用いた場合、オペレータに不快感を与えるも
のであった。That is, in this case, the panel oscillation period of the PDP 1 is approximately 80 μs to 120 μs, and the panel resonance frequency is 12.5 kHz to 8.3 kHz.
12.5kHz to 8.3kHz from the panel surface of PDP1
A resonance sound of z is emitted. The frequency of this resonant sound is exactly the human audible frequency, and it can be heard as a highly irritating and harsh sound, so if it is used in a small information terminal device, for example, it will cause discomfort to the operator. Ta.
【０００９】このため、図５に示すように、通常、ＰＤ
Ｐ１ではその内部にスペーサ４と呼ばれるダンプ材が介
装されており、これによりパネル面の共振による発振を
低減しているが、この場合、製造工程数の増加等により
コストが上昇するという新たな問題点が生じることにな
る。なお、図５において、５は前面ガラス基板、６はシ
ールガラス、７は背面ガラス基板、８はチップ管、９は
表示部電極、１０は誘電体層、１１は保護層、１２は放
電空間である。For this reason, as shown in FIG.
In P1, a damping material called spacer 4 is inserted inside, which reduces oscillation due to resonance of the panel surface, but in this case, a new method is introduced that increases the cost due to the increase in the number of manufacturing steps. Problems will arise. In FIG. 5, 5 is a front glass substrate, 6 is a seal glass, 7 is a rear glass substrate, 8 is a chip tube, 9 is a display electrode, 10 is a dielectric layer, 11 is a protective layer, and 12 is a discharge space. be.
【００１０】［目的］そこで本発明は、パネル面の発振
による共振音を低減しつつ、低コストなフラットディス
プレイパネルの駆動装置を提供することを目的としてい
る。[Objective] Accordingly, it is an object of the present invention to provide a low-cost driving device for a flat display panel while reducing resonance noise caused by oscillation of the panel surface.
【００１１】[0011]
【課題を解決するための手段】本発明によるフラットデ
ィスプレイパネルの駆動装置は上記目的達成のため、互
いに直交する複数の行側ライン、及び列側ラインの交点
に対応する画素をマトリクス状に複数配置してなる表示
パネル１と、該表示パネル１中の任意の行、及び列に高
電圧駆動波形を印加する行ドライバ２、及び列ドライバ
３とを備え、前記行ドライバ２は前記表示パネル１に印
加する高電圧駆動波形の周期を等間隔に制御し、該表示
パネル１の共振周波数を高くするように構成している。[Means for Solving the Problems] In order to achieve the above object, a flat display panel driving device according to the present invention arranges a plurality of pixels in a matrix, each corresponding to the intersection of a plurality of row-side lines and column-side lines that are orthogonal to each other. a display panel 1 formed of a The period of the applied high-voltage drive waveform is controlled at equal intervals to increase the resonance frequency of the display panel 1.
【００１２】0012
【作用】本発明では、行ドライバから表示パネルに印加
される高電圧駆動波形の周期が等間隔に制御されてサス
ティン波形が連続して等間隔に印加されることにより、
表示パネルの共振周波数が高められ、パネルの共振音が
人間の可聴周波数帯域外に追い出される。[Operation] In the present invention, the period of the high voltage driving waveform applied from the row driver to the display panel is controlled at equal intervals, and the sustain waveform is continuously applied at equal intervals, so that
The resonant frequency of the display panel is increased, and the resonant sound of the panel is pushed out of the human audible frequency range.
【００１３】また、共振音が可聴周波数帯域外にあるの
でパネルの共振を抑えるための特別な処置が不要となる
。すなわち、共振周波数が高められることにより、パネ
ル面の発振による共振音が低減され、パネルの製造コス
トが抑えられる。Furthermore, since the resonance sound is outside the audible frequency band, no special measures are required to suppress panel resonance. That is, by increasing the resonant frequency, the resonant sound due to oscillation of the panel surface is reduced, and the manufacturing cost of the panel is suppressed.
【００１４】[0014]
【実施例】以下、本発明を図面に基づいて説明する。図
１は本発明に係るフラットディスプレイパネルの駆動装
置の一実施例を示す図であり、ＰＤＰの駆動装置の要部
構成を示すブロック図である。まず、構成を説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be explained below based on the drawings. FIG. 1 is a diagram showing an embodiment of a flat display panel driving device according to the present invention, and is a block diagram showing the main part configuration of a PDP driving device. First, the configuration will be explained.
【００１５】なお、図１において、図３に示した従来例
に付された番号と同一番号は同一部分を示す。本実施例
のＰＤＰの駆動装置は、大別して、ＰＤＰ１、行ドライ
バ２、列ドライバ３、タイミングジェネレータ１３、ク
ロック部１４、カウンタ１５、コントロールロジック部
１６、デコーダ１７、ＰＤＰタイミング部１８、サステ
ィンドライバ１９、シフトレジスタ＆ラッチ部２０から
構成されている。In FIG. 1, the same numbers as those given to the conventional example shown in FIG. 3 indicate the same parts. The PDP driving device of this embodiment is roughly divided into a PDP 1, a row driver 2, a column driver 3, a timing generator 13, a clock section 14, a counter 15, a control logic section 16, a decoder 17, a PDP timing section 18, and a sustain driver 19. , shift register & latch section 20.
【００１６】タイミングジェネレータ１３は、ロジック
信号の入力バッファ、及び入力信号をクロック部１４に
よって生成された内部クロックに同期させるものであり
、カウンタ１５は、内部クロックをカウントし、周期の
変更（カウントアップ）を行うものである。コントロー
ルロジック部１６は、行側走査用の基本信号を生成する
ものであり、デコーダ１７は、走査する行を選択するた
めのデコードを行うものである。The timing generator 13 is a logic signal input buffer and synchronizes the input signal with the internal clock generated by the clock unit 14. The counter 15 counts the internal clock and changes the cycle (counts up). ). The control logic unit 16 generates basic signals for row-side scanning, and the decoder 17 performs decoding to select a row to be scanned.
【００１７】ＰＤＰタイミング部１８は、ＰＤＰ１を発
光させるための駆動波形の基本信号を生成するものであ
り、サスティンドライバ１９は、駆動波形の基本信号に
より高電圧の行側駆動波形を生成するものである。シフ
トレジスタ＆ラッチ部２０は、表示データをを各列の列
ドライバ３に入力するためにデータのシフト、及びラッ
チ（データの確定）を行うものである。The PDP timing section 18 is for generating a basic signal of a drive waveform for causing the PDP 1 to emit light, and the sustain driver 19 is for generating a high-voltage row-side drive waveform based on the basic signal of the drive waveform. be. The shift register and latch unit 20 shifts and latches data (determines data) in order to input display data to the column driver 3 of each column.
【００１８】次に作用を説明する。本実施例では、図２
に示すように、図４に示す従来の駆動波形において、１
周期目の駆動波形と２周期目の駆動波形との間にある、
ブランク期間（無波形状態）にサスティン波形が印加さ
れ、サスティン波形の印加タイミングがブランク期間を
埋めるようなタイミングとなるように変更される。Next, the operation will be explained. In this example, FIG.
As shown in FIG. 4, in the conventional drive waveform shown in FIG.
Between the drive waveform of the 1st cycle and the drive waveform of the 2nd cycle,
A sustain waveform is applied during a blank period (no waveform state), and the application timing of the sustain waveform is changed to fill the blank period.
【００１９】すなわち、サスティン波形が等間隔でパネ
ルに印加されることによって、パネル面が発振する発振
周期が高くなり（具体的には、ＰＤＰ１のパネル発振周
期はほぼ２０μｓ〜３０μｓとなってパネルの共振周波
数が５０ｋＨｚ〜３３ｋＨｚとなるため）、共振音が人
間の可聴周波数範囲外に追い出され、耳に聞こえる共振
音が小さくなり、共振音による不快感をなくすことがで
きる。That is, by applying the sustain waveform to the panel at equal intervals, the oscillation period at which the panel surface oscillates increases (specifically, the panel oscillation period of the PDP 1 is approximately 20 μs to 30 μs, and the panel surface Since the resonant frequency is 50 kHz to 33 kHz), the resonant sound is driven out of the human audible frequency range, the resonant sound audible to the ears is reduced, and discomfort caused by the resonant sound can be eliminated.
【００２０】このように本実施例では、サスティン波形
を連続して等間隔に印加することにより、表示パネルの
共振周波数を高めることができ、パネルの共振音を人間
の可聴周波数帯域外に追い出すことができるとともに、
共振音を可聴周波数帯域外に設定できるのでパネルの共
振を抑えるための特別な処置を不要とすることができる
。As described above, in this embodiment, by continuously applying the sustain waveform at equal intervals, the resonance frequency of the display panel can be increased, and the resonance sound of the panel can be driven out of the human audible frequency band. At the same time,
Since the resonance sound can be set outside the audible frequency band, special measures to suppress panel resonance can be made unnecessary.
【００２１】したがって、共振周波数を高めることで、
パネル面の発振による共振音を低減しつつ、パネルの製
造コストを抑えることができる。なお、上記実施例はフ
ラットディスプレイパネルとしてプラズマディスプレイ
パネルを例に採り説明したが、例えば、ＥＬパネル等の
ように表示パネルに高電圧駆動波形を印加するものであ
れば、これに限るものではない。[0021] Therefore, by increasing the resonant frequency,
It is possible to reduce the manufacturing cost of the panel while reducing the resonance sound caused by the oscillation of the panel surface. Although the above embodiments have been described using a plasma display panel as an example of a flat display panel, the present invention is not limited to this, as long as a high voltage drive waveform is applied to the display panel, such as an EL panel, for example. .
【００２２】[0022]
【発明の効果】本発明では、行ドライバから表示パネル
に印加される高電圧駆動波形の周期が等間隔に制御され
てサスティン波形が連続して等間隔に印加されることに
より、表示パネルの共振周波数が高められ、パネルの共
振音が人間の可聴周波数帯域外に追い出される。Effects of the Invention In the present invention, the period of the high voltage drive waveform applied from the row driver to the display panel is controlled at equal intervals, and the sustain waveform is continuously applied at equal intervals, thereby reducing the resonance of the display panel. The frequency is raised, pushing the panel's resonant sound out of the human audible frequency range.
【００２３】また、共振音が可聴周波数帯域外にあるの
でパネルの共振を抑えるための特別な処置が不要となる
。すなわち、共振周波数が高められることにより、パネ
ル面の発振による共振音が低減され、パネルの製造コス
トが抑えられる。Furthermore, since the resonance sound is outside the audible frequency band, no special measures are required to suppress panel resonance. That is, by increasing the resonant frequency, the resonant sound due to oscillation of the panel surface is reduced, and the manufacturing cost of the panel is suppressed.
【図１】本実施例の要部構成を示すブロック図である。FIG. 1 is a block diagram showing the main configuration of the present embodiment.
【図２】本実施例の動作例を説明するための駆動波形図
である。FIG. 2 is a drive waveform diagram for explaining an operation example of this embodiment.
【図３】従来例の要部構成を示すブロック図である。FIG. 3 is a block diagram showing the main part configuration of a conventional example.
【図４】従来例の動作例を説明するための駆動波形図で
ある。FIG. 4 is a drive waveform diagram for explaining an example of conventional operation.
【図５】従来例のパネル構造を説明するための断面図で
ある。FIG. 5 is a sectional view for explaining a conventional panel structure.
１ プラズマディスプレイパネル（表示パネル）
２ 行ドライバ
３ 列ドライバ
４ スペーサ
５ 前面ガラス基板
６ シールガラス
７ 背面ガラス基板
８ チップ管
９ 表示部電極
１０ 誘電体層
１１ 保護層
１２ 放電空間
１３ タイミングジェネレータ
１４ クロック部
１５ カウンタ
１６ コントロールロジック部
１７ デコーダ
１８ ＰＤＰタイミング部
１９ サスティンドライバ1 Plasma display panel (display panel)
2 Row driver 3 Column driver 4 Spacer 5 Front glass substrate 6 Seal glass 7 Rear glass substrate 8 Chip tube 9 Display electrode 10 Dielectric layer 11 Protective layer 12 Discharge space 13 Timing generator 14 Clock section 15 Counter 16 Control logic section 17 Decoder 18 PDP timing section 19 Sustain driver
Claims (1)
び列側ラインの交点に対応する画素をマトリクス状に複
数配置してなる表示パネルと、該表示パネル中の任意の
行、及び列に高電圧駆動波形を印加する行ドライバ、及
び列ドライバとを備え、前記行ドライバは前記表示パネ
ルに印加する高電圧駆動波形の周期を等間隔に制御し、
該表示パネルの発振周波数を高くすることを特徴とする
フラットディスプレイパネルの駆動装置。1. A display panel comprising a plurality of pixels arranged in a matrix, each of which corresponds to the intersection of a plurality of row-side lines and column-side lines that are orthogonal to each other; A row driver that applies a voltage drive waveform and a column driver, the row driver controls the period of the high voltage drive waveform applied to the display panel at equal intervals,
A driving device for a flat display panel, characterized in that the oscillation frequency of the display panel is increased.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145099A JPH04368991A (en) | 1991-06-18 | 1991-06-18 | Driving device for flat display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145099A JPH04368991A (en) | 1991-06-18 | 1991-06-18 | Driving device for flat display panel |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04368991A true JPH04368991A (en) | 1992-12-21 |
Family
ID=15377356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3145099A Pending JPH04368991A (en) | 1991-06-18 | 1991-06-18 | Driving device for flat display panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04368991A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011037024A1 (en) | 2009-09-25 | 2011-03-31 | パナソニック電工株式会社 | Light-emitting module device, light-emitting modules used in said device, and lighting fixture provided with said device |
-
1991
- 1991-06-18 JP JP3145099A patent/JPH04368991A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011037024A1 (en) | 2009-09-25 | 2011-03-31 | パナソニック電工株式会社 | Light-emitting module device, light-emitting modules used in said device, and lighting fixture provided with said device |
| US8564215B2 (en) | 2009-09-25 | 2013-10-22 | Panasonic Corporation | Light emitting module device, light emitting module used in the device, and lighting apparatus provided with the device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5541618A (en) | Method and a circuit for gradationally driving a flat display device | |
| JP2756053B2 (en) | AC Drive Type Plasma Display Panel Driving Method | |
| JP2000155556A (en) | Gas discharge panel drive method | |
| JP4030928B2 (en) | Panel driving method and apparatus for expressing gradation by mixed method of address period and sustain period | |
| KR100490542B1 (en) | Panel driving method and apparatus with address-sustain mixed interval | |
| JPH02219092A (en) | Method of driving alternating current type plasma display panel | |
| US6373451B1 (en) | Method for driving AC plasma display panel | |
| JP2006208998A (en) | Flat surface display device | |
| JPH07261699A (en) | Planar display device and method of driving it | |
| JPH10319900A (en) | Driving method of plasma display device | |
| JP3062406B2 (en) | Memory drive method for DC gas discharge panel | |
| JPH07175438A (en) | Plane display device | |
| JPH04368991A (en) | Driving device for flat display panel | |
| US6278243B1 (en) | Electrode division surface discharge plasma display apparatus | |
| JP2005174850A (en) | Plasma display panel | |
| WO2004086340A1 (en) | Drive method for plasma display panel | |
| JP2003302928A (en) | Plasma display device and driving circuit therefor, and driving method | |
| JP3398632B2 (en) | Flat panel display | |
| KR100509605B1 (en) | Driving method of plasma display panel and apparatus thereof | |
| JPH08335054A (en) | Driving method for matrix type plasma display panel | |
| JPH11119732A (en) | Driving device for pdp | |
| JP2006284780A (en) | Display device | |
| JP2003345290A (en) | Method for driving plasma display | |
| JPH05241528A (en) | Method for driving plasma display panel | |
| KR100603360B1 (en) | Driving method of plasma display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000516 |