JP3398632B2 - Flat panel display - Google Patents
Flat panel displayInfo
- Publication number
- JP3398632B2 JP3398632B2 JP31547899A JP31547899A JP3398632B2 JP 3398632 B2 JP3398632 B2 JP 3398632B2 JP 31547899 A JP31547899 A JP 31547899A JP 31547899 A JP31547899 A JP 31547899A JP 3398632 B2 JP3398632 B2 JP 3398632B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- cell
- wall charge
- display device
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は平面表示装置に関す
るものであり、特に詳しくは、プラズマディスプレイに
於いて表示パネルに対して最適な駆動を行う事により、
安定した画像表示を行いうる平面表示装置に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display device, and more particularly, to a plasma display panel by optimally driving a display panel.
Ru Oh relates stable flat display device which can perform image display was.
【０００２】[0002]
【従来の技術】近年、薄形の利点からＣＲＴに代わりＰ
ＤＰ（プラズマディスプレイ），ＬＣＤ（液晶ディスプ
レイ）等の平面マトリクス形表示装置の要求が増加して
いるが、特に最近ではカラー表示の要求が高まってい
る。従来から、プラズマディスプレイ装置等の平面表示
装置、即ちフラット形表示装置は、奥行きが小さく、且
つ大型の表示画面が実現されて来ている事から、急速に
その用途が拡大され、生産規模も増大して来ている。2. Description of the Related Art In recent years, PRT has been replaced by CRT due to its thinness.
The demand for flat-panel type display devices such as DP (plasma display) and LCD (liquid crystal display) is increasing, but recently, the demand for color display is increasing. 2. Description of the Related Art Conventionally, flat display devices such as plasma display devices, that is, flat-type display devices have been realized with large display screens with a small depth, so their applications are rapidly expanded, and the production scale is also increased. Is coming.
【０００３】処で、係る平面表示装置は、一般的には、
電極間に堆積された電荷を所定の電圧下で放電発光させ
て表示するものであり、その一般的な表示原理を、その
構造と動作と共に以下に概略的に説明する。即ち、従来
から良く知られているプラズマディスプレイ装置（ＡＣ
型ＰＤＰ）には、２本の電極で選択放電（アドレス放
電）および維持放電を行う２電極型と、第３の電極を利
用してアドレス放電を行う３電極型とがある。By the way, such a flat display device is generally
The electric charge accumulated between the electrodes is discharged and emitted under a predetermined voltage for display, and its general display principle will be schematically described below together with its structure and operation. That is, a plasma display device (AC
The type PDP includes a two-electrode type that performs selective discharge (address discharge) and sustain discharge with two electrodes, and a three-electrode type that performs address discharge using the third electrode.
【０００４】一方、カラー表示を行うプラズマディスプ
レイ装置（ＰＤＰ）では、放電により発生する紫外線に
よって放電セル内に形成した蛍光体を励起しているが、
この蛍光体は、放電により同時に発生する正電荷である
イオンの衝撃に弱いという欠点がある。上記の２電極型
では、当該蛍光体がイオンに直接当たるような構成にな
っているため、蛍光体の寿命低下を招く恐れがある。On the other hand, in a plasma display device (PDP) for color display, the phosphors formed in the discharge cells are excited by the ultraviolet rays generated by the discharge.
This phosphor has a drawback that it is vulnerable to the impact of ions, which are positive charges simultaneously generated by discharge. In the above-mentioned two-electrode type, since the phosphor directly hits the ions, the life of the phosphor may be shortened.
【０００５】これを回避するために、カラープラズマデ
ィスプレイ装置では、面放電を利用した３電極構造が一
般に用いられている。さらに、この３電極型において
も、第３の電極の維持放電を行う第１と第２の電極が配
置されている基板に当該第３の電極を形成する場合と、
対向するもう一つの基板に当該第３の電極を配置する場
合がある。In order to avoid this, a color plasma display device generally uses a three-electrode structure utilizing surface discharge. Further, also in this three-electrode type, when the third electrode is formed on the substrate on which the first and second electrodes for sustaining the third electrode are arranged,
In some cases, the third electrode is arranged on another substrate that faces the third electrode.
【０００６】また、同一基板に前記の３種の電極を形成
する場合でも、維持放電を行う２本の電極の上に第３の
電極を配置する場合と、その下に第３の電極を配置する
場合がある。さらに、蛍光体から発せられた可視光を、
その蛍光体を透過して見る場合と、蛍光体からの反射を
見る場合がある。Further, even when the above-mentioned three kinds of electrodes are formed on the same substrate, the third electrode is arranged on the two electrodes for sustaining discharge and the third electrode is arranged below the third electrode. There is a case. Furthermore, the visible light emitted from the phosphor is
There are cases where the light is seen through the phosphor and there are cases where the light is reflected from the phosphor.
【０００７】上記した各タイプのプラズマディスプレイ
装置は、何れも原理は、互いに同一であるので、以下で
は、維持放電を行う第１と第２の電極を設けた第１の基
板と、これとは別で、当該第１の基板と対向する第２の
基板に第３の電極を形成して構成された平面表示装置に
付いてその具体例を説明する。即ち、図１は、上記した
３電極方式のプラズマディスプレイ装置（ＰＤＰ）の構
成の概略を示す概略的平面図であり、又、図２は、図１
のプラズマディスプレイ装置に形成される、一つの放電
セル１０における概略的断面図である。Since the principles of the plasma display devices of the respective types described above are the same as each other, in the following, the first substrate provided with the first and second electrodes for sustaining discharge and the first substrate will be described. Separately, a specific example will be described for a flat panel display device configured by forming a third electrode on a second substrate facing the first substrate. That is, FIG. 1 is a schematic plan view showing an outline of a configuration of the above-mentioned three-electrode type plasma display device (PDP), and FIG.
3 is a schematic cross-sectional view of one discharge cell 10 formed in the plasma display device of FIG.
【０００８】即ち、当該プラズマディスプレイ装置は、
図１及び図２から判る様に、２枚のガラス基板１２、１
３によって構成されている。第１の基板１３には、互い
に平行して配置された維持電極として作動する第１の電
極（Ｘ電極）１４、および第２の電極（Ｙ電極）１５を
備え、それらは、誘電体層１８で被覆されている。更
に、該誘電体層１８からなる放電面には保護膜としてＭ
ｇＯ（酸化マグネシューム）膜等で構成された被膜２１
が形成されている。That is, the plasma display device is
As can be seen from FIGS. 1 and 2, the two glass substrates 12, 1
It is composed of three. The first substrate 13 comprises a first electrode (X electrode) 14 and a second electrode (Y electrode) 15 which are arranged in parallel with each other and act as sustain electrodes, which are dielectric layers 18 It is covered with. Furthermore, M is used as a protective film on the discharge surface composed of the dielectric layer 18.
Film 21 composed of gO (magnesium oxide) film or the like
Are formed.
【０００９】一方、前記第１のガラス基板１３と向かい
合う第２の基板１２の表面には、第３の電極即ちアドレ
ス電極として作動する電極１６が、該維持電極１４、１
５と直交する形で形成されている。また、アドレス電極
１６上には、赤、緑、青の発光特性の一つを持つ蛍光体
１９が、該第２の基板１２の該アドレス電極が配置され
ている面と同一の面に形成されている壁部１７によって
規定される放電空間２０内に、配置されている。On the other hand, on the surface of the second substrate 12 facing the first glass substrate 13, a third electrode, that is, an electrode 16 which operates as an address electrode, is provided with the sustain electrodes 14 and 1.
It is formed in a shape orthogonal to 5. A phosphor 19 having one of red, green, and blue emission characteristics is formed on the address electrode 16 on the same surface as the surface of the second substrate 12 on which the address electrode is arranged. It is arranged in the discharge space 20 defined by the wall portion 17 that is formed.
【００１０】つまり、該プラズマディスプレイ装置に於
ける各放電セル１０は壁（障壁）によって仕切られてい
る。また、上記具体例に於ける該プラズマディスプレイ
装置１に於いては、第１の電極（Ｘ電極）１４と該第２
の電極（Ｙ電極）１５とは、互いに平行に配置され、そ
れぞれ対を構成しており、該第２の電極（Ｙ電極）１５
は、それぞれ個別に駆動されるが、該第１の電極（Ｘ電
極）１４は、共通電極を構成しており、１個のドライバ
で駆動される構成と成っている。That is, each discharge cell 10 in the plasma display device is partitioned by a wall (barrier). In addition, in the plasma display device 1 in the above specific example, the first electrode (X electrode) 14 and the second electrode
The electrodes (Y electrodes) 15 of the second electrodes (Y electrodes) 15 are arranged in parallel with each other and form a pair.
Are individually driven, but the first electrode (X electrode) 14 constitutes a common electrode and is driven by one driver.
【００１１】又、図３は、図１および図２に示したプラ
ズマディスプレイ装置を駆動するための周辺回路を示し
た概略的ブロック図であって、アドレス電極１６は１本
毎にアドレスドライバ３１に接続され、そのアドレスド
ライバ３１によってアドレス放電時のアドレスパルスが
各アドレス電極に印加される。また、Ｙ電極１５は、個
別にＹスキャンドライバ３４に接続されている。FIG. 3 is a schematic block diagram showing a peripheral circuit for driving the plasma display device shown in FIGS. 1 and 2. Address electrodes 16 are provided in the address driver 31 one by one. The address driver 31 is connected and an address pulse at the time of address discharge is applied to each address electrode. The Y electrodes 15 are individually connected to the Y scan driver 34.
【００１２】該スキャンドライバ３４は更にＹ側共通ド
ライバ３３に接続されており、アドレス放電時のパルス
はスキャンドライバ３４から発生されるが、維持放電パ
ルス等はＹ側共通ドライバ３３で発生し、Ｙスキャンド
ライバ３４を経由して、Ｙ電極１５に印加される。一
方、Ｘ電極１４は当該平面表示装置に於けるパネルの全
表示ラインに亘って共通に接続され取り出されている。The scan driver 34 is further connected to the Y-side common driver 33, and pulses for address discharge are generated from the scan driver 34, but sustain discharge pulses and the like are generated in the Y-side common driver 33. It is applied to the Y electrode 15 via the scan driver 34. On the other hand, the X electrode 14 is commonly connected and taken out over all display lines of the panel in the flat display device.
【００１３】つまり、Ｘ電極側の共通ドライバ３２は、
書き込みパルス、維持パルス等を発生し、これらを同時
並行的に各Ｘ電極１４に印加する。これらのドライバ回
路は、制御回路によって制御され、その制御回路は、装
置の外部より入力される、同期信号や表示データ信号に
よって制御される。つまり、図３から明らかな様に、該
アドレスドライバ３１は、制御回路３５に設けた表示デ
ータ制御部３６と接続されており、該表示データ制御部
３６は、外部から入力される、表示データを示すドット
クロック信号（CLOCK)及び表示データ信号（DATA) か
ら、該表示データ制御部３６内部に設けられた例えばフ
レームメモリ等３７のデータを使用して、１フレーム内
に於いて、選択されるべきアドレス電極のアドレスデー
タを出力する。That is, the common driver 32 on the X electrode side is
A write pulse, a sustain pulse, etc. are generated, and these are applied simultaneously and in parallel to each X electrode 14. These driver circuits are controlled by a control circuit, and the control circuit is controlled by a synchronizing signal and a display data signal input from the outside of the device. That is, as is apparent from FIG. 3, the address driver 31 is connected to the display data control unit 36 provided in the control circuit 35, and the display data control unit 36 receives the display data input from the outside. It should be selected within one frame from the dot clock signal (CLOCK) and the display data signal (DATA) shown, using the data of, for example, a frame memory 37 provided inside the display data control unit 36. The address data of the address electrode is output.
【００１４】又、該Ｙスキャンドライバ３４は、該制御
回路３５に設けられているパネル駆動制御部３８のスキ
ャンドライバ制御部３９と接続されており、外部から入
力される１フレーム（１フィールド）の開始を指示する
信号である垂直同期信号ＶSY NCと１サブフレームの開始
を指示する信号である水平同期信号ＨSYNCに応答して、
該Ｙスキャンドライバ３４を駆動して、該平面表示装置
１に於ける複数本のＹ電極１５を１本ずつ順次に選択し
て、１フレームの画像を表示する事になる。The Y scan driver 34 controls the control.
The scan of the panel drive control unit 38 provided in the circuit 35
It is connected to the hand driver control unit 39 and can be input from the outside.
Specifies the start of one frame (one field) to be applied
Vertical sync signal V which is a signalSY NCAnd the start of one subframe
Horizontal synchronization signal H, which is a signal for instructingSYNCIn response to
The flat panel display device is driven by driving the Y scan driver 34.
The plurality of Y electrodes 15 in 1 are sequentially selected one by one.
Thus, one frame image is displayed.
【００１５】図３に於いて、当該スキャンドライバ制御
部３９から出力されるY-DATAは、当該Ｙスキャンドライ
バを１ビット毎にＯＮさせる為のスキャンデータであ
り、又Y-CLOCK は、該Ｙスキャンドライバを１ビット毎
にＯＮさせる為の転送クロックである。一方、本具体例
に於けるＸ電極側の共通ドライバ３２とＹ電極側の共通
ドライバ３３は何れも該制御回路３５に設けられた共通
ドライバ制御部４０に接続されており、該Ｘ電極１４と
該Ｙ電極１５とを交互に印加される電圧の極性を反転さ
せながら一斉に駆動して、上記した維持放電を実行させ
るものである。In FIG. 3, Y-DATA output from the scan driver control unit 39 is scan data for turning on the Y scan driver bit by bit, and Y-CLOCK is the Y data. This is a transfer clock for turning on the scan driver bit by bit. On the other hand, both the X-electrode side common driver 32 and the Y-electrode side common driver 33 in this example are connected to a common driver control section 40 provided in the control circuit 35, and the X-electrode 14 and The Y electrodes 15 are driven all at once while inverting the polarity of the voltage applied alternately, and the sustain discharge described above is executed.
【００１６】図３に於いて該共通ドライバ制御部４０か
ら出力されるX-UDは、Ｘ側共通ドライバのＯＮ／ＯＦＦ
を制御する為にＶｓ及びＶｗを出力するもので有り、又
図中、該共通ドライバ制御部４０から出力されるX-DD
は、Ｘ側共通ドライバのＯＮ／ＯＦＦを制御する為にGN
D を出力するものである。又、同様に、該共通ドライバ
制御部４０から出力されるY-UDは、Ｙ側共通ドライバの
ＯＮ／ＯＦＦを制御する為にＶｓ及びＶｗを出力するも
ので有り、又図中、該共通ドライバ制御部４０から出力
されるY-DDは、Ｙ側共通ドライバのＯＮ／ＯＦＦを制御
する為にGND を出力するものである。In FIG. 3, the X-UD output from the common driver control unit 40 is an ON / OFF switch for the X side common driver.
X-DD output from the common driver control unit 40 in the figure.
GN to control ON / OFF of the X side common driver
It outputs D. Similarly, the Y-UD output from the common driver control unit 40 outputs Vs and Vw in order to control ON / OFF of the Y side common driver. The Y-DD output from the control unit 40 outputs GND to control ON / OFF of the Y-side common driver.
【００１７】ここで、従来の三電極型プラズマディスプ
レイ装置の画像表示駆動方法の例を説明する。即ち、従
来に於いては、線順次・自己消去アドレス方式と、一括
書込み・一括消去・線順次アドレス方式とが一般的に使
用されているが、以下の具体例に於いては、後者、即ち
一括書込み・一括消去・線順次アドレス方式を使用した
場合に於ける表示方法の例を説明する。Now, an example of a conventional image display driving method for a three-electrode plasma display device will be described. That is, in the past, the line-sequential / self-erasing address system and the batch writing / collective erasing / line-sequential addressing system are generally used. An example of the display method in the case of using the batch writing / batch erasing / line sequential addressing method will be described.
【００１８】この方式によれば、該初期化期間に於いて
は、１フレーム分の全セルに対して、一括書込み・一括
消去処理を実行し、その後のアドレス期間に於いて、線
順次に各ラインを順次に選択して、所定の情報を所定の
セルに書込み、次いで、維持放電期間に於いて、全セル
に対して所定の期間、即ち１フレーム表示時間終了迄の
間、維持放電を行い、前記アドレス期間に於いて、所定
の情報が書き込まれたセルのみを放電させて表示する操
作を繰り返すものである。According to this method, in the initializing period, the batch writing / batch erasing process is executed for all the cells of one frame, and in the subsequent address period, each line is sequentially line-sequentially processed. Lines are sequentially selected to write predetermined information to predetermined cells, and then sustain discharge is performed to all cells for a predetermined period, that is, until one frame display time ends in the sustain discharge period. In the address period, the operation of discharging and displaying only the cells in which predetermined information is written is repeated.
【００１９】[0019]
【発明が解決しようとする課題】ところで、壁電荷の量
は放電発光する際のセルの状態に大きく作用されるが、
表示パネルを完全に均一に作ることは非常に困難で、特
に面積が大きくなるほど難しくなる。また、初期化の
際，前のフレームで点灯していたセルとそうでないセル
との間には保有する壁電荷に差があり、また書込み時に
セルにかかる電界（外部印加電界−内部電界）も違う。
この結果、書込みミスが発生してしまう可能性があり、
安定な表示品質を損なうという問題を生じていた。By the way, the amount of wall charge is greatly affected by the state of the cell at the time of discharge light emission.
It is very difficult to make the display panel completely uniform, especially as the area increases. In addition, at the time of initialization, there is a difference in the wall charge held between the cell that was lit in the previous frame and the cell that is not, and the electric field (external applied electric field-internal electric field) applied to the cell during writing is also Wrong.
As a result, a write error may occur,
There has been a problem that the stable display quality is impaired.
【００２０】本発明は、このような問題を解決するもの
で、前のフレームでの点灯状態にかかわらず安定した表
示が行われる平面表示装置の実現を目的とする。The present invention solves such a problem, and an object of the present invention is to realize a flat display device capable of performing stable display regardless of the lighting state in the previous frame.
【００２１】[0021]
【課題を解決するための手段】上記目的を実現するた
め、本発明の平面表示装置においては、初期化期間を、
セルに蓄積されている壁電荷量を調整するための複数の
壁電荷調整期間に分割し、複数の壁電荷調整期間に於い
ては、印加電圧の変化を遅延させた駆動波形を適用す
る。To achieve the above object, in the flat panel display device of the present invention, the initialization period is
It is divided into a plurality of wall charge adjustment periods for adjusting the amount of wall charges accumulated in the cell, and in the plurality of wall charge adjustment periods, a drive waveform in which a change in applied voltage is delayed is applied.
【００２２】[0022]
【００２３】本発明の平面表示装置は、それぞれ画素を
構成する複数のセル部を具備し、当該セル部は、印加さ
れる適宜の電圧に従って、所定量の電荷を蓄積しうるメ
モリー機能と放電発光機能とを有しているパネルを備え
た平面表示装置に於いて、表示画面の初期化を行う初期
化期間、表示データに応じて当該複数個のセル部の選択
を実行するアドレス期間、及び該アドレス期間における
選択に対応して放電発光させる維持放電期間とを有し、
前記初期化期間は、前フレーム（フィールド）に於いて
点灯していたセルに蓄積されている壁電荷量を前フレー
ム（フィールド）に於いて点灯していなかったセルに蓄
積されている壁電荷量に近づけるための第１の壁電荷調
整期間と、全セルに対して壁電荷を生成させる全セル書
き込み期間と、該全セルに蓄積されている壁電荷量を調
整する第２の壁電荷調整期間とを含むことを特徴とす
る。The flat panel display device of the present invention comprises a plurality of cell portions each of which constitutes a pixel, and the cell portions have a memory function capable of accumulating a predetermined amount of electric charge according to an appropriate voltage applied and discharge light emission. In a flat-panel display device including a panel having a function, an initialization period for initializing a display screen, an address period for performing selection of the plurality of cell parts according to display data, and A sustain discharge period in which discharge light emission is performed in response to selection in the address period,
In the initialization period, the amount of wall charges accumulated in the cells that were lit in the previous frame (field) is the amount of wall charges accumulated in the cells that were not lit in the previous frame (field). A first wall charge adjustment period for approaching all the cells, an all-cell write period for generating wall charges for all cells, and a second wall charge adjustment period for adjusting the amount of wall charges accumulated in all the cells. It is characterized by including and.
【００２４】前記第１及び第２の壁電荷調整期間に於い
ては、印加電圧の変化を遅延させた駆動波形が適用され
る。前記第１の壁電荷調整期間に於ける駆動波形と前記
第２の壁電荷調整期間に於ける駆動波形とは、印加電圧
変化の遅延量が相違する。平面表示装置では、前フィー
ルドに於いて点灯していたセルと点灯していないかった
セルとの壁電荷量の相違が、今回のフィールド表示に於
ける各セルの表示特性に影響が及ばない様に、当該フィ
ールドの初期化に於いて、前フィールドにおける各セル
の壁電荷量を調整する必要がある。In the first and second wall charge adjustment periods, a drive waveform in which a change in applied voltage is delayed is applied. The drive waveform in the first wall charge adjustment period is different from the drive waveform in the second wall charge adjustment period in the delay amount of the applied voltage change. In the flat panel display, the difference in the wall charge amount between the cells that were lit in the previous field and the cells that were not lit did not affect the display characteristics of each cell in this field display. At the time of initializing the field, it is necessary to adjust the wall charge amount of each cell in the previous field.
【００２５】本発明の平面表示装置によれば、初期化期
間は、セルに蓄積されている壁電荷量を調整するための
複数の壁電荷調整期間に分けられ、複数の壁電荷調整期
間に於いては、各セルの壁電荷量が最適な量に調整され
るので、従来に比べてより良好な調整が可能である。具
体的には、第１の壁電荷調整期間は、前フィールドに於
いて点灯していたセルに蓄積されている当該壁電荷量Ｐ
１を前フィールドに於いて点灯していなかったセルに蓄
積されている壁電荷量Ｐ２に近ずける操作が行われ、全
セル書き込み期間で全セルに対して壁電荷を生成させた
後、第２の壁電荷調整期間に於いては、全セルに対し
て、アドレス選択期間内に於いて選択していないセルが
放電を行わない様に、当該セル内の壁電荷の量を制限す
る。According to the flat display device of the present invention, the initialization period is divided into a plurality of wall charge adjustment periods for adjusting the amount of wall charges accumulated in the cell, and the plurality of wall charge adjustment periods are included. In addition, since the wall charge amount of each cell is adjusted to the optimum amount, it is possible to perform better adjustment as compared with the related art. Specifically, during the first wall charge adjustment period, the wall charge amount P accumulated in the cell that has been lit in the previous field is P.
After the operation of bringing 1 to approach the wall charge amount P2 accumulated in the cells that were not lit in the previous field and generating the wall charges in all the cells in the all-cell writing period, In the second wall charge adjustment period, the amount of wall charges in the cells is limited so that all the cells do not discharge in the cells not selected in the address selection period.
【００２６】[0026]
【発明の実施の形態】図４は、本発明の第１実施例の３
電極型プラズマディスプレイ装置における駆動波形のタ
イムチャートを示す図である。図４に示すように、第１
実施例の３電極型プラズマディスプレイ装置において
は、フレーム開始の制御信号ＶSYNCを受けた後、上記し
た様に１フレーム分に相当する全セルに対して一括して
初期化する操作を行う初期化期間Ｓ１が開始されるが、
その際、Ｘ電極をＧＮＤに設定したのち、所定の電圧Ｖ
ｓを印加すると共に、Ｙ電極には、所定の電圧Ｖｓを印
加し、その後、Ｙ電極電圧を図示の様に、所定の時定数
を持たせて遅延降下させる事により、所定のセルに蓄積
されている電荷の量を調整する第１の壁電荷調整期間Ｓ
１１が設けられている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 4 shows a third embodiment of the present invention.
It is a figure which shows the time chart of the drive waveform in an electrode type plasma display apparatus. As shown in FIG.
In the three-electrode type plasma display device of the embodiment, after receiving the control signal V SYNC for starting a frame, initialization is performed to collectively initialize all cells corresponding to one frame as described above. Period S1 begins,
At that time, after setting the X electrode to GND, a predetermined voltage V
In addition to applying s, a predetermined voltage Vs is applied to the Y electrode, and then the Y electrode voltage is delayed and lowered with a predetermined time constant as shown in the figure, whereby the voltage is accumulated in a predetermined cell. The first wall charge adjustment period S for adjusting the amount of electric charge
11 is provided.
【００２７】係る第１の壁電荷調整期間Ｓ１１は、前フ
ィールドに於いて点灯していたセルに蓄積されている当
該壁電荷量Ｐ１を前フィールドに於いて点灯していなか
ったセルに蓄積されている壁電荷量Ｐ２に近ずける操作
が行われるものである。尚、該壁電荷Ｐ２は、後述する
全セル書込み期間Ｓ１３及び第２の壁電荷調整期間Ｓ１
２に於いて、生成された壁電荷量であり、又該壁電荷量
Ｐ１は、後述する維持放電期間Ｓ３に於いて該セル内に
生成された壁電荷量を示す。In the first wall charge adjustment period S11, the wall charge amount P1 accumulated in the cell that was illuminated in the previous field is accumulated in the cell that was not illuminated in the previous field. The operation for approaching the existing wall charge amount P2 is performed. The wall charge P2 is the same as the all-cell write period S13 and the second wall charge adjustment period S1 described later.
2, the wall charge amount is generated, and the wall charge amount P1 is the wall charge amount generated in the cell in the sustain discharge period S3 described later.
【００２８】続いて、全セル書込み期間Ｓ１３に於いて
は、当該Ｙ電極の電圧はＧＮＤとしたままで、該Ｘ電極
にＶｓ＋Ｖｗの電圧を印加して、全セルに所定の情報を
書込み、一旦全セルを点灯させ、且つ所定の壁電荷量を
全セルに対して一様に生成させるものである。次いで、
第２の壁電荷調整期間Ｓ１２に於いて、該Ｘ電極の電圧
をＧＮＤに落とすと同時に、該Ｙ電極の電圧として、所
定の電圧Ｖｓを印加して、前記した第１の壁電荷調整期
間Ｓ１１に於ける印加電圧の極性を反転させ、瞬間的に
維持放電を実行させる。Subsequently, in the all-cell writing period S13, the voltage of the Y electrode is kept at GND, the voltage of Vs + Vw is applied to the X electrode, and predetermined information is written in all the cells. All the cells are turned on, and a predetermined amount of wall charge is uniformly generated for all the cells. Then
In the second wall charge adjustment period S12, the voltage of the X electrode is dropped to GND, and at the same time, a predetermined voltage Vs is applied as the voltage of the Y electrode, so that the first wall charge adjustment period S11 described above is performed. Then, the polarity of the applied voltage is reversed to instantaneously execute the sustain discharge.
【００２９】その後、Ｙ電極電圧を図示の様に、所定の
時定数を持たせて遅延降下させる事により、所定のセル
に蓄積されている電荷の量を調整する。つまり、係る第
２の壁電荷調整期間Ｓ１２に於いては、全セルに対し
て、アドレス選択期間Ｓ２内に於いて選択していないセ
ルが放電を行わない様に、当該セル内の壁電荷の量を制
限するものである。After that, the Y electrode voltage is delayed and delayed with a predetermined time constant as shown in the figure to adjust the amount of charges accumulated in a predetermined cell. That is, in the second wall charge adjustment period S12, the wall charges in the cells are not discharged to all the cells so that the cells not selected in the address selection period S2 do not discharge. It limits the amount.
【００３０】即ち、係る第１実施例のプラズマディスプ
レイ装置に於いては、前フィールドに於いて点灯してい
たセルと点灯していないかったセルとの壁電荷量の相違
が、今回のフィールド表示に於ける各セルの表示特性に
影響が及ばない様に、当該フィールドの初期化に於い
て、前フィールドにおける各セルの壁電荷量を調整す
る。つまり、上記した壁電荷調整期間Ｓ１１に於いて
は、完全に全セルの壁電荷を消去するものである必要は
ないが、所定の壁電荷量となる様に調整する必要があ
る。That is, in the plasma display device of the first embodiment, the difference in the wall charge amount between the cells that were lit in the previous field and the cells that were not lit in the previous field is due to the current field display. In the initialization of the field, the wall charge amount of each cell in the previous field is adjusted so that the display characteristics of each cell in the above field are not affected. That is, in the above-mentioned wall charge adjustment period S11, it is not necessary to completely erase the wall charges of all cells, but it is necessary to adjust the wall charges so that the predetermined wall charge amount is obtained.
【００３１】その為、所定の時定数を設定して、Ｙ電極
電圧に遅延降下を行わせる。次に、該全セル書込み期間
Ｓ１３に於いて全セルを点灯させ、その結果、全セルに
略同一の壁電荷量を付与させる事が可能となる。然しな
がら、係る全セル書込み期間に於ける操作によっても、
各セルの壁電荷量は必ずしも適当な値になっていない場
合が多い。Therefore, a predetermined time constant is set to delay and drop the Y electrode voltage. Next, in the all-cell writing period S13, all the cells are turned on, and as a result, it is possible to apply substantially the same wall charge amount to all the cells. However, even by the operation in the all-cell writing period,
In many cases, the wall charge amount of each cell is not necessarily an appropriate value.
【００３２】その為、第２の壁電荷調整期間Ｓ１２に於
いて、前工程で点灯された全てのセルの壁電荷量を同時
に消去若しくは所定の同一レベルとなる様に放電処理
し、結果的に前セルが、以後の維持放電操作で放電発光
しない様な壁電荷量レベルに迄調整しておくものであ
る。以上、第１実施例のプラズマディスプレイ装置にお
ける駆動波形について説明したが、第１実施例のよう
に、第１及び第２の壁電荷調整期間Ｓ１１、Ｓ１２に於
いて実行される壁電荷量調整操作に於いても、それぞれ
のセル内に於いて残留する壁電荷量は、必ずしも次のフ
レームを表示する工程に於ける最適な壁電荷量を残留さ
せるのに十分とはいえなかった。これは、第１の壁電荷
調整期間Ｓ１１及び第２の壁電荷調整期間Ｓ１２に於い
て、それぞれ壁電荷量を調整する場合に、同一のセル駆
動回路を用いたためと考えられた。そのため、前フレー
ムの表示操作に於いて得られ、且つセル内に残存する壁
電荷量を確実に適正な値に十分に調整する事ができなか
った。Therefore, in the second wall charge adjustment period S12, the wall charge amounts of all the cells lighted in the previous step are simultaneously erased or discharged so as to reach a predetermined same level, and as a result, The previous cell is adjusted to a wall charge amount level so that discharge and light emission do not occur in the subsequent sustain discharge operation. The drive waveforms in the plasma display device of the first embodiment have been described above, but the wall charge amount adjusting operation executed in the first and second wall charge adjusting periods S11 and S12 as in the first embodiment. Even in this case, the amount of wall charges remaining in each cell was not always sufficient to leave the optimum amount of wall charges in the process of displaying the next frame. It is considered that this is because the same cell drive circuit was used to adjust the wall charge amount in each of the first wall charge adjustment period S11 and the second wall charge adjustment period S12. Therefore, the wall charge amount obtained in the display operation of the previous frame and remaining in the cell could not be sufficiently adjusted to a proper value.
【００３３】つまり、第１実施例に於いては、当該セル
の駆動回路は、同一のものを使用しているので、上記し
た様に、互いに異なる目的と機能を有している該第１と
第２の壁電荷調整期間Ｓ１１とＳ１２の操作を同一の駆
動手段で操作する限りは、個別に適正な調整機能を発揮
させる事が不可能である。従って、上記各セルの壁電荷
量をそれぞれの期間に於いて適正に制御使用しても、最
適値が異なる各期間に於いては、適正な制御が実行され
ず、その為、前フィールドの点灯状態によって、最適な
動作電圧が異なる事から、安定な動作が可能な電圧マー
ジンを狭める結果となる。That is, in the first embodiment, since the same drive circuits are used for the cells, as described above, the drive circuits having the different purposes and functions from each other are used. As long as the operation of the second wall charge adjustment periods S11 and S12 is performed by the same driving means, it is impossible to individually exhibit an appropriate adjustment function. Therefore, even if the wall charge amount of each cell is properly controlled and used in each period, proper control is not executed in each period when the optimum value is different, and therefore the lighting of the previous field is performed. Since the optimum operating voltage differs depending on the state, this results in narrowing the voltage margin that enables stable operation.
【００３４】以下に説明する本発明の第２実施例では、
係る第１実施例の問題を更に解決し、前フレームに於け
る各セルに残留している壁電荷量を適正な値に、しかも
全セルが略均一な最適所定量の壁電荷量を有する様に調
整できるようにする事により、次のフレームに於ける表
示駆動に於いて、最適な表示状態を創成する事の出来る
プラズマディスプレイ装置を提供する。In the second embodiment of the present invention described below,
The problem of the first embodiment is further solved, and the wall charge amount remaining in each cell in the previous frame is set to an appropriate value, and all the cells have a substantially uniform optimum predetermined amount of wall charge. (EN) A plasma display device capable of creating an optimum display state in the display drive in the next frame by making it possible to adjust.
【００３５】本発明の第２実施例では、壁電荷調整期間
を操作時間帯が互いに異なる複数の副壁電荷調整期間に
区分した構成において、それぞれの副壁電荷調整期間を
互いに独立したセル駆動手段により駆動せしめる様に構
成する。第２実施例に於いては、第１の壁電荷調整期間
Ｓ１１と第２の壁電荷調整期間Ｓ１２とに於いて、個別
に設けられた独立して駆動するセル駆動手段を使用し
て、それぞれの期間に於いて、個別のセル駆動手段によ
り個別に設定された駆動条件に従って駆動させる事が可
能となるので、大規模な全セル書込み放電を防止すると
同時に、ミスアドレスを有効に回避する事が出来、その
結果、蛍光体の長寿化に大きく貢献する事が可能とな
る。In the second embodiment of the present invention, in the structure in which the wall charge adjustment period is divided into a plurality of sub wall charge adjustment periods having different operation time zones, each sub wall charge adjustment period is independent of the cell driving means. It is configured to be driven by. In the second embodiment, in the first wall charge adjustment period S11 and the second wall charge adjustment period S12, individually-independently driven cell driving means are used, respectively. In this period, it is possible to drive the cells according to the driving conditions set individually by the individual cell driving means, so that it is possible to prevent a large-scale all-cell write discharge and at the same time effectively avoid the misaddress. As a result, it becomes possible to greatly contribute to the longevity of the phosphor.
【００３６】図５は、本発明の第２実施例に係る３電極
型プラズマディスプレイ装置に於いて使用されるセル駆
動手段１００の一具体例の構成を示すブロックダイアグ
ラムであって、図３のブロックダイアグラムに示すプラ
ズマディスプレイ装置１におけるＹ電極駆動系に設けら
れているるセル駆動手段１００を拡大して示したもので
ある。FIG. 5 is a block diagram showing the structure of a specific example of the cell driving means 100 used in the three-electrode type plasma display device according to the second embodiment of the present invention. 1 is an enlarged view of cell driving means 100 provided in a Y electrode driving system in the plasma display device 1 shown in the diagram.
【００３７】つまり、本実施例に係るプラズマディスプ
レイ装置の基本的な構成としては、図１に示す様に、表
面に電極が配置されている少なくとも２枚の基板１２、
１３が、当該電極部が、互いに直交して対向する様に、
隣接して配置され、且つ当該基板間１２、１３に適宜の
蛍光体１９が挿入されており、更に当該電極間に構成さ
れる複数個の直交部が、それぞれ画素を構成するセル部
１０を形成しており、当該セル部１０は、当該電極に印
加される適宜の電圧に従って、所定量の電荷を蓄積しう
るメモリー機能と放電発光機能とを有している平面表示
装置１に於いて、該表示装置１に表示される１つのフレ
ームを走査ライン毎に構成される複数のサブフレームＳ
Ｆに時間的に分割して表示すると共に、該分割された各
サブフレームを、更に少なくとも表示画面の初期化を行
う初期化期間Ｓ１、当該複数個のセル部を選択して適宜
の表示データの書き込み操作を実行するアドレス期間Ｓ
２及び、該表示データが書き込まれたセル部を所定の期
間、放電発光させる維持放電期間Ｓ３とで構成せしめる
と共に、当該初期化期間Ｓ１を更に壁電荷調整期間と全
セル書き込み期間Ｓ１３とに分割して制御する制御系を
有しており、且つ当該壁電荷調整期間を、操作時間帯が
互いに異なる複数の副壁電荷調整期間Ｓ１１、Ｓ１２に
区分し、それぞれの副壁電荷調整期間Ｓ１１、Ｓ１２を
互いに独立したセル駆動手段１０１、１０２により駆動
せしめる様に構成されている事を特徴とする。That is, as the basic structure of the plasma display device according to the present embodiment, as shown in FIG. 1, at least two substrates 12 having electrodes arranged on the surface thereof,
13, so that the electrode portions face each other at right angles,
Appropriate phosphors 19 are arranged adjacent to each other between the substrates 12 and 13, and a plurality of orthogonal portions formed between the electrodes form the cell portion 10 that constitutes each pixel. Therefore, in the flat panel display device 1 in which the cell portion 10 has a memory function capable of accumulating a predetermined amount of electric charge and a discharge light emitting function in accordance with an appropriate voltage applied to the electrode, One frame displayed on the display device 1 is composed of a plurality of sub-frames S for each scanning line.
The divided sub-frames are temporally divided into F, and each divided sub-frame is further initialized at least in the initialization period S1 in which the display screen is initialized. Address period S for executing write operation
2 and the cell portion in which the display data is written is constituted by a sustain discharge period S3 for performing discharge light emission for a predetermined period, and the initialization period S1 is further divided into a wall charge adjustment period and an all-cell write period S13. The wall charge adjusting period is divided into a plurality of sub wall charge adjusting periods S11 and S12 having different operation time zones, and the respective wall charge adjusting periods S11 and S12 are controlled. Is configured to be driven by cell driving means 101 and 102 which are independent of each other.
【００３８】本実施例に係る構成は、基本的には、電荷
を保持して記憶機能を発揮する構成のものであれば、如
何なる平面表示装置でも採用可能であるが、好ましく
は、プラズマディスプレイ装置を主体とする平面表示装
置で有れば良い。本実施例に係る上記初期化期間Ｓ１
は、第１の該副壁電荷調整期間Ｓ１１、該全セル書き込
み期間Ｓ１３及び第２の該副壁電荷調整期間Ｓ１２とが
この順序で配列されて構成されている事が望ましい。The structure according to the present embodiment can basically be adopted in any flat panel display device as long as it has a structure for holding charges and exhibiting a memory function, but preferably, a plasma display device. It suffices if the display device is mainly a flat panel display device. The initialization period S1 according to the present embodiment
It is desirable that the first sub-wall charge adjustment period S11, the all-cell write period S13, and the second sub-wall charge adjustment period S12 are arranged in this order.
【００３９】又、本実施例に於いては、１サブフレーム
期間ＳＦ内に於ける該初期化期間Ｓ１は、表示画面の初
期化を行う為に、当該各セルに対して、所定のデータを
一括書込み／一括消去する期間である事が望ましい。更
に、本実施例に於いては、該平面表示装置１は、３電極
を使用して画像の表示駆動を実行するものである事が望
ましい。Further, in this embodiment, in the initialization period S1 within one sub-frame period SF, in order to initialize the display screen, predetermined data is written to each cell. It is desirable that it is the period for batch writing / erasing. Furthermore, in the present embodiment, it is desirable that the flat panel display device 1 uses three electrodes to perform image display driving.
【００４０】本実施例に係る当該プラズマディスプレイ
装置に於いては、前記した様に、それぞれの選択ライ
ン、本具体例に於いてはＹ電極１５に、当該パネル３０
と直列に接続された、当該第１の該副壁電荷調整期間Ｓ
１１中、所定のセル１０を駆動する第１のセル駆動回路
１０１と同様に当該パネル３０と直列に接続された、当
該第２の該副壁電荷調整期間中、所定のセル１０を駆動
する第２のセル駆動回路１０２とが設けられているもの
である。In the plasma display device according to the present embodiment, as described above, each selection line, in the present embodiment, the Y electrode 15 is connected to the panel 30.
And the first sub-wall charge adjustment period S connected in series with
11 is connected to the panel 30 in series in the same manner as the first cell drive circuit 101 that drives the predetermined cell 10, and drives the predetermined cell 10 during the second sub-wall charge adjustment period. Two cell drive circuits 102 are provided.
【００４１】本実施例に係る該セル駆動回路１００を図
１を参照しながら詳細に説明すると、先ずプラズマディ
スプレイ装置１の表示板を構成する複数個のセル部１０
からなるパネル部３０の一方側の端子部に共通電極を構
成しているＸ電極１４が設けられており、該Ｘ電極１４
は、図５に示されるＸ電極駆動回路の内の維持放電回路
（サステイン回路）１０７に接続されている。The cell driving circuit 100 according to this embodiment will be described in detail with reference to FIG. 1. First, a plurality of cell parts 10 constituting a display panel of the plasma display device 1 will be described.
The X electrode 14 forming the common electrode is provided on the terminal portion on one side of the panel portion 30 made of
Is connected to the sustain discharge circuit (sustain circuit) 107 in the X electrode drive circuit shown in FIG.
【００４２】一方、該パネル部３０の他方の側の端子部
には、複数本の表示ラインを構成する複数本のＹ電極群
１５が互いに平行に配置され、各Ｙ電極毎にダイオード
Ｄ１とトランジスタＴ５の組及びダイオードＤ２とトラ
ンジスタＴ６の組で構成されたＹスキャンドライバ１０
５を介して図５に示されるＹ電極駆動回路の内の維持放
電回路（サステイン回路）１０８に接続されている配線
１０３と１０４が設けられている。On the other hand, a plurality of Y electrode groups 15 forming a plurality of display lines are arranged in parallel with each other at the terminal portion on the other side of the panel portion 30, and a diode D1 and a transistor are provided for each Y electrode. Y scan driver 10 including a set of T5 and a set of diode D2 and transistor T6
Wirings 103 and 104 connected to the sustain discharge circuit (sustain circuit) 108 of the Y electrode drive circuit shown in FIG.
【００４３】そして、該一方の配線１０３は、書き込み
電圧電源（Ｖｗ）が、トランジスタＴ３とダイオードＤ
３を介して接続されており、他方の配線１０４には接地
電源（ＧＮＤ）とトランジスタＴ４を介して接続されて
いる。一方、前記の配線１０３に於ける該Ｙスキャンド
ライバ１０５と該維持放電回路（サステイン回路）１０
８の間の部位に前記した、セル駆動回路１００が接続さ
れており、該セル駆動回路１００は、接続部Ｎからダイ
オードＤ４と抵抗Ｒ１を介して接地電源（ＧＮＤ）と接
続されたトランジスタＴ２と接続されている第１のセル
駆動回路１０１が設けられており、又、該接続部Ｎから
ダイオードＤ５と抵抗Ｒ２を介して接地電源（ＧＮＤ）
と接続されたトランジスタＴ１と接続されている第２の
セル駆動回路１０２が設けられている。In the wiring 103 on one side, the write voltage power supply (Vw) is the transistor T3 and the diode D.
3 and the other wiring 104 is connected to the ground power source (GND) through the transistor T4. On the other hand, the Y scan driver 105 and the sustain discharge circuit (sustain circuit) 10 in the wiring 103.
The cell drive circuit 100 described above is connected to a portion between 8 and a transistor T2 connected to the ground power source (GND) from the connection portion N via the diode D4 and the resistor R1. A connected first cell drive circuit 101 is provided, and a ground power source (GND) is provided from the connection portion N via a diode D5 and a resistor R2.
A second cell drive circuit 102 connected to the transistor T1 connected to is provided.
【００４４】本実施例に於ける該セル駆動回路１００の
それぞれの駆動回路１０１と１０２は、当該セル駆動回
路１０１及び１０２のそれぞれが有している抵抗Ｒ１、
Ｒ２と該セル部１０に形成されている容量成分（Ｃ）と
で、個別に時定数を設定する事になり、当該各セル駆動
回路１０１若しくは１０２のトランジスタＴ１又はＴ２
がＯＮする事によって、当該セル部１０に蓄積された電
荷は、それぞれの駆動回路の持つ時定数に従って、接地
電源（ＧＮＤ）に引き抜かれる事になる。The drive circuits 101 and 102 of the cell drive circuit 100 according to the present embodiment are the resistors R1 and R1 respectively included in the cell drive circuits 101 and 102.
The time constant is set individually by R2 and the capacitance component (C) formed in the cell portion 10, and the transistor T1 or T2 of the cell drive circuit 101 or 102 concerned is set.
When is turned on, the electric charge accumulated in the cell unit 10 is extracted to the ground power supply (GND) according to the time constant of each drive circuit.
【００４５】従って、各セル駆動回路１０１、１０２に
於ける抵抗値を変化させる事、及び各セル駆動回路１０
１、１０２に於けるトランジスタＴ１、Ｔ２のゲートを
個別に制御する事によって、該セル部１０に蓄積された
電荷は、何れかの駆動回路１０１、１０２によって、且
つ各駆動回路の持つ時定数に従って、所定の壁電荷量と
なる様に調整する事が可能となる。Therefore, changing the resistance value in each cell drive circuit 101, 102, and each cell drive circuit 10
By individually controlling the gates of the transistors T1 and T2 in Nos. 1 and 102, the electric charge accumulated in the cell unit 10 is caused by one of the driving circuits 101 and 102 and according to the time constant of each driving circuit. , It is possible to adjust so that a predetermined wall charge amount is obtained.
【００４６】つまり、本実施例に於いては、該トランジ
スタＴ１、Ｔ２のゲートに所定の制御信号を供給する事
によって、それぞれのセル駆動回路１０１若しくは１０
２を独立して駆動させる事が可能となる。本実施例に於
いては、ＭＯＳＦＥＴトランジスタを用いて駆動回路を
構成した例を示しているが、係る構成に限定されるもの
ではなく、スイッチング機能を有するものであれば如何
なるものでも使用しえる事は言うまでもない。That is, in this embodiment, by supplying a predetermined control signal to the gates of the transistors T1 and T2, the cell drive circuit 101 or 10 respectively.
It is possible to drive 2 independently. In this embodiment, an example in which the drive circuit is configured using MOSFET transistors is shown, but the invention is not limited to such a configuration, and any device having a switching function can be used. Needless to say.
【００４７】前記した、それぞれのセル駆動回路１０１
と１０２の何れを前記した第１の該副壁電荷調整期間Ｓ
１１に於いて駆動させ、他方を第２の該副壁電荷調整期
間Ｓ１２に於いて駆動させるかは任意であり、その順序
に従って、所定の時定数を設定する事が必要となる。図
６は、本実施例に係るプラズマディスプレイ装置に於け
るセル駆動回路１００を使用して表示駆動を実行する場
合の駆動状態を示す波形図である。Each of the above-mentioned cell drive circuits 101
And 102 of the first sub-wall charge adjustment period S
It is arbitrary whether to drive in No. 11 and the other in the second sub-wall charge adjusting period S12, and it is necessary to set a predetermined time constant according to the order. FIG. 6 is a waveform diagram showing a driving state when the display driving is executed using the cell driving circuit 100 in the plasma display device according to the present embodiment.
【００４８】図中、アドレス電極及びＸ電極の駆動波形
は、図６に示すものと同一であるが、Ｙ電極の波形は、
第１の該副壁電荷調整期間Ｓ１１に於ける駆動波形と該
第２の該副壁電荷調整期間Ｓ１２に於ける駆動波形とが
異なっている。これは、前記した様に、セル部に蓄積さ
れている壁電荷量が、それぞれの期間に於いて異なって
いるので、それぞれの操作期間に於いて、適性な壁電荷
量となる様に、各セル駆動回路の時定数を変化させた結
果によるものである。In the figure, the driving waveforms of the address electrodes and the X electrodes are the same as those shown in FIG. 6, but the waveforms of the Y electrodes are:
The drive waveform in the first sub-wall charge adjustment period S11 is different from the drive waveform in the second sub-wall charge adjustment period S12. As described above, this is because the wall charge amount accumulated in the cell portion is different in each period, so that each wall charge amount is appropriate in each operation period. This is due to the result of changing the time constant of the cell drive circuit.
【００４９】又、図６から理解される様に、第１の該副
壁電荷調整期間Ｓ１１に於いては、第１のセル駆動回路
例えば１０１のＭＯＳＦＥＴトランジスタＴ２のゲート
電極を駆動する制御信号がＯＮとなり、又第２の該副壁
電荷調整期間Ｓ１２に於いては、第２のセル駆動回路例
えば１０２のＭＯＳＦＥＴトランジスタＴ１のゲート電
極を駆動する制御信号がＯＮとなる様にプログラムを設
定する事により、本実施例に於ける表示操作が実行され
る。Further, as understood from FIG. 6, in the first sub-wall charge adjustment period S11, the control signal for driving the gate electrode of the MOSFET transistor T2 of the first cell drive circuit 101, for example, 101 is supplied. The program is set so that it is turned on, and in the second sub-wall charge adjustment period S12, the control signal for driving the gate electrode of the MOSFET transistor T1 of the second cell drive circuit, for example 102, is turned on. Thus, the display operation in this embodiment is executed.
【００５０】[0050]
【発明の効果】本発明は、上記した様な技術構成を採用
しているので、当該平面表示装置に於いて、初期化期間
は、セルに蓄積されている壁電荷量を調整するための複
数の壁電荷調整期間に分けられ、複数の壁電荷調整期間
に於いては、各セルの壁電荷量が最適な量に調整される
ので、従来に比べてより良好な調整が可能である。これ
により、前フィールドに於いて点灯していたセルと点灯
していないかったセルとの壁電荷量の相違が、今回のフ
ィールド表示に於ける各セルの表示特性に影響が及ばな
い様に調整される。従って、前のフレームでの点灯状態
にかかわらず安定した表示が行われることになる。Since the present invention employs the above-mentioned technical structure, in the flat panel display device, a plurality of wall charges for adjusting the amount of wall charges accumulated in the cells are set in the initialization period. In the plurality of wall charge adjustment periods, the wall charge amount of each cell is adjusted to the optimum amount, so that better adjustment is possible as compared with the conventional case. As a result, the difference in the wall charge amount between the cells that were lit in the previous field and the cells that were not lit does not affect the display characteristics of each cell in the field display this time. To be done. Therefore, stable display is performed regardless of the lighting state in the previous frame.
【００５１】又、前フレームに於ける各セル部の点灯状
態如何に係わらず、一定規模の全セル書き込み放電が可
能となり、大規模放電によって生じた、隣のセルへの書
き込み、或いは自己消去等のミスアドレスや、蛍光体の
劣化を有効に防止出来るので、表示状態の安定化と平面
表示装置そのものの長寿命化が実現出来る。Further, regardless of the lighting state of each cell portion in the previous frame, all-cell write discharge of a certain scale is possible, and writing to the adjacent cell or self-erasing caused by the large-scale discharge can be performed. Since it is possible to effectively prevent the mis-addressing and the deterioration of the phosphor, it is possible to stabilize the display state and prolong the life of the flat panel display device itself.
【図１】図１は、従来に於ける平面表示装置の構成の概
略を示す平面図である。FIG. 1 is a plan view showing an outline of a configuration of a conventional flat panel display device.
【図２】図２は、従来に於ける平面表示装置に設けられ
るセル部の構成例を示す断面図である。FIG. 2 is a cross-sectional view showing a configuration example of a cell portion provided in a conventional flat panel display device.
【図３】図３は、従来の平面表示装置に於ける駆動系を
説明するブロックダイアグラムである。FIG. 3 is a block diagram illustrating a drive system in a conventional flat panel display device.
【図４】図４は、本発明の第１実施例に於ける平面表示
装置の駆動方法を説明する駆動波形図である。FIG. 4 is a driving waveform diagram illustrating a driving method of the flat panel display device according to the first embodiment of the present invention.
【図５】図５は、本発明の第２実施例に係る平面表示装
置に使用されるセル駆動回路の構成の一例を示すブロッ
クダイアグラムである。FIG. 5 is a block diagram showing an example of a configuration of a cell driving circuit used in the flat panel display device according to the second embodiment of the present invention.
【図６】図６は、第２実施例に係るセル駆動回路を使用
した平面表示装置に於ける各部の駆動波形の一例を示す
波形図である。FIG. 6 is a waveform diagram showing an example of drive waveforms of respective parts in a flat panel display device using a cell drive circuit according to a second embodiment.
１…平面表示装置 ２…電源回路 ３…アドレス電流検出手段 ４…比較手段 ５…アドレス周波数制御手段 ６、４５…基準電流値記憶手段 １０…セル部 １２、１３…基板 １４…Ｘ電極 １５…Ｙ電極 １６…アドレス電極 １７…壁部 １８…誘電体層 １９…蛍光体 ２０…放電空間 ２１…ＭｇＯ膜 ３０…パネル部 ３１…アドレスドライバ ３２…Ｘ共通ドライバ ３３…Ｙ共通ドライバ ３４…Ｙスキャンドライバ ３５…制御回路 ３６…表示データ制御部 ３７…フレームメモリ ３８…パネル駆動制御部 ３９…スキャンドライバ制御部 ６０…共通ドライバ制御部 １００…セル駆動回路 １０１…第１のセル駆動回路 １０２…第２のセル駆動回路 １０３、１０４…配線 １０５…Ｙスキャンドライバ １０７、１０８…サステイン回路 1 ... Flat display device 2 ... Power supply circuit 3 ... Address current detection means 4… Comparison means 5 ... Address frequency control means 6, 45 ... Reference current value storage means 10 ... Cell part 12, 13 ... Substrate 14 ... X electrode 15 ... Y electrode 16 ... Address electrode 17 ... Wall 18 ... Dielectric layer 19 ... Phosphor 20 ... Discharge space 21 ... MgO film 30 ... Panel section 31 ... Address driver 32 ... X common driver 33 ... Y common driver 34 ... Y scan driver 35 ... Control circuit 36 ... Display data control unit 37 ... Frame memory 38 ... Panel drive control unit 39 ... Scan driver control unit 60 ... Common driver control unit 100 ... Cell drive circuit 101 ... First cell drive circuit 102 ... Second cell drive circuit 103, 104 ... Wiring 105 ... Y scan driver 107, 108 ... Sustain circuit
フロントページの続き (56)参考文献 特開 平６−175607（ＪＰ，Ａ) 特開 平10−319901（ＪＰ，Ａ) 特開 平11−73155（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/28 G09G 3/20 611 G09G 3/20 670 G09G 3/288 Continuation of the front page (56) Reference JP-A-6-175607 (JP, A) JP-A-10-319901 (JP, A) JP-A-11-73155 (JP, A) (58) Fields investigated (Int .Cl. 7 , DB name) G09G 3/28 G09G 3/20 611 G09G 3/20 670 G09G 3/288
Claims (4)
具備し、当該セル部は、印加される適宜の電圧に従っ
て、所定量の電荷を蓄積しうるメモリー機能と放電発光
機能とを有しているパネルを備えた平面表示装置に於い
て、 表示画面の初期化を行う初期化期間、表示データに応じ
て当該複数個のセル部の選択を実行するアドレス期間、
及び該アドレス期間における選択に対応して放電発光さ
せる維持放電期間とを有し、 前記初期化期間は、前フレーム（フィールド）に於いて
点灯していたセルに蓄積されている壁電荷量を前フレー
ム（フィールド）に於いて点灯していなかったセルに蓄
積されている壁電荷量に近づけるための第１の壁電荷調
整期間と、全セルに対して壁電荷を生成させる全セル書
き込み期間と、該全セルに蓄積されている壁電荷量を調
整する第２の壁電荷調整期間とを含むことを特徴とする
平面表示装置。1. A plurality of cell parts each constituting a pixel are provided, and the cell parts have a memory function capable of accumulating a predetermined amount of electric charge and a discharge light emitting function according to an appropriate voltage applied. In a flat panel display device equipped with a panel, an initialization period for initializing the display screen, an address period for selecting the plurality of cell parts according to the display data,
And a sustain discharge period in which discharge light emission is performed in response to selection in the address period, and the initializing period is a period in which the amount of wall charges accumulated in the cells that have been lit in the previous frame (field) A first wall charge adjustment period for approaching the amount of wall charges accumulated in cells that have not been lit in a frame (field), and an all-cell writing period for generating wall charges for all cells, And a second wall charge adjustment period for adjusting the amount of wall charges accumulated in all the cells.
いては、印加電圧の変化を遅延させた駆動波形が適用さ
れることを特徴とする請求項１記載の平面表示装置。2. The flat display device according to claim 1, wherein a drive waveform in which a change in applied voltage is delayed is applied in the first and second wall charge adjustment periods.
波形と前記第２の壁電荷調整期間に於ける駆動波形と
は、印加電圧変化の遅延量が相違することを特徴とする
請求項２記載の平面表示装置。3. The drive waveform in the first wall charge adjustment period and the drive waveform in the second wall charge adjustment period are different in the delay amount of the applied voltage change. Item 2. A flat panel display device according to item 2.
具備し、当該セル部は、印加される適宜の電圧に従っ
て、所定量の電荷を蓄積しうるメモリー機能と放電発光
機能とを有しているパネルを備えた平面表示装置に於い
て、 表示画面の初期化を行う初期化期間、表示データに応じ
て当該複数個のセル部の選択を実行するアドレス期間、
及び該アドレス期間における選択に対応して放電発光さ
せる維持放電期間とを有し、 前記初期化期間は、セルに蓄積されている壁電荷量を調
整するための第１及び第２の壁電荷調整期間と、該第１
及び第２の壁電荷調整期間の間に配置され、全セルに対
して壁電荷を生成させる全セル書き込み期間とを含み、 前記第１及び第２の壁電荷調整期間に於いては、印加電
圧の変化を遅延させた駆動波形が適用されることを特徴
とする平面表示装置。4. A plurality of cell parts each constituting a pixel are provided, and the cell parts have a memory function capable of accumulating a predetermined amount of electric charge and a discharge light emitting function according to an appropriate voltage applied. In a flat panel display device equipped with a panel, an initialization period for initializing the display screen, an address period for selecting the plurality of cell parts according to the display data,
And a sustain discharge period in which discharge light emission is performed corresponding to the selection in the address period, and the initialization period includes first and second wall charge adjustments for adjusting a wall charge amount accumulated in the cell. Period and the first
And an all-cell write period that is arranged between the second wall charge adjustment period and generates wall charges for all cells, and the applied voltage is applied in the first and second wall charge adjustment periods. The flat display device is characterized in that a drive waveform in which the change of the above is delayed is applied.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31547899A JP3398632B2 (en) | 1999-11-05 | 1999-11-05 | Flat panel display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31547899A JP3398632B2 (en) | 1999-11-05 | 1999-11-05 | Flat panel display |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31820593A Division JP3370405B2 (en) | 1993-12-17 | 1993-12-17 | Flat display device and driving method thereof |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002290184A Division JP3501794B2 (en) | 2002-10-02 | 2002-10-02 | Flat panel display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000105569A JP2000105569A (en) | 2000-04-11 |
| JP3398632B2 true JP3398632B2 (en) | 2003-04-21 |
Family
ID=18065853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31547899A Expired - Fee Related JP3398632B2 (en) | 1999-11-05 | 1999-11-05 | Flat panel display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3398632B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3573705B2 (en) * | 2000-11-07 | 2004-10-06 | 富士通日立プラズマディスプレイ株式会社 | Plasma display panel and driving method thereof |
| JP2003228336A (en) * | 2002-01-31 | 2003-08-15 | Toshiba Corp | Planar display device |
-
1999
- 1999-11-05 JP JP31547899A patent/JP3398632B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000105569A (en) | 2000-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6529177B2 (en) | Plasma display with reduced power consumption | |
| JP4124305B2 (en) | Driving method and driving apparatus for plasma display | |
| JP3307486B2 (en) | Flat panel display and control method thereof | |
| US7663573B2 (en) | Plasma display panel and driving method thereof | |
| JP2000155556A (en) | Gas discharge panel drive method | |
| EP1550999A2 (en) | Method and apparatus for driving plasma display panel | |
| JP2002328648A (en) | Method and device for driving ac type plasma display panel | |
| JP2000020021A (en) | Method for driving plasma display panel | |
| JP2756053B2 (en) | AC Drive Type Plasma Display Panel Driving Method | |
| JP2004029412A (en) | Method of driving plasma display panel | |
| JP4158875B2 (en) | Driving method and driving apparatus for AC type PDP | |
| JP3370405B2 (en) | Flat display device and driving method thereof | |
| KR100747168B1 (en) | Driving Apparatus and Method for Plasma Display Panel | |
| JPH07261699A (en) | Planar display device and method of driving it | |
| JPH10319900A (en) | Driving method of plasma display device | |
| JP2000206926A (en) | Plasma display panel drive device | |
| US6661395B2 (en) | Method and device to drive a plasma display | |
| KR100491837B1 (en) | Method and apparatus for driving plasma display panel | |
| JP3398632B2 (en) | Flat panel display | |
| JP3501794B2 (en) | Flat panel display | |
| KR100508251B1 (en) | Method and apparatus for driving plasma display panel | |
| KR20080048893A (en) | Plasma display apparatus and driving method there of | |
| JP4509649B2 (en) | Plasma display device | |
| JP2000206927A (en) | Driving method for surface discharge type plasma display panel | |
| KR100681034B1 (en) | Plasma display apparatus and driving method there of |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020903 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030107 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313131 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110214 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |