JPH043676A - Data signal demodulator - Google Patents
Data signal demodulatorInfo
- Publication number
- JPH043676A JPH043676A JP2105603A JP10560390A JPH043676A JP H043676 A JPH043676 A JP H043676A JP 2105603 A JP2105603 A JP 2105603A JP 10560390 A JP10560390 A JP 10560390A JP H043676 A JPH043676 A JP H043676A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- change point
- output
- dpsk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 38
- 238000000926 separation method Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 abstract description 7
- 230000003111 delayed effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明はビデオフロッピー再生装置に用いて好適なデー
タ信号復調装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application 1] The present invention relates to a data signal demodulation device suitable for use in a video floppy playback device.
［従来の技術］
第４図は、特願平１−７６３２４号として本出願人が先
に提案した従来のデータ信号復調装置の一例の構成を示
すブロック図である。[Prior Art] FIG. 4 is a block diagram showing the configuration of an example of a conventional data signal demodulation device previously proposed by the applicant in Japanese Patent Application No. 1-76324.
モータ１により回転されるテ゛イスク２がヘッド３によ
り再生きれる。ヘッド３より出力された再生信号はプリ
アンプ４により増幅され、バイパスフィルタ（ＨＰＦ）
５、ローパスフィルタ（Ｌ Ｐ Ｆ ）８、同調アンプ
１０に、それぞれ入力される。A disk 2 rotated by a motor 1 can be reproduced by a head 3. The playback signal output from the head 3 is amplified by the preamplifier 4, and then passed through a bypass filter (HPF).
5, a low pass filter (L P F ) 8, and a tuned amplifier 10, respectively.
バイパスフィルタ５は入力信号からＦＭ輝度信号成分を
分離する。バイパスフィルタ５により分＋＊きれたＦＭ
輝度信号は信号処理回路６に入力され、復調、処理され
た後、エンコーダ７に出力される。同様に、ローパスフ
ィルタ８により分離されたＦＭ色信号が信号処理回路９
に入力され、復調、処理され、エンコーダ７に出力され
る。エンコーダ７は輝度信号と色信号を加算して、複合
映像信号として図示せぬ回路に出力する。Bypass filter 5 separates the FM luminance signal component from the input signal. FM cut by +* by bypass filter 5
The luminance signal is input to the signal processing circuit 6, demodulated and processed, and then output to the encoder 7. Similarly, the FM color signal separated by the low-pass filter 8 is transmitted to the signal processing circuit 9.
The signal is input to the encoder 7, demodulated, processed, and output to the encoder 7. The encoder 7 adds the luminance signal and the color signal and outputs the result as a composite video signal to a circuit (not shown).
一方、同調・アンプ１０は、入力信号のうち、ＤＰＳＫ
信号周波数成分に同調し、これを分離し、増幅する。同
調アンプ１０の出力（第５図Ｂ）はエンベロープ検波回
路１１に入力され、そのエンベロープが検波される。Ｄ
ＰＳＫ信号は、例えばデータが４Ｈごとに変化している
ような場合には、水平同期信号（第５図Ａ）と比較して
明かなように、４Ｈ毎にその位相が変化するので、その
エンベロープも、４Ｈ毎に変化する。この変化点が変化
点検出回路１２により検出される。変化点検出回路１２
の検出出力（第５図Ｃ）は復調データ生成回路１３に入
力される。復調データ生成回路１３は、例えばフリップ
フロップからなり、変化点検出回路１２の出力によりト
リガされる。その結果、変化点が発生する毎に位相が反
転するＤＰＳＫ復調データ（第５図Ｄ）が復調データ生
成回路１３により生成される。On the other hand, the tuning/amplifier 10 receives the DPSK signal from among the input signals.
It tunes into the signal frequency components, separates them, and amplifies them. The output of the tuned amplifier 10 (FIG. 5B) is input to an envelope detection circuit 11, and its envelope is detected. D
For example, when the data changes every 4H, the phase of the PSK signal changes every 4H, as is clear from the comparison with the horizontal synchronization signal (Figure 5A), so its envelope Also changes every 4H. This change point is detected by the change point detection circuit 12. Change point detection circuit 12
The detection output (FIG. 5C) is input to the demodulation data generation circuit 13. The demodulated data generation circuit 13 is composed of, for example, a flip-flop, and is triggered by the output of the change point detection circuit 12. As a result, the demodulated data generation circuit 13 generates DPSK demodulated data (FIG. 5D) whose phase is inverted every time a change point occurs.
信号処理回路６の出力は、同期分離回路１４に入力され
、同期分離回路１４は垂直同期信号を分離する。モノマ
ルチバイブレーク１５はこの垂直同期信号によりトリガ
され、リセットパルスを発生する。復調データ生成回路
１３を構成するフリップフロップはこのリセットパルス
によりリセットされる。The output of the signal processing circuit 6 is input to a sync separation circuit 14, and the sync separation circuit 14 separates a vertical sync signal. The mono-multi-by-break 15 is triggered by this vertical synchronization signal and generates a reset pulse. The flip-flops constituting the demodulated data generation circuit 13 are reset by this reset pulse.
［発明が解決しようとする課題１
従来の装置はこのように、Ｄ Ｐ Ｓ Ｋ （８号のエ
ンベロープの変化点を検出し、変化点に対応してフリッ
プフロップをトリガして、ＤＰＳＫ復調データを生成す
るようにしていた。その結果、ＤＰＳＫ信号（第５図Ｅ
）にドロップアウトがあると、このドロップアウトに対
応する変化点が検出され（第５図Ｆ）、誤った復調が行
なわれる問題点があった（第５図Ｇ）。[Problem to be Solved by the Invention 1] In this way, the conventional device detects the changing point of the DPSK (No. 8 envelope), triggers the flip-flop in response to the changing point, and converts the DPSK demodulated data As a result, the DPSK signal (Fig. 5E
), a change point corresponding to this dropout is detected (FIG. 5F), causing the problem that erroneous demodulation is performed (FIG. 5G).
本発明はこのような状況に鑑みてなされたもので、ドロ
ップアウトに影響されずに、ＤＰＳＫ信号を正しく復調
することができるようにするものである。The present invention has been made in view of this situation, and is intended to enable correct demodulation of DPSK signals without being affected by dropouts.
［課題を解決するための手段］
本発明のデータ信号復調装置は、入力信号からＤＰＳＫ
信号を分離するＤＰＳＫ分離回路と、ＤＰＳＫ分離回路
の出力のエンベロープを検波するエンベロープ検波回路
と、エンベロープ検波回路の出力の変化点を検出する変
化点検出回路と、変化点検出回路の出力に対応してＤＰ
ＳＫ（８号の復調データを生成する復調データ生成回路
と、ＤＰＳＫ信号のドロップアウトを検出するドロップ
アウト検出回路と、ドロップアウト検出回路の出力に対
応して、変化点検出回路の出力の復調データ生成回路へ
の供給をゲートするゲート回路とを備えることを特（数
とする。[Means for Solving the Problems] The data signal demodulation device of the present invention converts an input signal into DPSK
A DPSK separation circuit that separates signals, an envelope detection circuit that detects the envelope of the output of the DPSK separation circuit, a change point detection circuit that detects the change point of the output of the envelope detection circuit, and a change point detection circuit that corresponds to the output of the change point detection circuit. Te DP
A demodulated data generation circuit that generates demodulated data of SK (No. 8), a dropout detection circuit that detects dropout of the DPSK signal, and a demodulated data of the output of the change point detection circuit corresponding to the output of the dropout detection circuit. A special feature is that the generator includes a gate circuit that gates supply to the generation circuit.
［作用］
上記構成のデータ信号復調装置においては、ＤＰＳＫ信
号のドロップアウトにより発生した変化点の復調データ
生成回路への供給がゲート回路により禁止きれる。[Operation] In the data signal demodulator having the above configuration, the gate circuit prohibits the supply of the change point caused by the dropout of the DPSK signal to the demodulated data generation circuit.
従って、ドロップアウトに影響きれずにＤＰＳＫ信号を
復調することができる。Therefore, the DPSK signal can be demodulated without being affected by dropout.
［実施例］
第１図は本発明の一データ信号復調装置の一実施例の構
成を示すブロック図であり、第４図における場合と対応
する部分には同一の符号を付してあり・ 繰り返しにな
るので、その説明は適宜省略する。[Embodiment] FIG. 1 is a block diagram showing the configuration of an embodiment of a data signal demodulation device of the present invention, and parts corresponding to those in FIG. 4 are given the same reference numerals.Repetition Therefore, the explanation will be omitted as appropriate.
本実施例においては、信号処理回路６が分離、出力する
映像信号（輝度信号）から、同期分離回路１４により分
離された垂直同期信号か、モノマルチバイブレータ１５
をトリガするとともに、マイクロコンピュータ等よりな
る制御回路２５にも供給されている。また、同期分離回
路１４により分離された水平同期信号が抵抗２１とコン
デンサ２２により積分され、２つのシュミット回路２３
゜２４により波形整形された後、制御回路２５に供給さ
れている。In this embodiment, from the video signal (luminance signal) separated and outputted by the signal processing circuit 6, the vertical synchronization signal separated by the synchronization separation circuit 14 or the mono multivibrator 15 is used.
The signal is also supplied to a control circuit 25 consisting of a microcomputer or the like. Further, the horizontal synchronization signal separated by the synchronization separation circuit 14 is integrated by the resistor 21 and the capacitor 22, and the two Schmitt circuits 23
After being waveform-shaped by .degree. 24, it is supplied to the control circuit 25.
また、プリアンプ４の出力がドロップアウト検出回路２
６に入力され、ドロップアウトが検出され、その検出出
力に対応してモノマルチバイブレータ２７がトリガされ
、ゲートパルスを発生するようになっている。このゲー
トパルスはノアゲート３２（ゲート回路）に印加されて
いる。変化点検出回路１２の出力は、抵抗２９、コンデ
ンサ３０゜およびシュミット回路３１よりなる遅延回路
により遅延された後、ノアゲート３２に入力されている
。ノアゲート３２の出力が復調データ生成回路１３に供
給されている。復調データ生成回路１３の出力は制御回
路２５に供給されている。In addition, the output of the preamplifier 4 is detected by the dropout detection circuit 2.
6, dropout is detected, and the mono multivibrator 27 is triggered in response to the detected output to generate a gate pulse. This gate pulse is applied to the NOR gate 32 (gate circuit). The output of the change point detection circuit 12 is input to the NOR gate 32 after being delayed by a delay circuit consisting of a resistor 29, a capacitor 30°, and a Schmitt circuit 31. The output of the NOR gate 32 is supplied to the demodulated data generation circuit 13. The output of the demodulated data generation circuit 13 is supplied to the control circuit 25.
その他の構成は第４図における場合と同様である。The other configurations are the same as in FIG. 4.
次に、第２図のタイミングチャートを参照してその動作
を説明する。Next, the operation will be explained with reference to the timing chart of FIG.
上述したように、変化点検出回路１２は同調アンプ１０
の出力（第２図Ｂ）に実際に位相の変化が発生したとき
、ならびにドロップアウトが発生したとき、変化点検出
出力（第２図Ｃ）を発生する。As described above, the change point detection circuit 12 is connected to the tuned amplifier 10.
When a phase change actually occurs in the output (FIG. 2B) or when a dropout occurs, a change point detection output (FIG. 2C) is generated.
この変化点検出出力は、抵抗２９、コンデンサ３０、シ
ュミット回路３１よりなる遅延回路により遅延された後
、ノアゲート３２に入力される（第２図Ｄ）。This change point detection output is input to the NOR gate 32 after being delayed by a delay circuit consisting of a resistor 29, a capacitor 30, and a Schmitt circuit 31 (FIG. 2D).
ドロップアウト検出回路２６は、プリアンプ４より入力
されるＤＰＳＫ信号のドロップアウトを検出する。ドロ
ップアウト検出回路２６のドロップアウト検出信号（第
２図Ｅ）に同期して、モノマルチバイブレータ２７がト
リガされ、ノアゲート３２にゲートパルス（第２図Ｆ）
を発生する。The dropout detection circuit 26 detects dropout of the DPSK signal input from the preamplifier 4. In synchronization with the dropout detection signal of the dropout detection circuit 26 (FIG. 2E), the mono multivibrator 27 is triggered, and a gate pulse is applied to the NOR gate 32 (FIG. 2F).
occurs.
一方、変化点検出回路１２の出力（第２図Ｃ）が、抵抗
２９、コンデンサ３０． およびシュミット回路３１
により遅延された後、ノアゲート３２に入力される（第
２図Ｄ）。On the other hand, the output of the change point detection circuit 12 (FIG. 2C) is connected to the resistor 29, capacitor 30. and Schmitt circuit 31
After being delayed by , the signal is input to the NOR gate 32 (FIG. 2D).
その結果、ノアゲート３２は、ドロップアウトによって
生じたトリガパルスを通過ぎせない（第２図Ｇ）。復調
データ生成回路１３はノアゲート３２によりゲートされ
た検出信号に対応してＤＰＳＫ復調データ（第２図Ｈ）
を生成し、制御回路２５に出力する。As a result, NOR gate 32 does not pass the trigger pulse caused by the dropout (FIG. 2G). The demodulated data generation circuit 13 generates DPSK demodulated data (H in FIG. 2) in response to the detection signal gated by the NOR gate 32.
is generated and output to the control circuit 25.
上述したように、制御回路２５に入力されるＤＰＳＫ復
調信号は抵抗２９、コンデンサ３ｏ、シュミット回路３
１よりなる遅延回路により遅延されている。そこで、こ
の復調データを読み取るタイミングも遅延きせるため、
同期分離回路１４が出力する水平同期信号は、抵抗２１
、コンデンサ２２、シュミット回路２３よりなる遅延回
路により遅延された後、制御回路２５に入力される（第
２図Ｉ）。なお、シュミット回路２４は極性調整のため
のものである。As mentioned above, the DPSK demodulated signal input to the control circuit 25 is transmitted through the resistor 29, the capacitor 3o, and the Schmitt circuit 3.
It is delayed by a delay circuit consisting of 1. Therefore, in order to delay the timing of reading this demodulated data,
The horizontal synchronization signal output by the synchronization separation circuit 14 is transmitted through the resistor 21
, a capacitor 22, and a Schmitt circuit 23, and then input to the control circuit 25 (FIG. 2I). Note that the Schmitt circuit 24 is for polarity adjustment.
次に、第３図を参照して、ＤＰＳＫ復調データの再生動
作についてさらに説明する。Next, the reproduction operation of DPSK demodulated data will be further explained with reference to FIG.
ＤＰＳＫ信号の第１フイールドの第２８８乃至第３２Ｈ
の４Ｈはイニシャルビットとされ、続く第３２８乃至４
０８には、フィールドまたはフレームの識別信号が配置
され、第４０８乃至第６８Ｈには、トラックナンバーが
配置されている（第３図Ａ、Ｂ）。例えば第３図の例で
はＤＰＳＫ信号（第３図Ｂ）の第３２Ｈ１第４４Ｈ１第
４８Ｈ１第５６Ｈ，には変化点が存在し、この変化点が
検出されて（第３図Ｃ）、波形整形される（第３図Ｄ）
。この変化点により論理ＨまたはＬに反転する信号（第
３図Ｅ、Ｆ）が生成される。制御回路２５は、連続する
２つの論理の排他的論理和を演算して、ＤＰＳＫ信号を
読み取る。288th to 32nd H of the first field of the DPSK signal
4H is the initial bit, and the following 328th to 4th
A field or frame identification signal is arranged at 08, and track numbers are arranged at 408th to 68th H (FIGS. 3A and 3B). For example, in the example shown in Fig. 3, there are changing points at 32H1, 44H1, 48H1, 56H, etc. of the DPSK signal (Fig. 3B), and these changing points are detected (Fig. 3C) and the waveform is shaped. (Figure 3D)
. This change point generates a signal (E, F in FIG. 3) that is inverted to logic H or L. The control circuit 25 calculates the exclusive OR of two consecutive logics and reads the DPSK signal.
［発明の効果コ
以上のように、本発明のデータ信号復調装置によれば、
ＤＰＳＫ信号のエンベロープの変化点検出信号の復調デ
ータ生成回路への供給を、ドロップアウト発生時に禁止
するようにしたので、ドロップアウトに影響されずに、
ＤＰＳＫ信号を復調することが可能になる。[Effects of the Invention] As described above, according to the data signal demodulation device of the present invention,
The supply of the change point detection signal of the envelope of the DPSK signal to the demodulation data generation circuit is prohibited when a dropout occurs, so that the signal is not affected by the dropout.
It becomes possible to demodulate the DPSK signal.
第１図は本発明のデータ信号復調装置の一実施例の構成
を示すブロック図、第２図および第３図は第１図の実施
例の動作を説明するタイミングチャート、第４図は従来
のデータ信号復調装置の一例の構成を示すブロック図、
第５図は第４図の例の動作を説明するタイミングチャー
トである。
６．９・・・信号処理回路、１０・・・同調アンプ、１
１・・・エンベロープ検波回路、１２・・・変化点検出
回路、１３・・・復調データ生成回路、１４・・・同期
分離回路、２５・・・制御回路、２６・・・ドロップア
ウト検出回路、３２・・・ノアゲート（ゲート回路）。
特許出願人 旭光学工業株式会社FIG. 1 is a block diagram showing the configuration of an embodiment of the data signal demodulation device of the present invention, FIGS. 2 and 3 are timing charts explaining the operation of the embodiment of FIG. 1, and FIG. 4 is a conventional A block diagram showing the configuration of an example of a data signal demodulation device,
FIG. 5 is a timing chart illustrating the operation of the example shown in FIG. 6.9... Signal processing circuit, 10... Tuning amplifier, 1
DESCRIPTION OF SYMBOLS 1... Envelope detection circuit, 12... Change point detection circuit, 13... Demodulation data generation circuit, 14... Synchronization separation circuit, 25... Control circuit, 26... Dropout detection circuit, 32...Nor gate (gate circuit). Patent applicant Asahi Optical Co., Ltd.
Claims (1)
と、 前記ＤＰＳＫ分離回路の出力のエンベロープを検波する
エンベロープ検波回路と、 前記エンベロープ検波回路の出力の変化点を検出する変
化点検出回路と、 前記変化点検出回路の出力に対応してＤＰＳＫ信号の復
調データを生成する復調データ生成回路と、 前記ＤＰＳＫ信号のドロップアウトを検出するドロップ
アウト検出回路と、 前記ドロップアウト検出回路の出力に対応して、前記変
化点検出回路の出力の前記復調データ生成回路への供給
をゲートするゲート回路とを備えることを特徴とするＤ
ＰＳＫ信号復調装置。[Scope of Claims] A DPSK separation circuit that separates a DPSK signal from an input signal; an envelope detection circuit that detects an envelope of the output of the DPSK separation circuit; and a change point detection circuit that detects a change point of the output of the envelope detection circuit. a demodulation data generation circuit that generates demodulated data of a DPSK signal in response to the output of the change point detection circuit; a dropout detection circuit that detects a dropout of the DPSK signal; and an output of the dropout detection circuit. D, which corresponds to the above, and includes a gate circuit that gates the supply of the output of the change point detection circuit to the demodulated data generation circuit.
PSK signal demodulator.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2105603A JP3026580B2 (en) | 1990-04-20 | 1990-04-20 | Data signal demodulator |
| US07/685,673 US5287197A (en) | 1990-04-20 | 1991-04-16 | Signal demodulation device |
| DE4112876A DE4112876A1 (en) | 1990-04-20 | 1991-04-19 | DEVICE FOR DEMODULATING SIGNALS |
| FR9104914A FR2661302B1 (en) | 1990-04-20 | 1991-04-22 | SIGNAL DEMODULATION DEVICE. |
| GB9108585A GB2243272B (en) | 1990-04-20 | 1991-04-22 | Signal demodulation device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2105603A JP3026580B2 (en) | 1990-04-20 | 1990-04-20 | Data signal demodulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH043676A true JPH043676A (en) | 1992-01-08 |
| JP3026580B2 JP3026580B2 (en) | 2000-03-27 |
Family
ID=14412080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2105603A Expired - Fee Related JP3026580B2 (en) | 1990-04-20 | 1990-04-20 | Data signal demodulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3026580B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107003A (en) * | 1998-01-14 | 2000-08-22 | Mitsui Mining & Smelting Co., Ltd. | Method for producing multi-layer printed wiring boards having blind vias |
| US6240636B1 (en) | 1998-04-01 | 2001-06-05 | Mitsui Mining & Smelting Co., Ltd. | Method for producing vias in the manufacture of printed circuit boards |
| US6326559B1 (en) | 1998-06-30 | 2001-12-04 | Matsushita Electric Works, Ltd. | Multilayer printed wiring board and method for manufacturing same |
| US6884944B1 (en) | 1998-01-14 | 2005-04-26 | Mitsui Mining & Smelting Co., Ltd. | Multi-layer printed wiring boards having blind vias |
| US7415761B2 (en) | 1998-09-03 | 2008-08-26 | Ibiden Co., Ltd. | Method of manufacturing multilayered circuit board |
-
1990
- 1990-04-20 JP JP2105603A patent/JP3026580B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107003A (en) * | 1998-01-14 | 2000-08-22 | Mitsui Mining & Smelting Co., Ltd. | Method for producing multi-layer printed wiring boards having blind vias |
| US6884944B1 (en) | 1998-01-14 | 2005-04-26 | Mitsui Mining & Smelting Co., Ltd. | Multi-layer printed wiring boards having blind vias |
| US6240636B1 (en) | 1998-04-01 | 2001-06-05 | Mitsui Mining & Smelting Co., Ltd. | Method for producing vias in the manufacture of printed circuit boards |
| US6326559B1 (en) | 1998-06-30 | 2001-12-04 | Matsushita Electric Works, Ltd. | Multilayer printed wiring board and method for manufacturing same |
| US6671949B2 (en) | 1998-06-30 | 2004-01-06 | Matsushita Electric Works, Ltd. | Multilayer printed wiring board and method for manufacturing same |
| US7415761B2 (en) | 1998-09-03 | 2008-08-26 | Ibiden Co., Ltd. | Method of manufacturing multilayered circuit board |
| US7832098B2 (en) | 1998-09-03 | 2010-11-16 | Ibiden Co., Ltd. | Method of manufacturing a multilayered printed circuit board |
| US8148643B2 (en) | 1998-09-03 | 2012-04-03 | Ibiden Co., Ltd. | Multilayered printed circuit board and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3026580B2 (en) | 2000-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH043676A (en) | Data signal demodulator | |
| US5200862A (en) | Eliminating signal quality deteriorations in a reproduced still image | |
| JP2933350B2 (en) | Data signal demodulator | |
| JPH0813096B2 (en) | Sync separation circuit | |
| JPH043677A (en) | Data signal demodulator | |
| JP2894785B2 (en) | Data signal demodulator | |
| JPS62154886A (en) | Demodulating device | |
| JP2933349B2 (en) | Data signal demodulator | |
| US5287197A (en) | Signal demodulation device | |
| JP3495771B2 (en) | Video signal processing device | |
| JPH0763190B2 (en) | Video signal processor | |
| JPH0741264Y2 (en) | Video signal processing circuit | |
| JPS5827594Y2 (en) | magnetic recording and playback device | |
| JP2637511B2 (en) | Information signal demodulator | |
| JP2685643B2 (en) | Sync signal selection circuit | |
| JP2546590B2 (en) | Sync signal extraction circuit | |
| JPH0522735A (en) | Burst separating circuit | |
| JPS5864604A (en) | Dropout compensating device | |
| JPS62276981A (en) | Generation device for video signal | |
| JPH01188193A (en) | Signal format discriminating system for color video recording information | |
| JPH07131819A (en) | Nonstandard signal detecting circuit for video signal | |
| JPH06315096A (en) | Frame synchronizing signal separator circuit | |
| JPH01248886A (en) | Regenerative signal processing circuit | |
| JPH0342557B2 (en) | ||
| JPH01311466A (en) | Video signal recording and reproducing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |