JPH04362808A

JPH04362808A - 等化回路

Info

Publication number: JPH04362808A
Application number: JP13882391A
Authority: JP
Inventors: Kazunori Iwabuchi; 一則岩渕; Terumi Takashi; 輝実高師
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-06-11
Filing date: 1991-06-11
Publication date: 1992-12-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は信号の波形等化に係り、
特に、適応フィルタを含む等化器の回路構成方法に関す
る。

【０００２】

【従来の技術】従来、データ通信における受信機やコン
ピュータの外部記憶装置における磁気記録データの読取
り回路では、信号データの通過してくる伝送路に特性変
動がある場合、その信号波形に歪が生じ、データ判定の
誤りが発生することがある。その場合、信号波形の整形
（等化）を行うことで、データ判定誤りを減少させるた
めに、フィルタ（等化器）が用いられてきた。ところが
伝送路である大気や電線の特性、あるいは磁気テープな
どの記録媒体の特性は、通信の度ごとに異なる伝送経路
をたどることや、環境温度、性能劣化などの影響で、時
間変動する。このことから信号波形の等化回路には、特
性変動に追従する動きを行う等化器が必要である。

【０００３】例えば、特開平２−３６６２０号公報記載
の自動等化装置では、通信データの等化に、特性の固定
されたフィルタを用いるのではなく、伝送路の回線特性
変動に応じて等化特性を自動的に調節しながら等化動作
を行う適応フィルタを用いている。

【０００４】また、特開昭５６−１６９４４１号公報記
載の位相情報抽出回路では、伝送路から送られてきた伝
送データの判定タイミングを正確にするために、適応フ
ィルタの前に前置フィルタを置いている。前置フィルタ
によって、適応フィルタ入力前に伝送データ波形の山の
形が左右対象となるようにする。その結果、正しい位相
情報を抽出可能となり、伝送データを正しいタイミング
で判定でき、性能向上を図っている。

【０００５】

【発明が解決しようとする課題】特開平２−３６６２０
号公報では、等化回路に用いた適応フィルタを構成する
乗算器個数の物理的制約から実現できる等化特性に限界
がある。その場合、伝送路の逆特性を学習しきれず、等
化が充分に行えなかった。

【０００６】特開昭５６−１６９４４１号公報では、こ
れから一歩進んで、前置フィルタを挿入することで、デ
−タ判定性能を向上させている。しかし、この前置フィ
ルタは適応フィルタの出力信号波形の歪みを取り除く性
質を持つものではなく、位相情報抽出を正確にするため
、適応フィルタの等化性能の向上には直接結び付いてい
ないという問題があった。

【０００７】本発明の目的は、適応フィルタを含む等化
器の性能向上を目指した回路方式を提供することにある
。

【０００８】本発明の他の目的は、この等化回路の設計
方法を提供することにある。

【０００９】本発明のさらに他の目的は、この等化回路
を用いた信号等化システムを提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明は等化器を二つのフィルタで構成し、第一の
フィルタに補償フィルタを、第二のフィルタに従来設計
による適応フィルタを用いて、直列に接続し、等化回路
を二段構成としたものである。

【００１１】また、従来設計による等化回路に、あらた
に適応フィルタを直列に接続し、等化回路を二段構成と
したものである。

【００１２】また、等化回路における補償フィルタの設
計方法として、等化対象である伝送路のインパルス応答
波形を、サンプリングし、その値の−１倍した値を補償
フィルタの乗算器係数に用い、逆特性を得るものである
。

【００１３】また、等化回路における補償フィルタの他
の設計方法として、伝送路と適応フィルタの収束時特性
の二つの系を総合したインパルス応答波形から、逆特性
を算出するものである。

【００１４】また、等化回路をＬＳＩ内部に構成したも
のである。

【００１５】また、等化回路を記憶装置などのデータ読
取り回路に用いたものである。

【００１６】

【作用】第二のフィルタに用いた適応フィルタで学習し
きれない特性を第一の補償フィルタで補い、等化回路の
性能向上を行う。

【００１７】また、従来の等化回路で追従できない伝送
路の時間変動特性を、あらたに追加した適応フィルタで
追従し、等化性能の向上をはかる。

【００１８】また、系のインパルス応答波形のサンプリ
ング値の−１倍の値を乗算器の係数値とした補償フィル
タで、系の逆特性を近似し、完全等化に近づける。

【００１９】また、系と適応フィルタの収束時特性のイ
ンパルス応答波形から、逆特性を得た補償フィルタを等
化回路に用いることで、適応フィルタの性能を補い全体
の等化性能の向上を行う。

【００２０】

【実施例】以下、本発明の実施例を図１により説明する
。

【００２１】図１は本発明の実施例である等化回路をブ
ロック図で示したものである。１は等化回路、２は適応
フィルタ、３は入力信号、４は等化出力信号、５は補償
フィルタである。

【００２２】図２は従来の等化回路を示したものである
。４２は等化回路である。

【００２３】図１では伝送路（図示せず）を通過してき
た入力信号３は、まず補償フィルタ５に入力され、続い
て適応フィルタ２を通り等化出力信号４として、等化回
路１から出力される。

【００２４】図２の従来の等化回路では、等化回路４２
は適応フィルタ２で構成されており、伝送路を通過して
きた入力信号３を等化し、等化出力信号４として出力さ
れる。

【００２５】図１の等化回路１は図２の等化回路４２に
補償フィルタ５を適応フィルタ２の前段に直列に接続し
た構成となっている。図１の補償フィルタ５は、適応フ
ィルタ２の乗算器の個数などの物理的限界から実現でき
ない特性を補い、伝送路の完全等化（データ判定誤り０
）を、可能な限り行うものである。

【００２６】その結果、図１の等化回路１では、図２の
等化回路４２に比べ、特性を補償する補償フィルタ５に
よって、等化性能は向上し、補償フィルタ５で第一段目
の等化を、適応フィルタ２で第二段回目の等化を行う。

【００２７】図３から図６は本発明の実施例である図１
の等化回路１の二つの内部フィルタを、ディジタル回路
、アナログ回路の技術で構成したものである。

【００２８】図３は、図１における補償フィルタ５及び
適応フィルタ２をディジタル回路で構成したものである
。

【００２９】６はディジタル補償フィルタ、７はディジ
タル適応フィルタ、８は弁別器、９はＡ／Ｄコンバータ
、１０は加算器、１１は乗算器、１２は遅延素子、１３
は弁別データ、１４は係数更新回路、４１は誤差信号で
ある。

【００３０】伝送路からの入力信号３は、Ａ／Ｄコンバ
ータ９によってディジタル信号に変換され、ディジタル
補償フィルタ６に入力される。ディジタル補償フィルタ
６はこの実施例では、ＩＩＲ（Ｉｎｆｉｎｉｔｅ　　Ｉ
ｍｐｕｌｓｅ　　Ｒｅｓｐｏｎｓｅ）フィルタの一種で
ある。ディジタル補償フィルタ６の出力信号は、内部で
遅延素子１２、乗算器１１及び加算器１０とでフィード
バックされており、全体としてＩＩＲフィルタを構成し
ている。

【００３１】ディジタル補償フィルタ６の出力は、ディ
ジタル適応フィルタ７へ入力され、等化出力信号４とし
て等化回路１から出力される。等化出力信号４は弁別器
８でデータ判定されたあと、弁別データ１３として出力
され、かつディジタル適応フィルタ７へ戻される。

【００３２】ディジタル適応フィルタ７は、勾配法を実
現した一般的なものである。ディジタル適応フィルタ１
２の入力信号は、遅延素子１２と乗算器１１及び加算器
１０によるＦＩＲ（ｆｉｎｉｔｅ　　Ｉｍｐｕｌｓｅ　
　Ｒｅｓｐｏｎｓｅ）フィルタを通じて等化出力信号４
として出力される。

【００３３】等化出力信号４とその推定値である弁別デ
ータ１３との差は加算器４３で求められ誤差信号４１と
なる。係数更新回路１４は誤差信号４１と各乗算器１１
の入力信号値から各乗算器１１の次の係数値を求める。乗算器１１の係数値は、フィルタの特性を表すものであ
るから、係数更新回路１４によって、フィルタの特性は
、逐次、更新されることになる。

【００３４】図３では、入力信号３はディジタル補償フ
ィルタ６で第一段階の等化をされたあと、ディジタル適
応フィルタ７で、第二段階目の等化動作を受け、等化出
力信号４として出力される。この実施例ではフィルタは
すべてディジタル回路で構成されておりＬＳＩ化などの
高集積化が簡単である。

【００３５】図４は、図１における補償フィルタ５をア
ナログ回路で、また適応フィルタ２をディジタル回路で
構成したものである。

【００３６】１５はアナログ補償フィルタである。内部
は抵抗器やコンデンサなどの受動素子やトランジスタや
オペアンプなどの能動素子で構成される。

【００３７】伝送路からの入力信号３は、アナログ補償
フィルタ１５を通過し、Ａ／Ｄコンバータ９を通り、デ
ィジタル適応フィルタ７から、等化出力信号４として出
力される。ディジタル適応フィルタ７は図３の実施例で
説明したものである。

【００３８】この実施例では、アナログ補償フィルタ１
５で第一段階の等化を施したあと、第二段階はディジタ
ル適応フィルタ７で等化を行う。この実施例の効果とし
て、Ａ／Ｄコンバータ９の前に、通常必要なサンプリン
グ誤差を取り除くための前置フィルタをアナログ補償フ
ィルタ１５に含めることができ、回路の簡素化が可能で
ある。

【００３９】図５は、図１における補償フィルタ５と適
応フィルタ２をアナログ回路で構成したものである。

【００４０】１６はアナログ適応フィルタ、１７は遅延
線、１８はアナログ乗算器、１９はアナログ加算器、２
０は係数更新回路である。

【００４１】伝送路からの入力信号３は、アナログ補償
フィルタ３を通過し、アナログ適応フィルタ１６を通り
、等化出力信号４として出力される。アナログ補償フィ
ルタ１５は図４の実施例で説明したものと同じである。アナログ適応フィルタ１６の内部では、入力信号は遅延
線１７とアナログ乗算器１８及びアナログ加算器１９と
で構成された一般的なトランスバーサルフィルタであり
、等化出力信号４を出力する。アナログ加算器４４は等
化出力信号４と弁別器８で判定された弁別データ１３と
の差をとり、誤差信号４１として係数更新回路２０に渡
す。係数更新回路２０は誤差信号４１と各乗算器１８の
入力信号値とから乗算器１８の次の係数値を算出する。この結果、乗算器１８の係数はデータ判定ごとに更新さ
れ、アナログ適応フィルタ１６の特性は逐次変化し、入
力信号の特性変動に合わせて等化を進める。

【００４２】本実施例では等化回路すべてをアナログ回
路で構成でき、ディジタルアナログ混在実装が実現でき
ずアナログ回路のみ可能なとき、問題無く本発明の実施
が可能である。

【００４３】図６は、図１における補償フィルタ５をデ
ィジタル回路で、適応フィルタ２をアナログ回路で構成
したものである。

【００４４】２１はＤ／Ａコンバータである。ディジタ
ル補償フィルタ６は、図３の実施例で説明したものであ
り、アナログ適応フィルタ１７は図５の実施例で説明し
たものである。

【００４５】伝送路からの入力信号３は、Ａ／Ｄコンバ
ータ９でディジタル信号に変換されたあと、ディジタル
補償フィルタ６で、第一段階目の等化を行なう。次にＤ
／Ａコンバータ２１でアナログ信号に戻され、アナログ
適応フィルタ１７で、第二段階目の等化を行い、等化出
力信号４として出力される。

【００４６】本実施例では、アナログ信号をディジタル
で処理するために、Ａ／Ｄ、Ｄ／Ａコンバータを挿入し
た回路構成となっている。従って、ディジタル信号処理
でしか特性改善できない場合には有効である。また入力
信号３がディジタル信号で伝送される場合、Ａ／Ｄコン
バータ９を取り払うことで簡便化可能である。

【００４７】次に、本発明の実施例で用いている補償フ
ィルタ５の設計方法の説明を図７、図８を用いて行う。

【００４８】図７では、補償フィルタ５の設計方法をフ
ローチャートで示している。

【００４９】ステップ１０１では、インパルス応答波形
の定義、ステップ１０２では、インパルス応答波形のサ
ンプリング、ステップ１０３では、補償フィルタ５の特
性の決定を行う。

【００５０】図８は、補償フィルタ５の内部ブロック図
で表したものである。

【００５１】２４は加算器、２５は乗算器、２６は遅延
素子であり、図３の実施例で説明を行ったディジタル補
償フィルタ５を一般化したものである。

【００５２】図７では、まず、設計を始める際、等化し
たい系（伝送路）のインパルス応答波形の仕様値を求め
、Ｉ（ｔ）とする。（ｔは時間、ｔ＞＝０）（ステップ
１００１）ここで仕様値を用いる理由は、伝送路の特性
は、時間変動するものであり、一義に定義されているも
のでは無いためである。しかし、それでは設計を進めら
れないため、等化回路設計時にティピカル値として定義
されている仕様値を用いる。

【００５３】Ｉ（ｔ）　の波形のイメージをフロー１０
１の右に示した。

【００５４】次にＩ（ｔ）　を補償フィルタ５の乗算器
２５の間隔Ｔでサンプリングし、その値をＳ１〜ＳＮ−
１に代入する。ここで　Ｎは補償フィルタ５の次数であ
る。また、Ｔは遅延素子２６の遅延時間である。（ステ
ップ１０２）Ｓ１＝Ｉ（１Ｔ）、Ｓ２＝Ｉ（２Ｔ）、：
、ＳＮ−１＝Ｉ（（Ｎ−１）Ｔ）次に、補償フィルタ５
の各乗算器２５の係数値ｋ１〜ｋＮ−１として、ステッ
プ１０２で求めたＳ１〜ＳＮ−１の−１倍した値を代入
する。

【００５５】ｋ１＝−Ｓ１、ｋ２＝−Ｓ２、：、ｋＮ−１＝−ＳＮ−
１以上、説明を行ったステップ１０１から１０３の手順
を行うことで、図８に示した補償フィルタ５の乗算器２
５の各係数値を決定可能である。

【００５６】次に図９を用いて、本発明による設計を行
った補償フィルタ５の性能向上効果について説明を行う
。

【００５７】図９（ａ）は、等化対象である伝送路のイ
ンパルス応答波形をサンプリングした波形である。サン
プリング値は、ここでは、Ｓ１＝−０．５、Ｓ２＝０．
３とした。

【００５８】図９（ａ）のサンプリングしたインパルス
応答波形を持つＦＩＲフィルタを考える。これは図９（
ｂ）のようなＦＩＲフィルタで表現できる。

【００５９】図９（ｂ）のＦＩＲフィルタにインパルス
波形（ｔ＝０のとき振幅１、ｔ＝０以外のとき振幅０）
が入力された場合の各部の値を、図９（ｃ）を用いて説
明する。

【００６０】時間ｔ＝０のとき、信号Ｕとして”１”が
入力されている。このとき、乗算器の入力信号の値のう
ち、Ｕ０は”１”、Ｕ１、Ｕ２は”０”である。このと
きの各乗算器の出力信号値は、Ｃ０のみが”１”であり
、Ｃ１、Ｃ２は”０”である。その結果、ＦＩＲフィル
タの出力信号Ｖは”１”となる。

【００６１】時間ｔ＝１Ｔのとき、信号Ｕは”０”であ
る。このとき、乗算器の入力信号値Ｕ０、Ｕ１、Ｕ２は
”０”、”１”、”０”であり、乗算器の係数値Ｓ０、
Ｓ１、Ｓ２は”１”、”−０．５”、”０．３”である
ため、各乗算器の出力信号値Ｃ０、Ｃ１、Ｃ２は”０”
、”−０．５”、”０”である。その結果、ＦＩＲフィ
ルタの出力信号Ｖは”−０．５”となる。

【００６２】時間ｔ＝２Ｔのとき、信号Ｕは”０”であ
る。このとき、乗算器の入力信号値Ｕ０、Ｕ１、Ｕ２は
”０”、”０”、”１”であり、各乗算器の出力信号値
　Ｃ０、Ｃ１、Ｃ２は”０”、”０”、”０．３”であ
る。その結果、ＦＩＲフィルタの出力信号Ｖは”０．３”で
ある。

【００６３】時間ｔ＝３Ｔのとき、信号Ｕは”０”であ
る。このとき、乗算器の入力信号値Ｕ０、Ｕ１、Ｕ２は
すべて”０”であるため、各乗算器の出力信号値Ｃ０、
Ｃ１、Ｃ２もすべて”０”である。その結果、ＦＩＲフ
ィルタの出力信号Ｖは”０”となる。

【００６４】時間ｔ＝４Ｔ以降は、時間ｔ＝３Ｔの場合
と同じである。なぜならばインパルス信号波形は、ｔ＝
０のとき以外、振幅値”０”であり、ＦＩＲフィルタの
内部状態の変化はありえないからである。

【００６５】以上のことから、インパルス波形が入力さ
れた場合、信号Ｖは　”１”、”−０．５”、”０．３
”、”０”、”０”．．．．”０”と変化する。

【００６６】この信号Ｖを横軸ｔでプロットすると図９
（ａ）の波形と一致する。このことからつまり、図９（
ｂ）のＦＩＲフィルタは伝送路と同一のものである。

【００６７】さて、このＦＩＲフィルタの伝達関数は次
に示す数１で表される。

【００６８】

【数１】

【００６９】次に、式（１）の伝達関数で表された伝送
路を等化する補償フィルタ５を考える。このフィルタの
次数Ｎは３と仮定する。

【００７０】補償フィルタ５のブロック図を、図９（ｄ
）に示す。

【００７１】この補償フィルタ５の伝達関数は、次に示
す式（２）で表される。

【００７２】

【数２】

【００７３】式（２）で表された伝送路を、式（３）の
補償フィルタで、完全等化させるには、次に示す式（３
）のように、式（１）、式（２）の積を１とおけばよい
。

【００７４】

【数３】

【００７５】式（３）が成り立つとき、伝送路の入力信
号である信号Ｕと、補償フィルタの出力信号である信号
Ｗが一致し、完全等化する。

【００７６】式（３）に式（１）、式（２）の右辺を代
入すると、次に示す式（４）のように式は変化する。

【００７７】

【数４】

【００７８】式（４）の等式を成立させる解は、

【００
７９】

【数５】

【００８０】である。その結果、補償フィルタ５の乗算
器の係数ｋ１、ｋ２には、伝送路のインパルス応答のサ
ンプリング値の−１倍である−Ｓ１、−Ｓ２の値を設定
すればよいことがわかる。また、この補償フィルタ５は
伝送路の逆特性を実現している。以上、説明したように
、本発明による設計方法では、伝送路のインパルス応答
を元のインパルスに戻すような完全等化を可能とする補
償フィルタ５の設計が行える。この補償フィルタ５で系
の歪みの大部分を取り除き、残りの時間変動した系の歪
み特性を、適応フィルタ２で取り除くことで、完全等化
に近付くことを可能とする。

【００８１】ここでは補償フィルタ５の内部構造をディ
ジタル回路で構成したもので説明を行ったが、加算器２
４、乗算器２５及び遅延素子２６をアナログの素子を用
いて構成してもよい。また、図８と異なる構造を持つフ
ィルタ（ＦＩＲフィルタやＩＩＲフィルタの複雑な形の
もの）であってもよく、伝送路の仕様値の特性の逆特性
を具体化するものであればよい。

【００８２】また、補償フィルタ５の乗算器２５の個数
が、少ない場合、実現できる逆特性フィルタの特性に限
界が生じることが考えられる。その場合補償フィルタ５
では伝送路のインパルス応答波形の符号干渉となる歪を
最小限、取り除ければいいので、図７に示したインパル
ス応答波形では時間２Ｔまでの波形の山が取り除けるよ
う、補償フィルタの次数Ｎは、３以上であれば等化可能
である。

【００８３】（Ｎ−１＝２　　から　　Ｎ＝３）次に図
１０を用いて補償フィルタ５の他の設計方法について説
明を行う。

【００８４】図１０は、補償フィルタ５の設計方法をフ
ローチャートで示している。

【００８５】ステップ２０１では、補償フィルタと対で
用いる適応フィルタの理想特性を求める。ステップ２０
２では、伝送路と適応フィルタを通ったインパルス応答
の定義を行い、ステップ２０３では、補償フィルタの等
化対象を定義する。

【００８６】図１０では、まず、適応フィルタ２の理想
特性である最適係数値を求める。適応フィルタ２の乗算
器の係数をｈ０〜ｈＮ−１とし、その値を要素とするベ
クトルＨを考える。適応フィルタ２が学習を続け収束し
た場合、その値は最適係数値Ｈ０に近づく。Ｈ０　はＲ
の逆行列とＰの積で表される。（Ｗｉｎｅｒの正規方程
式）ここでＲは適応フィルタ２の入力信号とその入力信
号を完全等化した場合の信号（期待値信号）との相互相
関行列であり、Ｐは入力信号の自己相関ベクトルである
。この最適係数　Ｈ０の値を持つ適応フィルタは、理論
上、誤差（平均自乗誤差：誤差の自乗値の平均）が最小
となる出力信号を出力する。（ステップ２０１）次に、
ステップ２０１で求めた最適係数Ｈ０を設定した適応フ
ィルタ２を、伝送路に接続した場合のインパルス応答波
形を求め、Ｊ（ｔ）　とする。すなわち、Ｊ（ｔ）は、
伝送路と適応フィルタ２の総合インパルス波形である。

【００８７】次に、ステップ２０１で求めたインパルス
応答波形Ｊ（ｔ）を等化したい系と考え、図８のステッ
プ１０１に移る。

【００８８】ステップ１０１からステップ１０３を実行
し、補償フィルタ５の特性を決定する乗算器の係数値を
定める。

【００８９】図９を用いて説明した補償フィルタ５の設
計方法では、伝送路と適応フィルタ２の二つを等化対象
とし、完全等化に近付ける補償フィルタの設計が可能で
ある。

【００９０】この設計方法では、適応フィルタ２が実現
可能な逆特性として、伝送路の特性を等化させるほどの
性能を持たせることができない場合であっても、補償フ
ィルタ５によって等化性能向上がはかれる。

【００９１】図１１、図１２を用いて、等化回路の他の
発明の実施例の説明を行う。

【００９２】２２は等化回路、２３は従来の等化器であ
る。

【００９３】図１１では、従来の等化器２３の前段に適
応フィルタ２を置く構成を持つ等化回路２２を示してい
る。伝送路（図示せず）からの入力信号３は、まず適応
フィルタ２を通り、第一段階目の等化を施されたあと、
従来の等化器２３によって第二段階目の等化が行われ、
等化出力信号４として出力される。

【００９４】本実施例では、等化回路において従来の等
化器２３のかわりに適応フィルタ２のみを用いるのでは
なく、新たに適応フィルタ２を追加し組み合せて用いる
ことで、従来の等化器２３による等化性能に適応フィル
タ２の適応性を加えることができ、等化性能の向上が期
待できる。

【００９５】図１２は従来の等化器２３の後段に適応フ
ィルタ２３を置く構成を持つ等化回路２２である。伝送
路（図示せず）からの入力信号３は、まず、従来の等化
器２３によって第一段回目の等化を行い、適応フィルタ
２によって第二段回目の等化を行い、等化出力信号４と
して出力される。

【００９６】本実施例では、従来の等化器２３にあらた
に適応フィルタ２を追加し組み合せることで、図１１で
示した実施例同様適応性を付加し、等化器の等化性能向
上を行う。

【００９７】図１１、図１２の実施例では、従来の等化
器２３、適応等化器２の内部回路にはふれなかったが、
アナログ回路、ディジタル回路いずれによるものでもよ
く、また、従来の等化器２３の内部に適応フィルタを持
つものでもよい。また従来の等化器２３の設計方法とし
て、図７ないし図１０を用いて説明を行った補償フィル
タ５の設計方法を用いてもよい。

【００９８】図１３から図１６を用いて本発明の応用例
を示す。

【００９９】図１３は本発明による等化回路１を記録媒
体に書かれたデータの読取り回路に用いたものである。

【０１００】２７は記録媒体、２８はデータ読取り回路
、２９は再生ヘッド、３０はＡＧＣである。

【０１０１】記録媒体２７に記録されたデータは再生ヘ
ッド２９で、電気信号に変換される。次にＡＧＣ３０で
、信号振幅の一定化を施され、等化回路１に入力される
。等化回路１によって等化されたデータは弁別器８で判
定され弁別データ１３として出力される。その結果、デ
ータ読取り回路２８によって、記録媒体２７に記録され
ていたデータは、弁別データ１３として得ることが可能
である。

【０１０２】記録媒体２７として、磁気テープ、磁気デ
ィスク、光ディスク、光磁気ディスク、磁気カード、光
カード、光磁気カードなどがあげられる。

【０１０３】図１４は本発明による等化回路１をデータ
通信の伝送経路に用いたものである。　　３１は送信機
、３２は通信媒体、３３は受信機、３４は受信データ、
３５は復調回路である。

【０１０４】送信機３１から送信されたデータは通信媒
体３２を通り、受信機３３に渡る。受信機３３内部の等
化回路１によって等化され復調回路３５によって受信デ
ータ３４として、送信データが復元される。

【０１０５】通信媒体３２として、大気（電波）、空気
（音波）、大地（地震波など）、電線、電話線、ネット
ワークケーブルなどがあげられる。

【０１０６】図１５は本発明による等化回路１をＬＳＩ
内部に構成したものである。３６はＬＳＩである。ＬＳ
Ｉ３６に入力された入力信号３は等化回路１によって等
化され、等化出力信号４が生成される。

【０１０７】ＬＳＩ３６の実現手段として、ディジタル
ＬＳＩ、アナログＬＳＩ、ディジタルアナログ混在ＬＳ
Ｉなどや、将来的には、蛋白質などの有機体を用いたニ
ューラルネットＬＳＩなどがあげられる。

【０１０８】図１５は本発明による等化回路１を内蔵し
たＬＳＩ３６を複数個用い、磁気テープ読取り回路に用
いた応用例である。

【０１０９】３８は磁気テープ、３９はトラック、４０
は読取りデータである。

【０１１０】磁気テープ３８にはデータの記録されたト
ラック３９が複数本存在している。この本数は例えば、
ＭＴでは九本、カートリッジＭＴでは１８本である。磁
気テープの読取り回路にはトラック３９の本数に対応し
た磁気ヘッド３７とＬＳＩ３６が存在する。磁気テープ
３８に記録されたデータは各トラック３９ごとに磁気ヘ
ッド３７によって読み出され、ＬＳＩ３６に入力される
。そしてＬＳＩ３６内部で等化され、読取りデータ４０
として読み出される。

【０１１１】本実施例によれば、ＬＳＩ化された等化器
を用いることで、磁気テープのように等化対象が多い場
合であっても、高密度実装が実現可能であり、高性能な
等化回路を用いることができる。

【０１１２】

【発明の効果】本発明によれば、等化回路における第二
のフィルタに用いた適応フィルタで学習しきれない特性
を第一の補償フィルタで補うことで、等化回路の性能向
上を行う効果がある。

【０１１３】また、従来の等化回路で追従できない時間
変化する伝送路の特性を、新たに追加を行った適応フィ
ルタで補償することで、等化性能の向上を行う効果があ
る。

【０１１４】また、本発明によれば、等化対象である伝
送路のインパルス応答波形のサンプリング値の−１倍の
値を乗算器係数値に用いた補償フィルタを設計すること
が可能であり、伝送路の逆特性を近似し、完全等化に近
付けるという効果がある。

【０１１５】また、本発明によれば、等化対象である伝
送路と適応フィルタの収束時特性のインパルス応答波形
から、逆特性を得た補償フィルタを設計し、等化回路に
用いることで、適応フィルタの性能を補い、等化性能を
向上させる効果がある。

【０１１６】また、本発明による等化回路を内蔵したＬ
ＳＩを磁気テープ読取り回路などの波形等化システムに
用いることで、高性能な等化回路を簡便に用いることが
でき、さらに高密度実装可能にするといった効果がある
。

【図面の簡単な説明】

【図１】本発明の実施例である等化回路のブロック図、

【図２】従来の等化回路、

【図３】ディジタル−ディジタル構成の等化回路、

【図
４】アナログ−ディジタル構成の等化回路、

【図５】ア
ナログ−アナログ構成の等化回路、

【図６】ディジタル
−アナログ構成の等化回路、

【図７】補償フィルタの設
計方法のフローチャート、

【図８】補償フィルタの内部
ブロック図、

【図９】補償フィルタによる性能向上効果
の説明図、

【図１０】補償フィルタの他の設計方法のフ
ローチャート、

【図１１】本発明の他の実施例の等化回路のブロック図
、

【図１２】従来−適応構成の等化回路図、

【図１３】記
録媒体データの読取り回路のブロック図、

【図１４】通
信の伝送経路のブロック図、

【図１５】本発明による等
化回路を内蔵したＬＳＩの説明図、

【図１６】等化回路ＬＳＩを磁気テープ読取り装置に複
数個用いた応用例の説明図。

【符号の説明】

１…等化回路、２…適応フィルタ、３…入力信号、４…等化出力信号、５…補償フィルタ。

Claims

【特許請求の範囲】

【請求項１】適応フィルタを用いた等化回路において、
前記適応フィルタの特性を補う補償フィルタを前記適応
フィルタの前段に直列に接続し、前段の前記補償フィル
タで、第一段回目の等化を行い、次段の適応フィルタで
第二段回目の等化を行う、二段構成としたことを特徴と
する等化回路。
【請求項２】請求項１において、前記補償フィルタと前
記適応フィルタをそれぞれディジタル回路で構成した等
化回路。
【請求項３】請求項１において、前記補償フィルタをア
ナログ回路で、また適応フィルタをディジタル回路で構
成した等化回路。
【請求項４】請求項１において、前記補償フィルタと適
応フィルタをそれぞれアナログ回路で構成した等化回路
。
【請求項５】請求項１において、前記補償フィルタをデ
ィジタル回路で、また適応フィルタをアナログ回路で構
成した等化回路。
【請求項６】請求項１において、等化対象である伝送路
のインパルス応答波形のサンプリングを行い、そのサン
プリング値の−１倍した値を前記補償フィルタを構成す
る係数値に用いる補償フィルタ。
【請求項７】請求項１において、等化対象として伝送路
と収束時の特性を持つ適応フィルタの二つの系を総合し
たインパルス応答波形のサンプリングを行い、そのサン
プリング値の−１倍した値を前記補償フィルタを構成す
る乗算器の係数値に用いる補償フィルタ。
【請求項８】等化回路において、あらたに適応フィルタ
を設け、前記等化回路で固定分の等化を行い、前記適応
フィルタで特性変動分の等化を行い、互いに等化特性を
補いあう等化回路。
【請求項９】請求項１または８において、前記等化回路
を内蔵したＬＳＩ。
【請求項１０】請求項１または８において、前記等化回
路をデータ再生部に用いた信号等化システム。