JPH04360417A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH04360417A JPH04360417A JP3162399A JP16239991A JPH04360417A JP H04360417 A JPH04360417 A JP H04360417A JP 3162399 A JP3162399 A JP 3162399A JP 16239991 A JP16239991 A JP 16239991A JP H04360417 A JPH04360417 A JP H04360417A
- Authority
- JP
- Japan
- Prior art keywords
- phase difference
- phase
- signal
- phase comparator
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 16
- 230000010355 oscillation Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、発振周波数を所定の
基準周波数に一致させるＰＬＬ回路に関するものである
。
基準周波数に一致させるＰＬＬ回路に関するものである
。
【０００２】
【従来の技術】図２は例えば「ＰＬＬ−ＩＣの使い方」
産報出版１９７６年１１月２０日発行第１６９頁に示さ
れた従来のＰＬＬ回路を示す構成図であり、図において
、１はリファレンスクロック（基準信号）とフィードバ
ッククロック（フイードバック信号）との位相差を比較
し、その位相差に比例した誤差信号を出力する位相比較
器、２は位相比較器１により出力された誤差信号の高周
波分を除去する低域フィルタ、３はその位相差を定常状
態における位相差に近づけるべく、低域フィルタ２によ
り出力された誤差信号に応じた周波数の出力クロック（
出力信号）を発振する電圧制御発振回路、４は電圧制御
発振回路３により発振された出力クロックを分周し、そ
の分周した出力クロックを該フィードバックロックとし
て位相比較器１に出力する分周器である。
産報出版１９７６年１１月２０日発行第１６９頁に示さ
れた従来のＰＬＬ回路を示す構成図であり、図において
、１はリファレンスクロック（基準信号）とフィードバ
ッククロック（フイードバック信号）との位相差を比較
し、その位相差に比例した誤差信号を出力する位相比較
器、２は位相比較器１により出力された誤差信号の高周
波分を除去する低域フィルタ、３はその位相差を定常状
態における位相差に近づけるべく、低域フィルタ２によ
り出力された誤差信号に応じた周波数の出力クロック（
出力信号）を発振する電圧制御発振回路、４は電圧制御
発振回路３により発振された出力クロックを分周し、そ
の分周した出力クロックを該フィードバックロックとし
て位相比較器１に出力する分周器である。
【０００３】次に動作について説明する。
【０００４】リファレンスクロックが位相比較器１に入
力されていない状態では電圧制御発振回路３は、ある周
波数にて自走状態となっている。
力されていない状態では電圧制御発振回路３は、ある周
波数にて自走状態となっている。
【０００５】位相比較器１にリファレンスクロックの入
力が開始されると、位相比較器１が、そのリファレンス
クロックとフィードバッククロックとの位相差を比較し
、その位相差に比例した誤差信号を出力する。
力が開始されると、位相比較器１が、そのリファレンス
クロックとフィードバッククロックとの位相差を比較し
、その位相差に比例した誤差信号を出力する。
【０００６】次に、低域フィルタ２が、その誤差信号の
高周波分を除去した後、電圧制御発振回路３が、その位
相差を定常状態における位相差（例えば、９０°位相が
ずれている状態を定常状態にする）に近づけるべく、そ
の誤差信号に応じた周波数の出力信号を発振する。例え
ば、誤差信号の極性がプラスかマイナスかによって、現
在出力している周波数より高くするのか、低くするのか
を決定し、周波数の変化量については、その誤差信号の
絶対値に比例させるようにする。
高周波分を除去した後、電圧制御発振回路３が、その位
相差を定常状態における位相差（例えば、９０°位相が
ずれている状態を定常状態にする）に近づけるべく、そ
の誤差信号に応じた周波数の出力信号を発振する。例え
ば、誤差信号の極性がプラスかマイナスかによって、現
在出力している周波数より高くするのか、低くするのか
を決定し、周波数の変化量については、その誤差信号の
絶対値に比例させるようにする。
【０００７】次に、分周器４がその出力信号を分周して
フィードバッククロックを作り、そのフィードバックク
ロックを位相比較器１に出力する。これ以降上記と同様
の動作を繰り返し、定常状態における位相差を保持する
ようにフィードバック制御がなされる。
フィードバッククロックを作り、そのフィードバックク
ロックを位相比較器１に出力する。これ以降上記と同様
の動作を繰り返し、定常状態における位相差を保持する
ようにフィードバック制御がなされる。
【０００８】
【発明が解決しようとする課題】従来のＰＬＬ回路は以
上のように構成されているので、回路構成がフィードバ
ック制御系となるため、位相比較器にリファレンスクロ
ックの入力が開始されてから、リファレンスクロックと
フィードバッククロックとの位相差が定常状態における
位相差に一致するまでに長時間を要するなどの課題があ
った。
上のように構成されているので、回路構成がフィードバ
ック制御系となるため、位相比較器にリファレンスクロ
ックの入力が開始されてから、リファレンスクロックと
フィードバッククロックとの位相差が定常状態における
位相差に一致するまでに長時間を要するなどの課題があ
った。
【０００９】この発明は上記のような課題を解消するた
めになされたもので、位相比較器にリファレンスクロッ
クの入力が開始されてから、リファレンスクロックとフ
ィードバッククロックとの位相差を、速やく定常状態に
おける位相差に一致させることができるＰＬＬ回路を得
ることを目的とする。
めになされたもので、位相比較器にリファレンスクロッ
クの入力が開始されてから、リファレンスクロックとフ
ィードバッククロックとの位相差を、速やく定常状態に
おける位相差に一致させることができるＰＬＬ回路を得
ることを目的とする。
【００１０】
【課題を解決するための手段】この発明に係るＰＬＬ回
路は、位相比較器に入力される基準信号の入力開始時点
を検出する検出回路を設け、その検出回路が入力開始時
点を検出したとき、分周器が基準信号とフィードバック
信号との位相差を強制的に定常状態における位相差に一
致させるべく、所定の位相を有するフィードバック信号
を位相比較器に出力するようにしたものである。
路は、位相比較器に入力される基準信号の入力開始時点
を検出する検出回路を設け、その検出回路が入力開始時
点を検出したとき、分周器が基準信号とフィードバック
信号との位相差を強制的に定常状態における位相差に一
致させるべく、所定の位相を有するフィードバック信号
を位相比較器に出力するようにしたものである。
【００１１】
【作用】この発明におけるＰＬＬ回路は、検出回路が入
力開始時点を検出したとき、所定の位相を有するフィー
ドバック信号を位相比較器に出力する分周器により、基
準信号とフィードバック信号との位相差が強制的に定常
状態における位相差に一致される。
力開始時点を検出したとき、所定の位相を有するフィー
ドバック信号を位相比較器に出力する分周器により、基
準信号とフィードバック信号との位相差が強制的に定常
状態における位相差に一致される。
【００１２】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例によるＰＬＬ回路を示
す構成図であり、図において従来のものと同一符号は同
一又は相当部分を示すので説明を省略する。
する。図１はこの発明の一実施例によるＰＬＬ回路を示
す構成図であり、図において従来のものと同一符号は同
一又は相当部分を示すので説明を省略する。
【００１３】５は位相比較器１に入力されるリファレン
スクロックの入力開始時点を検出する検出回路、６は電
圧制御発振回路３により発振された出力クロックを分周
し、その分周した出力クロックをフィードバッククロッ
クとして位相比較器１に出力するとともに、検出回路５
により入力開始時点を検出されたときには該位相差を強
制的に定常状態における位相差に一致させるべく、所定
の位相を有するフィードバッククロックを位相比較器１
に出力する分周器である。
スクロックの入力開始時点を検出する検出回路、６は電
圧制御発振回路３により発振された出力クロックを分周
し、その分周した出力クロックをフィードバッククロッ
クとして位相比較器１に出力するとともに、検出回路５
により入力開始時点を検出されたときには該位相差を強
制的に定常状態における位相差に一致させるべく、所定
の位相を有するフィードバッククロックを位相比較器１
に出力する分周器である。
【００１４】次に、動作について説明する。
【００１５】リファレンスクロックが位相比較器１に入
力されていない状態では電圧制御発振回路３は、ある周
波数にて自走状態となっている。
力されていない状態では電圧制御発振回路３は、ある周
波数にて自走状態となっている。
【００１６】位相比較器１にリファレンスクロックの入
力が開始されると、検出回路５がその入力開始時点を検
出し、分周器６をプリセットする。そして、分周器６は
プリセットされたことにより、リファレンスクロックと
フィードバッククロックとの位相差が定常状態における
位相差になるような位相を有するフィードバッククロッ
クを位相比較器１に出力する。これ以降の動作は従来の
ＰＬＬ回路と同様であり、定常状態における位相差を保
持するようにフィードバック制御がなされる。
力が開始されると、検出回路５がその入力開始時点を検
出し、分周器６をプリセットする。そして、分周器６は
プリセットされたことにより、リファレンスクロックと
フィードバッククロックとの位相差が定常状態における
位相差になるような位相を有するフィードバッククロッ
クを位相比較器１に出力する。これ以降の動作は従来の
ＰＬＬ回路と同様であり、定常状態における位相差を保
持するようにフィードバック制御がなされる。
【００１７】なお、上記実施例では、検出回路５を分周
器６と別個に設けたものを示したが、分周器６内に検出
回路５を設けてもよい。
器６と別個に設けたものを示したが、分周器６内に検出
回路５を設けてもよい。
【００１８】また、上記実施例では、位相比較器１に入
力されるリファレンスクロックに対しては制御を行って
はいないが、このリファレンスクロックがクロックを分
周したものである場合にはそのリファレンスクロックの
分周回路に対してプリセットを行うようにしても同様の
効果が得られる。
力されるリファレンスクロックに対しては制御を行って
はいないが、このリファレンスクロックがクロックを分
周したものである場合にはそのリファレンスクロックの
分周回路に対してプリセットを行うようにしても同様の
効果が得られる。
【００１９】
【発明の効果】以上のように、この発明によれば位相比
較器に入力される基準信号の入力開始時点を検出する検
出回路を設け、その検出回路が入力開始時点を検出した
とき、分周器が基準信号とフィードバック信号との位相
差を強制的に定常状態における位相差に一致させるべく
、所定の位相を有するフィードバック信号を位相比較器
に出力するように構成したので、基準信号とフィードバ
ック信号との位相差が強制的に定常状態における位相差
に一致されるため、速やかに定常状態に到達するなどの
効果がある。
較器に入力される基準信号の入力開始時点を検出する検
出回路を設け、その検出回路が入力開始時点を検出した
とき、分周器が基準信号とフィードバック信号との位相
差を強制的に定常状態における位相差に一致させるべく
、所定の位相を有するフィードバック信号を位相比較器
に出力するように構成したので、基準信号とフィードバ
ック信号との位相差が強制的に定常状態における位相差
に一致されるため、速やかに定常状態に到達するなどの
効果がある。
【図１】この発明の一実施例によるＰＬＬ回路を示す構
成図である。
成図である。
【図２】従来のＰＬＬ回路を示す構成図である。
１ 位相比較器
２ 低域フィルタ
３ 電圧制御発振回路
５ 検出回路
６ 分周器
Claims (1)
- 【請求項１】 基準信号とフイードバック信号との位
相差を比較し、その位相差に比例した誤差信号を出力す
る位相比較器と、上記位相比較器により出力された誤差
信号の高周波分を除去する低域フィルタを介してその誤
差信号を入力し、該位相差を定常状態における位相差に
近づけるべくその誤差信号に応じた周波数の出力信号を
発振する電圧制御発振回路と、上記位相比較器に入力さ
れる該基準信号の入力開始時点を検出する検出回路と、
上記電圧制御発振回路により発振された出力信号を分周
し、その分周した出力信号を該フィードバック信号とし
て上記位相比較器に出力するとともに、上記検出回路に
より入力開始時点を検出されたときには該位相差を強制
的に定常状態における位相差に一致させるべく、所定の
位相を有するフィードバック信号を上記位相比較器に出
力する分周器とを備えたＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3162399A JPH04360417A (ja) | 1991-06-07 | 1991-06-07 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3162399A JPH04360417A (ja) | 1991-06-07 | 1991-06-07 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04360417A true JPH04360417A (ja) | 1992-12-14 |
Family
ID=15753863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3162399A Pending JPH04360417A (ja) | 1991-06-07 | 1991-06-07 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04360417A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017118371A (ja) * | 2015-12-25 | 2017-06-29 | セイコーエプソン株式会社 | タイミング信号生成装置、電子機器および移動体 |
-
1991
- 1991-06-07 JP JP3162399A patent/JPH04360417A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017118371A (ja) * | 2015-12-25 | 2017-06-29 | セイコーエプソン株式会社 | タイミング信号生成装置、電子機器および移動体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0730413A (ja) | Ｐｌｌ周波数シンセサイザ | |
| US5828253A (en) | Phase synchronization system which reduces power consumption and high frequency noise | |
| JPH03132117A (ja) | 位相周波数比較器 | |
| JPH04360417A (ja) | Ｐｌｌ回路 | |
| JPS6036908Y2 (ja) | 自動位相制御方式の位相比較器 | |
| JPH0568132U (ja) | チャージポンプ式ｐｌｌ装置 | |
| JP3097080B2 (ja) | 位相同期ループ回路 | |
| JPH02180429A (ja) | Ｐｌｌ回路 | |
| JPS6236944A (ja) | 搬送波再生方式 | |
| JPH0376427A (ja) | Ｐｌｌ回路 | |
| KR930005441Y1 (ko) | 위상동기회로 | |
| JPH0458614A (ja) | Ｐｌｌシンセサイザ | |
| JPH0629837A (ja) | 位相同期回路 | |
| JPS5915235B2 (ja) | 位相同期装置 | |
| JPH09261042A (ja) | 位相同期ループの引き込み方式 | |
| JPH1155115A (ja) | 外部同期クロック発生装置 | |
| JPH05284018A (ja) | Ｐｌｌ回路装置 | |
| JPH04154220A (ja) | 位相同期回路 | |
| JPH04274617A (ja) | Ｐｌｌ回路 | |
| JP2000031819A (ja) | クロック同期回路 | |
| JP2004080123A (ja) | 位相同期発振回路 | |
| JPH0817357B2 (ja) | 位相同期回路 | |
| JPS6397016A (ja) | 位相同期発振回路 | |
| JPH06343043A (ja) | フェーズ・ロックド・ループ装置 | |
| JPH06244715A (ja) | 位相同期回路 |