JPH04351466A - Method of controlling switching element of switching regulator - Google Patents
Method of controlling switching element of switching regulatorInfo
- Publication number
- JPH04351466A JPH04351466A JP3125809A JP12580991A JPH04351466A JP H04351466 A JPH04351466 A JP H04351466A JP 3125809 A JP3125809 A JP 3125809A JP 12580991 A JP12580991 A JP 12580991A JP H04351466 A JPH04351466 A JP H04351466A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fet
- constant
- power loss
- input voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 5
- 230000007423 decrease Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、主として電源回路に使
用されるスイッチングレギュレータに関し、特に、ＦＥ
Ｔをスイッチング素子とするスイッチングレギュレータ
の低消費電力化および高効率化を図るためのスイッチン
グ素子の制御方式に関する。[Field of Industrial Application] The present invention relates to switching regulators mainly used in power supply circuits, and particularly to switching regulators used in power supply circuits.
The present invention relates to a switching element control method for reducing power consumption and increasing efficiency of a switching regulator using T as a switching element.
【０００２】0002
【従来の技術】近年、装置の小型化に伴い、省スペース
、高効率な電源回路として、スイッチングレギュレータ
が良く利用されている。スイッチングレギュレータは、
負荷の変動や入力電圧の変化等による直流出力電圧を安
定化するもので、入力電流をスイッチにより断続し、導
通角（またはデューティサイクル）により負荷電圧を制
御するものである。スイッチングレギュレータのスイッ
チング素子としては、半導体デバイスの進歩から、従来
主流であったバイポーラトランジスタから、ＦＥＴ（電
界効果トランジスタ）へと移行しつつある。それは、Ｆ
ＥＴは、バイポーラトランジスタに比べ、スイッチング
速度が早い、駆動電力が小さい、安全動作領域が広い等
の優れた点が多いためである。2. Description of the Related Art In recent years, with the miniaturization of devices, switching regulators have been widely used as space-saving, highly efficient power supply circuits. The switching regulator is
It stabilizes the DC output voltage due to load fluctuations, changes in input voltage, etc. It cuts the input current on and off using a switch, and controls the load voltage using the conduction angle (or duty cycle). Due to advances in semiconductor devices, the switching elements of switching regulators are shifting from bipolar transistors, which have been the mainstream, to FETs (field effect transistors). That is F
This is because ET has many advantages over bipolar transistors, such as faster switching speed, lower driving power, and wider safe operating range.
【０００３】図３は、従来の、ＦＥＴをスイッチング素
子に用いたスイッチングレギュレータの構成を示す。１
は、スイッチング素子としてのＦＥＴ、２はＦＥＴ１の
オンオフ制御を行うコントローラ、３は負荷である。Ｆ
ＥＴ１は、抵抗器Ｒとコントローラ２の出力トランジス
タ６を通じる電流によって抵抗器Ｒに生ずる電圧によっ
て駆動される。コントローラ２は出力電圧ＶＯ を検出
し、基準値ＶＳ と比較し、ＶＯ がＶＳ より小さい
ときは、トランジスタ６をオンにすることにより、ＦＥ
Ｔ１をオン（導通）にする。ＦＥＴ１がオンになると、
入力電圧ＶｉｎはリアクトルＬを通じてコンデンサＣを
充電する。その結果ＶＯ は上昇する。FIG. 3 shows the configuration of a conventional switching regulator using FETs as switching elements. 1
is an FET as a switching element, 2 is a controller that performs on/off control of the FET 1, and 3 is a load. F
ET1 is driven by the voltage developed across resistor R by the current through resistor R and the output transistor 6 of controller 2. The controller 2 detects the output voltage VO, compares it with the reference value VS, and when VO is smaller than VS, turns on the transistor 6 to turn on the FE.
Turn on (conduct) T1. When FET1 turns on,
Input voltage Vin charges capacitor C through reactor L. As a result, VO increases.
【０００４】出力電圧ＶＯ がＶＳ より大きくなると
、コントローラ２は、トランジスタ６をオフにすること
により、ＦＥＴ１をオフにする。ＦＥＴ１がオフになる
と、リアクトルＬの蓄積エネルギーはダイオードＤを通
じて負荷３に流れ、ＶＯ を下降させる。その結果、出
力電圧ＶＯの平均値は一定に保たれる。上述の回路にお
いては、ＦＥＴ１のゲート駆動回路は、簡略化のために
、抵抗器Ｒのみで構成されている。[0004] When the output voltage VO becomes greater than VS , the controller 2 turns off the FET 1 by turning off the transistor 6 . When FET1 is turned off, the energy stored in reactor L flows to load 3 through diode D, lowering VO. As a result, the average value of the output voltage VO is kept constant. In the above-described circuit, the gate drive circuit of FET1 is configured only with resistor R for the sake of simplicity.
【０００５】[0005]
【発明が解決しようとする課題】図３の回路において、
コントローラ２の出力トランジスタ６のエミッターコレ
クタ間電圧をＶＣＥとすれば、抵抗Ｒによるベース駆動
電力損失Ｐは、下記のように表わされる。
Ｐ＝｛（Ｖｉｎ−ＶＣＥ）／Ｒ｝２ ・Ｒ＝（
Ｖｉｎ−ＶＣＥ）２ ／Ｒ上式から明らかなように、ベ
ース駆動電力損失Ｐは、入力電圧Ｖｉｎが大きい程大き
くなる。このことは、発熱、雑音等を考慮した総合的な
回路設計上問題であり、対策が求められていた。本発明
は、上記従来技術の欠点を除去し、入力電圧が変化して
も、ＦＥＴのベース駆動電力損失が一定であり、従って
、回路の総合的効率を向上させるようなスイッチングレ
ギュレータのスイッチング素子制御方式を提供すること
を目的とする。[Problem to be solved by the invention] In the circuit of FIG.
If the emitter-collector voltage of the output transistor 6 of the controller 2 is VCE, the base drive power loss P due to the resistor R is expressed as follows. P={(Vin-VCE)/R}2 ・R=(
Vin-VCE)2/RAs is clear from the above equation, the base drive power loss P increases as the input voltage Vin increases. This is a problem in overall circuit design that takes heat generation, noise, etc. into consideration, and countermeasures have been required. The present invention eliminates the drawbacks of the prior art described above and provides switching element control of a switching regulator such that the FET base drive power loss is constant even when the input voltage changes, thus improving the overall efficiency of the circuit. The purpose is to provide a method.
【０００６】[0006]
【課題を解決するための手段】本発明によるスイッチン
グレギュレータのスイッチング素子制御方式は、ＦＥＴ
をスイッチング素子とし、ＦＥＴのベース駆動回路に定
電流回路を付加して構成される。[Means for Solving the Problems] The switching element control method of the switching regulator according to the present invention is based on the FET
is used as a switching element, and a constant current circuit is added to the FET base drive circuit.
【０００７】[0007]
【作用】上記構成により、入力電圧が変化してもベース
駆動電流は、一定に保持され、従って、ベース駆動電力
損失は一定に保持される。[Operation] With the above structure, the base drive current is kept constant even if the input voltage changes, and therefore the base drive power loss is kept constant.
【０００８】[0008]
【実施例】以下、本発明の実施例について、詳細に説明
する。図１は、本発明によるスイッチングレギュレータ
の回路図である。図１において、図３と同一の参照番号
および記号は、同一のものを示す。入力端子５は、ＦＥ
Ｔ１のソースに接続され、入力端子５′は接地される。
ＦＥＴ１のドレーンは、リアクトルＬを介して負荷３の
一方の端子に接続される。負荷３の他方の端子は、入力
端子５′と接続される。[Examples] Examples of the present invention will be described in detail below. FIG. 1 is a circuit diagram of a switching regulator according to the present invention. In FIG. 1, the same reference numbers and symbols as in FIG. 3 indicate the same things. Input terminal 5 is FE
It is connected to the source of T1, and its input terminal 5' is grounded. The drain of FET1 is connected to one terminal of load 3 via reactor L. The other terminal of load 3 is connected to input terminal 5'.
【０００９】ＦＥＴ１のドレーンと接地間にはダイオー
ドＤが接続される。負荷３の両端子間にはコンデンサＣ
が接続される。コンデンサＣの両端子は、それぞれ、コ
ントローラ２の入力端子２Ａおよび２Ｂに接続される。
コントローラ２は、内部に基準電圧ＶＳ を発生する回
路と、入力端子２Ａ〜２Ｂ間の入力電圧ＶＯ と基準電
圧ＶＳ とを比較する比較回路と、出力トランジスタ６
とを有する。比較回路の出力は、トランジスタ６のベー
スに入力され、電圧ＶＯ とＶＳ の大小によって、ト
ランジスタ６をオンオフする。A diode D is connected between the drain of FET1 and ground. A capacitor C is connected between both terminals of load 3.
is connected. Both terminals of capacitor C are connected to input terminals 2A and 2B of controller 2, respectively. The controller 2 includes a circuit that internally generates a reference voltage VS, a comparison circuit that compares the input voltage VO between input terminals 2A and 2B with the reference voltage VS, and an output transistor 6.
and has. The output of the comparator circuit is input to the base of transistor 6, and transistor 6 is turned on and off depending on the magnitude of voltages VO and VS.
【００１０】トランジスタ６のエミッタは接続され、コ
レクタはコントローラ２の出力端子２Ｃに接続される。
コントローラ２の出力端子２Ｃは、ＦＥＴ１のゲート端
子および抵抗器Ｒ３の一方の端子と接続される。抵抗器
Ｒ３の他方の端子は、定電流回路４の端子４Ｂと接続さ
れる。定電流回路４の端子４Ａは、ＦＥＴ１のソースと
接続される。定電流回路４は、後述するように、端子４
Ａ，４Ｂ間を流れる電流Ｉの値を一定にするための回路
である。The emitter of the transistor 6 is connected, and the collector is connected to the output terminal 2C of the controller 2. The output terminal 2C of the controller 2 is connected to the gate terminal of the FET 1 and one terminal of the resistor R3. The other terminal of resistor R3 is connected to terminal 4B of constant current circuit 4. A terminal 4A of the constant current circuit 4 is connected to the source of the FET 1. The constant current circuit 4 has a terminal 4 as described below.
This is a circuit for keeping the value of the current I flowing between A and 4B constant.
【００１１】以下、動作について説明する。コントロー
ラ２は、スイッチングレギュレータの出力電圧ＶＯ と
基準電圧ＶＳ を比較し、ＶＯ がＶＳ より小さい時
は、トランジスタ６をオンにすることによって、ＦＥＴ
１をオンにし、ＶＯ がＶＳ より大きい時は、トラン
ジスタ６をオフにすることによってＦＥＴ１をオフにす
る。このようにＦＥＴ１をオンオフ制御することによっ
て、前述のように出力電圧ＶＯ の平均値を一定に保持
する。ＦＥＴ１は、ゲートとソース間に印加されるゲー
ト駆動電圧によってオンオフ制御される。ゲート駆動電
力損失Ｐは、定電流回路４の全抵抗をＲＴ とすれば、
Ｐ＝（Ｖｉｎ−ＶＣＥ）２ ／（Ｒ３＋ＲＴ ）である
。定電流回路４は、入力電圧Ｖｉｎが上昇すれば、全抵
抗ＲＴ を増加することによって電流Ｉを一定に保持し
、その結果、電力損失Ｐをほぼ一定に保持する。上記の
ように、ＦＥＴ１のゲート駆動回路に定電流回路４を挿
入することにより、入力電圧Ｖｉｎの変化にかかわらず
、ゲート駆動電力損失Ｐは一定となる。The operation will be explained below. The controller 2 compares the output voltage VO of the switching regulator with the reference voltage VS, and when VO is smaller than VS, turns on the transistor 6 to turn on the FET.
1 is turned on, and when VO is greater than VS , FET1 is turned off by turning off transistor 6. By controlling the FET 1 on and off in this manner, the average value of the output voltage VO is held constant as described above. The FET 1 is controlled on/off by a gate drive voltage applied between the gate and source. The gate drive power loss P is calculated as follows, assuming that the total resistance of the constant current circuit 4 is RT.
P=(Vin-VCE)2/(R3+RT). When the input voltage Vin increases, the constant current circuit 4 keeps the current I constant by increasing the total resistance RT, and as a result, keeps the power loss P almost constant. As described above, by inserting the constant current circuit 4 into the gate drive circuit of the FET 1, the gate drive power loss P becomes constant regardless of changes in the input voltage Vin.
【００１２】図２は、図１に示す定電流回路４の実施例
の回路図である。図２において、定電流回路４の一方の
端子４Ａには、トランジスタ７のコレクタ、他方の端子
４Ｂには、トランジスタ８のエミッタが接続される。ト
ランジスタ７のエミッタは、抵抗器Ｒ２を介して端子４
Ｂに接続される。トランジスタ８のコレクタは、抵抗器
Ｒ１を介して端子４Ａと接続される。トランジスタ７の
ベースは、トランジスタ８のコレクタと接続される。ト
ランジスタ８のベースは、トランジスタ７のエミッタと
接続される。FIG. 2 is a circuit diagram of an embodiment of the constant current circuit 4 shown in FIG. In FIG. 2, the collector of a transistor 7 is connected to one terminal 4A of the constant current circuit 4, and the emitter of a transistor 8 is connected to the other terminal 4B. The emitter of transistor 7 is connected to terminal 4 through resistor R2.
Connected to B. The collector of transistor 8 is connected to terminal 4A via resistor R1. The base of transistor 7 is connected to the collector of transistor 8. The base of transistor 8 is connected to the emitter of transistor 7.
【００１３】端子４Ａおよび４Ｂ間に電圧Ｖが印加され
ると、トランジスタ７がオンとなる。電圧Ｖが比較的低
い場合には、トランジスタ８はオンとなり、従って、端
子４Ａおよび４Ｂ間の全抵抗ＲＴ は抵抗器Ｒ１および
Ｒ２の各抵抗値の並列抵抗となる。電圧Ｖが大きくなる
と、トランジスタ８はオフとなり、全抵抗ＲＴ ＝Ｒ２
となり、上記並列抵抗よりも大きくなる。その結果、電
圧Ｖが大きくなっても、電流Ｉを一定に保持することが
できる。When voltage V is applied between terminals 4A and 4B, transistor 7 is turned on. When the voltage V is relatively low, transistor 8 is on and the total resistance RT between terminals 4A and 4B is therefore the parallel resistance of each resistance value of resistors R1 and R2. When the voltage V increases, the transistor 8 turns off and the total resistance RT = R2
This becomes larger than the above parallel resistance. As a result, even if the voltage V increases, the current I can be held constant.
【００１４】[0014]
【発明の効果】上述したように、本発明によれば、ＦＥ
Ｔをスイッチング素子とするスイッチングレギュレータ
において、ＦＥＴのベース駆動回路の電流を一定にする
ために定電流回路を挿入したことにより、入力電圧が高
くなっても、ベース駆動電力損失を一定に保持すること
ができる。従って、相対的に高い入力電圧での電力損失
を減小することになり、回路が高効率化される。[Effects of the Invention] As described above, according to the present invention, the FE
In a switching regulator that uses T as a switching element, by inserting a constant current circuit to keep the current of the FET base drive circuit constant, the base drive power loss can be kept constant even when the input voltage increases. Can be done. Therefore, power loss at relatively high input voltages is reduced, and the circuit becomes highly efficient.
【図１】本発明の構成を示す図である。FIG. 1 is a diagram showing the configuration of the present invention.
【図２】定電流回路の実施例の回路図である。FIG. 2 is a circuit diagram of an embodiment of a constant current circuit.
【図３】従来のスイッチングレギュレータを示す図であ
る。FIG. 3 is a diagram showing a conventional switching regulator.
１ ＦＥＴ ２ コントローラ ２Ａ，２Ｂ，２Ｃ 端子 ３ 負荷 ４ 定電流回路 ４Ａ，４Ｂ 端子 ５，５′ 入力端子 ６，７，８ トランジスタ Ｃ コンデンサ Ｄ ダイオード Ｇ ゲート Ｌ リアクトル Ｒ１，Ｒ２，Ｒ３ 抵抗器 Ｖｉｎ，ＶＯ 電圧 Ｉ 電流 1 FET 2 Controller 2A, 2B, 2C Terminal 3 Load 4 Constant current circuit 4A, 4B Terminal 5, 5' Input terminal 6, 7, 8 Transistor C Capacitor D Diode G Gate L Reactor R1, R2, R3 Resistor Vin, VO Voltage I Current
Claims (1)
ッチングレギュレータにおいて、前記ＦＥＴのベース駆
動回路に定電流回路を付加し、これにより、入力電圧の
変動に対して、ベース駆動電力損失を一定にすることを
特徴とするスイッチングレギュレータのスイッチング素
子制御方式。1. In a switching regulator using an FET as a switching element, a constant current circuit is added to the base drive circuit of the FET, thereby making base drive power loss constant against fluctuations in input voltage. Features a switching element control method for switching regulators.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3125809A JPH04351466A (en) | 1991-05-29 | 1991-05-29 | Method of controlling switching element of switching regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3125809A JPH04351466A (en) | 1991-05-29 | 1991-05-29 | Method of controlling switching element of switching regulator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04351466A true JPH04351466A (en) | 1992-12-07 |
Family
ID=14919459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3125809A Withdrawn JPH04351466A (en) | 1991-05-29 | 1991-05-29 | Method of controlling switching element of switching regulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04351466A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100618536B1 (en) * | 2004-10-15 | 2006-08-31 | 씨멘스 오토모티브 주식회사 | Circuit for regulator of e.c.u of car |
-
1991
- 1991-05-29 JP JP3125809A patent/JPH04351466A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100618536B1 (en) * | 2004-10-15 | 2006-08-31 | 씨멘스 오토모티브 주식회사 | Circuit for regulator of e.c.u of car |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2835299B2 (en) | Self-excited DC-DC converter | |
| US5747976A (en) | Constant on-time architecture for switching regulators | |
| US7199636B2 (en) | Active diode | |
| US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| JP4545525B2 (en) | Semiconductor integrated circuit and switching power supply for DC voltage conversion | |
| JP2006508629A (en) | Driver and driving method for switching circuit | |
| JP2002016486A (en) | Semiconductor device | |
| KR100326301B1 (en) | Buck regulator circuit | |
| US20130127496A1 (en) | Driving circuit with zero current shutdown and a driving method thereof | |
| US6995483B2 (en) | Synchronous buck and boost regulator power reduction circuit using high side sensing | |
| CN107846759B (en) | LED driving chip | |
| JP7465637B2 (en) | Electronic circuit for reducing the rotational speed of an unpowered electric motor | |
| JP2018207276A (en) | Gate drive circuit | |
| JP2002315311A (en) | Switching regulator | |
| CN115833542A (en) | Drive control circuit and drive method for switching converter | |
| JPH04351466A (en) | Method of controlling switching element of switching regulator | |
| JP2005143282A (en) | Step-down pwm converter | |
| TWI804034B (en) | Bipolar pulsed-voltage gate driver, power supply circuit and method of operating a gate-driver assembly | |
| TWI737560B (en) | Method of dynamically controlling minimum duty cycle and related half-bridge bootstrap circuit | |
| JPS6146187A (en) | Speed controller of dc motor | |
| JP3603172B2 (en) | Inverter with output adjustment mechanism | |
| JP2805349B2 (en) | Switching circuit | |
| TWM651963U (en) | Control circuit for controlling blocking switch of power converter | |
| JP2001136738A (en) | Switching dc-dc converter control circuit | |
| JPH0974740A (en) | Dc power controlling device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |