JPH04350896A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH04350896A JPH04350896A JP3126133A JP12613391A JPH04350896A JP H04350896 A JPH04350896 A JP H04350896A JP 3126133 A JP3126133 A JP 3126133A JP 12613391 A JP12613391 A JP 12613391A JP H04350896 A JPH04350896 A JP H04350896A
- Authority
- JP
- Japan
- Prior art keywords
- display control
- display
- synchronization signal
- signal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 27
- 230000015654 memory Effects 0.000 claims description 126
- 230000009977 dual effect Effects 0.000 claims description 24
- 230000003068 static effect Effects 0.000 claims description 18
- 230000007704 transition Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 20
- 230000004913 activation Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000000872 buffer Substances 0.000 description 4
- 239000003086 colorant Substances 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- ULFUTCYGWMQVIO-PCVRPHSVSA-N [(6s,8r,9s,10r,13s,14s,17r)-17-acetyl-6,10,13-trimethyl-3-oxo-2,6,7,8,9,11,12,14,15,16-decahydro-1h-cyclopenta[a]phenanthren-17-yl] acetate;[(8r,9s,13s,14s,17s)-3-hydroxy-13-methyl-6,7,8,9,11,12,14,15,16,17-decahydrocyclopenta[a]phenanthren-17-yl] pentano Chemical compound C1CC2=CC(O)=CC=C2[C@@H]2[C@@H]1[C@@H]1CC[C@H](OC(=O)CCCC)[C@@]1(C)CC2.C([C@@]12C)CC(=O)C=C1[C@@H](C)C[C@@H]1[C@@H]2CC[C@]2(C)[C@@](OC(C)=O)(C(C)=O)CC[C@H]21 ULFUTCYGWMQVIO-PCVRPHSVSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/022—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using memory planes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Synchronizing For Television (AREA)
- Studio Circuits (AREA)
Abstract
め要約のデータは記録されません。
Description
する画像メモリに格納された画像データを表示装置に表
示し、1つ以上のプレーンからなるプレーン群を制御す
る複数個の表示制御手段を有する表示制御装置に関する
。
。
コンピュータ装置本体(図示せず)との間のデータの受
け渡しを行う画像バスである。表示制御LSI20には
、画像メモリ30が接続されている。4はカラールック
アップテーブルであり、画像メモリ30の各々のプレー
ンから読み出した画素の値を、画素の色に変換するテー
ブルである。画素の値でテーブルを引いた結果が、表示
装置5に出力される。本例では、画像メモリ30を画像
用デュアルポートメモリで構成している。
のインタフェースを制御する画像バスI/F部100と
、表示装置5の制御を行う表示装置制御部102と、画
像用デュアルポートメモリ30の記憶内容を保持するた
めに、定期的に画像用デュアルポートメモリ30のリフ
レッシュを起動するリフレッシュ起動部105と、表示
装置制御部102からのリード転送要求112とリフレ
ッシュ起動部105からのリフレッシュ要求114との
間の調停を行い、画像用デュアルポートメモリ30のサ
イクルを起こす画像メモリI/F部104とを有してい
る。なお、画像メモリ30を通常のスタティックメモリ
またはダイナミックメモリで構成した場合は、リード転
送要求112は、データ読み出し要求となる。
御を行うための水平同期信号120,垂直同期信号12
1,表示期間信号122の作成を行う。また、リード転
送要求112,シリアルクロックの作成を行う。
するタイミングの基準となるクロック6(以下、表示用
クロックと称す。)、および、画像用デュアルポートメ
モリ30を制御するタイミングの基準となるクロック7
(以下、描画用クロックと称す。)を入力しており、リ
ード転送要求112の元になる信号は、表示用クロック
6から作成されるが、リード転送要求112は、画像メ
モリI/F部104の動作クロック(描画用クロック7
)に同期していなければならず、表示用クロック6と描
画用クロック7とが非同期の場合には、表示装置制御部
102内で、リード転送要求112の元になる信号を描
画用クロック7に同期化していた。
ロック7とが非同期の場合に、信号の同期化を行うこと
により対応していた表示制御装置の例としては、特開昭
63−148292号公報に記載の画像メモリアクセス
装置が挙げられる。
制御装置が1つの表示制御LSIを有する場合には、問
題なく機能する。ところが、複数個の表示制御LSIを
有し、それぞれが同期して動作し、1つの表示装置に同
時に表示するデータを生成する場合には、対応していな
い。特に、表示用クロックと描画用クロックとが非同期
の場合には、各々の表示制御LSI内で独立に同期化を
行うので、表示制御LSI間で、同期化を行った後の信
号のタイミングがずれるという問題があった。
LSIを有し、表示用クロックと描画用クロックとが非
同期の場合でさえも、各表示制御LSIを同期させ、1
つの表示装置に同時に表示するデータを生成することを
可能とする表示制御装置を提供することができれば、例
えば、1画素を構成するビット数を増やすことにより表
示色を増やす場合に、単に、プレーン数と増やしたプレ
ーンを制御する表示制御LSIとを増やすだけで済む。
、元からある表示制御LSIと同じ構成で済むようにす
れば、1種類のLSIを製作すれば済むので、製作効率
がよい。
る画像メモリに格納された画像データを表示装置に表示
し、1つ以上のプレーンからなるプレーン群を制御する
複数個の表示制御手段を有する表示制御装置において、
全ての表示制御手段が同期して動作し、1つの表示装置
に同時に表示するデータを生成することを可能とするこ
とにある。また、特に、表示用クロックと描画用クロッ
クとが非同期の場合でさえも、全ての表示制御手段を同
期させ、1つの表示装置に同時に表示するデータを生成
することを可能とすることにある。
構成を変更せずに、その数を変えるだけで、1画素を構
成するビット数が異なるようにすることを可能とするこ
とにある。
に、本発明は、複数個の表示制御手段のうちの他と区別
された1つの表示制御手段が、自表示制御手段を含めた
全ての表示制御手段に対して、互いに同期して動作させ
るための1種類以上の同期信号を供給するようにしてい
る。
々に、複数個の表示制御LSI間の同期を得るための1
種類以上の同期信号(以下、表示制御LSI間同期信号
と称す。)を入出力する1つ以上の入出力ピンと、複数
個の表示制御LSIのうちの1つを他と区別することを
示す情報を入力する入力ピンとを設け、同じ種類の表示
制御LSI間同期信号を入出力する入出力ピン同士を信
号線で接続する。そして、入力ピンにより入力された情
報が他と区別することを示す情報である1つの表示制御
LSIが、表示制御LSI間同期信号をドライブし、他
と区別された1つの表示制御LSIを含む全ての表示制
御LSIが、表示制御LSI間同期信号を入力し、使用
するようにしている。
ば、画像メモリが画像用デュアルポートメモリで構成さ
れている場合には、表示装置の制御状態をフレームの先
頭時の状態に遷移させるフレーム同期信号と、画像用デ
ュアルポートメモリのランダムアクセスメモリからシリ
アルアクセスメモリへの転送サイクルを起こすタイミン
グの元になるリード転送同期信号と、画像用デュアルポ
ートメモリのリフレッシュサイクルを起こすタイミング
の元となるリフレッシュ同期信号とが挙げられる。
構成されている場合には、表示装置の制御状態をフレー
ムの先頭時の状態に遷移させるフレーム同期信号と、ダ
イナミックメモリの通常ポートからのデータの読み出し
タイミングの元になるデータ読み出し同期信号と、ダイ
ナミックメモリメモリのリフレッシュサイクルを起こす
タイミングの元となるリフレッシュ同期信号とが挙げら
れる。
構成されている場合には、表示装置の制御状態をフレー
ムの先頭時の状態に遷移させるフレーム同期信号と、ス
タティックメモリの通常ポートからのデータの読み出し
タイミングの元になるデータ読み出し同期信号とが挙げ
られる。
と接続されたコンピュータ本体から入力された、表示装
置の制御を起動するタイミングの元となる信号の反転信
号と、表示装置の最終フレームの1クロック期間を示す
信号との論理和をとることにより、作成される。
ルポートメモリで構成されているならば、表示用クロッ
クと描画用クロックとが非同期である場合に、リード転
送同期信号の元となる信号は、表示用クロックに同期し
ているので、描画用クロックに同期化させる。また、フ
レーム同期信号を作成する際に用いられる、表示装置の
制御を起動するタイミングの元となる信号は、描画用ク
ロックに同期してコンピュータ本体から入力されるので
、表示用クロックに同期化させる。
、表示制御LSI間同期信号をドライブし、1つだけ他
と区別された表示制御LSIを含む全ての表示制御LS
Iが、表示制御LSI間同期信号を入力して使用するの
で、全ての表示制御LSIは、表示制御LSI間同期信
号に同期して動作する。
表示データを1つの表示装置に同時に表示することがで
きる。
た表示制御LSIのみが、表示制御LSI間同期信号を
ドライブし、他の表示制御LSIは表示制御LSI間同
期信号を入力して使用するだけであり、他の表示制御L
SIがつながれているか否かにより、1つだけ他と区別
された表示制御LSIは何の影響も受けないので、表示
制御装置を構成する表示制御LSIの数には、制限がな
い。
、1画素を構成するビット数が異なる表示制御装置を構
成することができる。
メモリで構成されている場合には、表示制御LSIの各
々は、画像用デュアルポ−トメモリのランダムアクセス
メモリからシリアルアクセスメモリへの転送アドレスと
して、表示装置の垂直方向のタイミングを生成するため
のカウンタの値を兼用して使用するようにすれば、論理
量を削減することができる。
たはダイナミックメモリで構成されてている場合には、
表示制御LSIの各々は、スタティックメモリまたはダ
イナミックメモリに書き込まれているデ−タを表示する
ための読み出しアドレスとして、表示装置の垂直方向の
タイミングを発生するためのカウンタの値および水平方
向のタイミングを発生するためのカウンタの値を兼用し
て使用するようにすれば、論理量を削減することができ
る。この場合には、表示用クロックと描画用クロックと
が同期していなければならない。
明する。
の構成を示すブロック図である。
I20,21,…,2nが接続されている画像バスであ
る。各々の表示制御LSI20,21,…,2nには、
同じ容量の画像メモリ30,31,…,3nが接続され
ている。
、1つまたは複数個のプレーンから構成され、各々のプ
レーンの個々のビットは表示装置5上の1画素に対応し
、複数個のプレーンは表示装置5上では同じ位置に対応
する。つまり、1画素にプレーン数分のビットが対応す
るので、「2のプレーン数乗」の色を表示することがで
きる。複数個の表示制御LSIに接続されている複数個
のプレーンは、全て画像上では同じ位置に対応し、表示
制御LSIの数を増やすことにより、表示できる色の数
を増やすことができる。
nには、自分が何番目の表示制御LSIであるか(以下
、ID情報と称す。)を認識するための入力ピン200
,210,…,2n0が設けられており、各々の表示制
御LSI20,21,…,2nに異なる値を設定するよ
うにする。図2においては、入力ピン200,210,
…,2n0が3本であるので、最大8個の表示制御LS
Iを設けることができる。
0は、各々の表示制御LSI20,21,…,2nに対
して1本とし、複数個の表示制御LSI20,21,…
,2nのうちの1つに、他と違う値を設定することによ
り、他と区別するようにしてもよい。このようにすれば
、設けることができる表示制御LSIの数には制限がな
くなる。
、互いの表示制御LSIと同期して動作するようにする
ために、入出力ピン201,211,…,2n1が設け
られており、互いの入出力ピンは、信号線により接続さ
れている。そして、入出力ピン201,211,…,2
n1は、全て入出力バッファで構成されるようにし、例
えば、0番目の表示制御LSI20(または、他と区別
された1つの表示制御LSI20)のみが入出力ピンを
接続した信号線をドライブし、ドライブした表示制御L
SI20を含め、全ての表示LSI20,21,…,2
nが、入出力ピンから入力された信号(以下、表示制御
LSI間同期信号と称す。)で動作するようにする。 このようにすることにより、全ての表示制御LSI20
,21,…,2nに同一の信号で同期をかけることがで
きる。なお、入出力ピン201,211,…,2n1は
、1つの表示制御LSIに対して、1本または複数本存
在する。
内容を表示装置5に表示するためには、表示装置5に同
期して画像メモリの内容を読み出すか、または、画像メ
モリを画像用デュアルポートメモリで構成し、シリアル
ポート側から表示データを読み出す。図2は、画像メモ
リを画像用デュアルポートメモリで構成した例を示して
いる。
nの内部構成を図3に示す。
全て同じ構成である。
のインタフェースを制御する画像バスI/F部、101
はID情報を認知するID認知部、102は表示装置5
の制御を行う表示装置制御部、104は画像メモリとの
間のインタフェースを制御する画像メモリI/F部、1
05は画像メモリのリフレッシュを起動するリフレッシ
ュ起動部である。
102が他の表示制御LSIの表示装置制御部102と
同期して動くために、フレームの同期をかける信号20
10(以下、フレーム同期信号と称す。)、および、画
像用デュアルポートメモリのランダムアクセスメモリか
らシリアルアクセスメモリへの表示データの転送(リー
ド転送)の同期をかける信号2011(以下、リード転
送同期信号と称す。)を入出力するためのバッファであ
る。
5が他の表示制御LSIのリフレッシュ起動部105と
同期して動くための同期信号2012(以下、リフレッ
シュ同期信号と称す。)を入出力するためのバッファで
ある。
示していた表示制御LSI間同期信号を、個々の信号2
010,2011,2012に分解して図示している。
構成されているときには、リフレッシュ起動部105お
よび入出力バッファ108は不要となる。
0番目の表示制御LSIならば(または、自分が他と区
別された1つの表示制御LSIならば)、表示制御LS
I間同期信号2010,2011,2012をドライブ
するための信号110(以下、0番目LSI信号と称す
。)をアサートする。
御を行うための水平同期信号120,垂直同期信号12
1,表示期間信号122の作成を行う。また、画像メモ
リが画像用デュアルポートメモリで構成されているとき
には、リード転送サイクルの起動,シリアルクロックの
作成を行い、画像メモリが通常のダイナミックメモリや
スタティックメモリで構成されているときには、表示期
間に合わせて通常ポートからの表示データの読み出しサ
イクルの起動を行う。
御部102からのリード転送要求112とリフレッシュ
起動部104からのリフレッシュ要求114との間の調
停を行い、画像メモリのサイクルを起こす。
体のクロック(描画用クロック7)を変えずに、表示装
置5のクロック(表示用クロック6)が異なるシステム
、例えば、表示装置5がCRTディスプレイと液晶ディ
スプレイとのシステムに対応できるようにするために、
表示装置制御部102は、表示用クロック6で動作させ
、その他の部分は、表示クロック6と非同期の描画用ク
ロック7で動作させる。しかし、本実施例では、表示用
クロック6が描画用クロック7と非同期の場合に対応で
きるのは、画像メモリを画像用デュアルポートメモリで
構成した場合であり、後述する理由により、画像メモリ
を通常のダイナミックメモリやスタティックメモリで構
成した場合には、表示用クロック6が描画用クロック7
と同期していなければならない。
図4に示す。
設定および表示動作の起動/停止制御は、画像バスから
のレジスタ設定により行われる。表示装置5の制御を行
うためのパラメータは、縦横の表示期間,水平同期信号
のアサート期間,水平同期信号のアサート期間と水平表
示期間との間隔を示す水平バックポーチおよび水平フロ
ントポーチ,垂直同期信号のアサート期間と垂直表示期
間との間隔を示す垂直バックポーチおよび垂直フロント
ポーチである。なお、レジスタに設定する値は、必ずし
も上記パラメータそのものである必要はなく、例えば、
水平,垂直の各タイミングを発生するために、カウンタ
を設け、カウンタのカウント値から各タイミングを発生
させる場合に、各タイミングのときのカウント値をレジ
スタに設定する方法も考えられる。
ながっているが、各々の表示制御LSIの同じレジスタ
は同じアドレスにマッピングされており、同じアドレス
への書き込みにより同時に書き込まれる。
ビットであり、このビットは、表示制御LSIの1つの
レジスタの1ビットに対応しており、画像バスから、こ
のレジスタの対応するビットに1を書き込むことにより
、起動ビット1020が立てられる。図では、このビッ
トへの書き込みパスは示していない。
同期していない場合には、起動ビット1020を同期化
回路1021により表示用クロック6に同期化させた信
号を、表示装置制御部102の起動用の信号1040と
して使用する。これは、表示装置制御部102は、表示
用クロック6で動作させる必要があり、この回路の起動
/停止を制御する信号も、表示用クロック6に同期して
変化しなければならないからである。表示用クロック6
と描画用クロック7とが同期している場合には、同期化
回路1021は不要である。
平表示期間信号1048のタイミングを作成するための
水平カウンタ、1024は、水平カウンタ1023を制
御し、水平カウンタ1023の値から水平同期信号12
0,水平表示期間信号1048,水平カウンタ1023
の値が全カウント値の半分であることを示す半カウント
信号1045(インタレース方式の表示装置を制御する
ときに使用する。),垂直カウンタ更新信号1044,
リード転送要求信号の元となる信号1049を作成する
水平カウンタ制御回路である。
よび垂直表示期間信号1047のタイミングを作成する
ための垂直カウンタ、1026は、垂直カウンタ102
5を制御し、垂直カウンタ1025の値から垂直同期信
号121,垂直表示期間信号1047,現在奇数フィー
ルドであることを示す奇数フィールド信号1141(イ
ンタレース方式の表示装置を制御するときに使用する。 ),本回路全体をフレームの先頭の状態に戻すフレーム
最終信号1046を作成する垂直カウンタ制御回路であ
る。
ロック6が入るごとに1つずつカウントアップしていき
、水平カウンタ制御回路1024から出力される水平カ
ウンタクリア信号1042により0に戻る。また、水平
カウンタ制御回路1024から出力される水平カウンタ
初期設定信号により水平カウンタ1023の初期値が設
定された後、表示用クロック6が入るごとに1ずつカウ
ントダウンし、0に到達したら初期値に戻るようにして
もよい。
御回路1024から出力される垂直カウンタ更新信号1
044がアサートされるごとに1ずつカウントアップし
ていき、垂直カウンタ制御回路1026から出力される
垂直カウンタクリア信号1043により0に戻る。後述
する理由により、垂直カウンタ1025は、ダウンカウ
ンタで構成しない。
3の制御方法を、ハードウェアの論理量および制御の簡
単さの点から比較して説明する。
するカウント値、HDは水平の表示期間に対応するカウ
ント値、HKは非表示期間に対応するカウント値である
。
カウンタ1023をアップカウンタで構成した例であり
、b1,b2,b4は、ダウンカウンタで構成した例で
ある。また、a2,b1,b2は、表示期間の後に非表
示期間がくる例であり、a3,a4,b4は、非表示期
間の後に表示期間がくる例である。また、a3,b1は
、1水平期間を通じて、水平カウンタ1023が1回だ
けカウントアップまたはカウントダウンする例であり、
a2,b2,a4,b4は、表示期間と非表示期間とで
、それぞれ、カウントアップまたはカウントダウンする
例である。
スタティックメモリで構成されていて、表示期間に通常
のデータ入出力ポートから表示データを読み出さなけれ
ばならない場合に、a2またはa4に示した制御方法を
採用すれば、水平カウンタの値1041が、水平表示期
間の先頭で0を示し、水平表示期間の間インクリメント
するので、水平カウンタの値1041を表示データの読
み出し用アドレスの一部として使用することができる。
メモリで構成されている場合には、1水平表示期間の最
初に読み出しアドレスを指定して、リード転送サイクル
を起こせばよく、ライン途中のアドレスは必要ないので
、どの制御方法を用いてもよい。
041から水平同期信号120,水平表示期間信号10
48を作成する方法の一例を説明する。
カウンタで構成しており、表示装置の制御を行うための
水平方向のパラメータ設定は、水平同期信号の立ち上げ
時,立ち下げ時,水平表示期間開始時,水平表示期間終
了時に、水平カウンタ1023の値を設定することによ
り行う。図6では、これらのレジスタ設定値をHF,H
B,HK,HAと示している。なお、図6において、H
Hは(HA+1)/2の整数部であり、インタレース方
式の表示装置の垂直同期信号のタイミングを作成するた
めに使用する。
データ読み出し用のアドレスの一部として使用する点の
みを考慮して、水平カウンタ1023の制御方法を考え
ると、図7に示す方法も考えれるが、水平同期信号12
0の立ち上げタイミング,立ち下げタイミングを設定す
る方法としては、表示制御LSIのレジスタに、立ち上
げタイミング,立ち下げタイミングでの水平カウンタの
値を設定する方法の方が、ハードウェア的には簡単であ
るが、このようにした場合、これらのタイミングは、水
平非表示期間に集中しているので、図7に示す制御方法
だと、設定するレジスタのビット数が増えるという問題
がある。
構成されている場合には、図5のa3,b1の制御方法
がレジスタのビット数が少なく、かつ、制御が簡単にな
るという点から優れている。
ウンタ1023の制御情報と同じだけ存在するが、表示
データの読み出し用のアドレスは、画像メモリが通常の
ダイナミックメモリやスタティックメモリで構成されて
いる場合にも、画像用デュアルポートメモリで構成され
ている場合にも、必要である。
示す。
読み出し用アドレスとして使用するために、垂直表示期
間の先頭で0を示し、1水平期間ごとにインクリメント
するように制御する。また、インタレース方式の表示装
置を制御する場合には、偶数フィールドの表示期間から
奇数フィールドの表示期間までの間が、奇数フィールド
の表示期間から偶数フィールドの表示期間までの間より
も1水平期間だけ長くなるように制御しなければならな
い。
示データの読み出し用アドレスとして使用することを考
慮に入れると、垂直カウンタ1025の制御方法は、図
8に示す方法となる。このように制御するためには、垂
直カウンタ制御回路1026内に、1画面表示内の状態
を制御する垂直シーケンサを設け、図8に示すように、
ノンインタレース方式の場合には、状態C1,C2を繰
り返し、インタレース方式の場合には、状態C1,C2
,C3,C4,C5を繰り返すようにすればよい。
アルポートメモリで構成した場合に、画像用デュアルポ
ートメモリのリード転送アドレスとして、垂直カウンタ
の値1140を使用することができ、また、画像メモリ
を通常のスタティックメモリまたはダイナミックメモリ
で構成した場合に、通常ポートからの読み出しアドレス
として、水平カウンタの値1041および垂直カウンタ
の値1140を使用することができる。従って、アドレ
スカウンタを別途設ける必要がないので、論理量を削減
することができる。
して動作するので、各表示制御LSIが、自表示制御L
SIの水平カウンタの値1041の値、または、水平カ
ウンタの値1041および垂直カウンタの値1140を
、画像用デュアルポートメモリのリード転送アドレスま
たは通常ポートからの読み出しアドレスとして使用する
ようにしてもよいが、図10に示すように、表示制御L
SI間同期信号2010,2011,2012をドライ
ブする1つの表示制御LSIのみが、アドレスを出力す
るようにしてもよい。
表示制御LSI20と画像メモリ30,31,…,3n
との間のみに、画像メモリアドレスを転送するバスが接
続されており、表示制御LSI20,21,…,2nと
画像メモリ30,31,…,3nとの間には、画像メモ
リデータを転送するバスが接続されている。
SIの表示装置制御部102の間の同期法について説明
する。
,リード転送同期信号2011が表示装置制御部102
を同期させるための信号であり、これらの信号が出力さ
れた次の表示クロック6の立ち上がりタイミングで、水
平カウンタ1023,水平カウンタ制御回路1024,
垂直カウンタ1025,垂直カウンタ制御回路1026
は、偶数フィールドの先頭の状態に戻る。表示装置制御
部102の起動ビット1020が立っていないときには
、論理和ゲート1022の働きにより、フレーム同期信
号2010は常に出力されていて、水平カウンタ102
3,水平カウンタ制御回路1024,垂直カウンタ10
25,垂直カウンタ制御回路1026は、偶数フィール
ドの先頭の状態に固定されている。
示制御LSIのうちの1つがドライブし、ドライブした
表示制御LSIを含めて全ての表示制御LSIが、この
信号を受け取る。受け取った信号は、フレーム初期化信
号20101として、水平カウンタ制御回路1024お
よび垂直カウンタ制御回路1026に入力される。
同期信号2010を全ての表示制御LSIで使用しなけ
ればならない2つの理由を以下に示す。
は、同一の構成をしており、個々の表示制御LSIは、
ID情報を区別するための入力ピン200,210,…
,2n0の固定値が違うだけで、全ての表示制御LSI
の同一のレジスタへの書き込みは、同時に行われるので
、起動ビット1020も、全ての表示LSIで同時に変
化するが、個々の表示制御LSIで独立に同期化を行っ
た場合は、ずれる可能性があるので、1つの表示制御L
SIで同期化した信号を全ての表示制御LSIで使用す
るようにしなければならないからである。
独立に動作しているので、電源ノイズ,電波,アルファ
線などの外来ノイズにより、表示装置の制御を行う回路
の同期がずれた場合でも、同期が回復するようにしなけ
ればならないからである。
合にも、フレーム同期信号2010を出力した表示制御
LSIがフレームの先頭の状態に移るときに、全ての表
示制御LSIの表示装置制御部102の同期が得られる
。2つ目の理由は、表示用クロック6と描画用クロック
7とが同期している場合にも有効である。
0は、全ての表示制御LSI内の表示装置制御部102
をフレームの先頭の状態に遷移させるので、ノイズによ
り複数個の表示制御LSIの表示装置制御部間のフレー
ムの同期がずれた場合でも、1フレーム内に同期を回復
することができる。
レーム同期信号2010をアサートし続けることにより
、表示装置制御部102をフレームの先頭の状態に固定
しておき、表示用クロック6に同期してネゲートするこ
とにより起動を行うので、起動が描画用クロック7に同
期して行われた場合にも、全ての表示装置制御部102
を表示用クロック6に同期して、同時に起動することが
できる。
メモリで構成されている場合に、リード転送サイクルを
表示制御LSI間で同期させる方法について説明する。
回路1024,垂直カウンタ制御回路1026から作成
した、リード転送要求信号112の元となる信号であり
、表示用クロック6に同期している。表示用クロック6
と描画用クロック7とが同期していない場合には、この
信号1050を同期化回路1029に通し、描画用クロ
ック7に同期した信号にした後、この信号1050とこ
の信号1005をさらに描画用クロック7で1クロック
分遅らせた信号とから、描画用クロック7で1クロック
分の期間だけアサートする信号20110を作成する。
同期している場合には、同期化回路1029は不要であ
り、信号1050と信号1050をさらに描画用クロッ
ク7で1クロック分遅らせた信号とから、描画用クロッ
ク7で1クロック分の期間だけアサートする信号201
10を作成する。
12を出すタイミングとなる信号であり、複数個の表示
制御LSIのうちの1つがリード転送同期信号2011
としてドライブし、ドライブした表示制御LSIを含め
て全ての表示制御LSIが、このリード転送同期信号2
011を受け取る。この受け取ったリード転送同期信号
2011から、リード転送要求作成回路1030がリー
ド転送要求信号112を作成する。リード転送要求信号
112を出すタイミングとなる信号20110も、以下
に示す2つの理由により、1つの表示制御LSIがドラ
イブし、ドライブした表示制御LSIを含めて全ての表
示制御LSIが受け取って使用しなければならない。
表示装置制御部102は、互いに同期して動いているの
で、リード転送要求信号112の元となる信号1050
も、全ての表示制御LSIで同時に変化するが、個々の
表示制御LSIで独立に同期化を行った場合に、ずれる
可能性があるので、1つの表示制御LSIで同期化した
信号を全ての表示制御LSIで使用するようにしなけれ
ばならないからである。
の表示制御LSIの表示装置制御部102の同期がずれ
た場合に、フレーム同期信号2010により同期が回復
されるのは、次のフレームの先頭であるが、それまでに
、リード転送サイクルは、最大では、1画面の表示ライ
ン数だけあり、同期が回復するまでに、個々の表示制御
LSI間で、リード転送サイクルがずれてしまうからで
ある。
送同期信号2011を全ての表示制御LSIで使用する
ことにより、リード転送同期信号2011を出力した表
示制御LSIの表示装置制御部102の動作で、全ての
表示制御LSIのリード転送サイクルのタイミングが決
まる。2つ目の理由は、表示用クロック6と描画用クロ
ック7とが同期している場合にも有効である。表示用ク
ロック6と描画用クロック7とが同期している場合には
、リード転送同期信号2011が必要となる根拠は2つ
目の理由だけであり、また、2つ目の理由は、外来ノイ
ズの影響が十分に少なく、システムの信頼性が確保でき
る場合には、リード転送同期信号2011を省略し、各
表示制御LSIで、リード転送を行うタイミングを発生
させるようにしてもよい。
11は、1つの表示制御LSI内で同期化した信号を、
全ての表示制御LSIで使用するので、表示用クロック
6と描画用クロック7とが非同期の場合にも、同じタイ
ミングでリード転送を起こすことができる。また、表示
装置制御部102間でフレームの同期がずれた場合でも
、リード転送のタイミングがずれることがない。
モリやスタティックメモリで構成されている場合には、
リード転送同期信号2011の代わりに、画像メモリの
通常ポートからの表示データの読み出しサイクルの起動
信号を、1つの表示制御LSIが出力するようにし、全
ての表示制御LSIで使用するようにする。
期間の間、表示のための読み出しサイクルを表示用クロ
ック6に同期して行わなければならないので、表示用ク
ロック6と描画用クロック7とが非同期のシステムは不
可能である。
105の構成について説明する。
構成されている場合や、画像用デュアルポートメモリで
構成されている場合には、メモリの記憶内容を保持する
ために、定期的に画像メモリのリフレッシュを行わなけ
ればならない。
51は、電源投入時から、何の影響も受けず、描画用ク
ロック7で1クロック分ごとに、ただカウントアップし
、カウンタの全てのビットが1になったら、0に戻るだ
けのカウンタであり、カウンタの値が0になるごとに、
リフレッシュ要求信号114を出すタイミングとなる信
号20120を出力する。リフレッシュ要求信号114
を出すタイミングとなる信号20120は、複数個の表
示制御LSIのうちの1つがリフレッシュ同期信号20
12としてドライブし、ドライブした表示制御LSIを
含めて全ての表示制御LSIがこのリフレッシュ同期信
号2012を受け取る。
12により、リフレッシュ要求作成回路1052がリフ
レッシュ要求信号114を作成する。
ングとなる信号20120も、以下に示す1つの理由に
より、1つの表示制御LSIがドライブし、ドライブし
た表示制御LSIを含めて全ての表示制御LSIで使用
しなければならない。
レッシュカウンタ1051は独立に動作しているので、
外来ノイズにより、リフレッシュカウンタ1051の同
期がずれた場合に、各々の表示制御LSIのリフレッシ
ュサイクルの同期がずれてしまうが、1つの表示制御L
SIが作成したリフレッシュ同期信号2012を全ての
表示制御LSIで使用することにより、リフレッシュ同
期信号2012を出力した表示制御LSIのリフレッシ
ュカウンタ1051の動作で、全ての表示制御LSIの
リフレッシュサイクルのタイミングが決まる。
ロック7とが同期している場合にも有効である。
012は、1つの表示制御LSI内で同期化した信号を
、全ての表示制御LSIで使用するので、ノイズにより
複数のリフレッシュ起動部105の同期がずれた場合で
も、リフレッシュのタイミングがずれることがない。
複数個の表示制御LSIのうちの1つだけ他と区別され
た表示制御LSIのみが、表示制御LSI間同期信号2
010,2011,2012をドライブし、1つだけ他
と区別された表示制御LSIを含む全ての表示制御LS
Iがこの表示制御LSI間同期信号を使用するようにし
ているので、表示用クロック6と描画用クロック7とが
非同期の場合でさえも、全ての表示制御LSIが表示制
御LSI同期信号に同期して動作し、1つの表示装置に
同時に表示するデータを生成することが可能となる。
ているので、表示制御LSI同期信号をドライブする表
示制御LSI以外の表示制御LSIは、その構成を変更
せずに、その数を変更するだけで、1画素を構成するビ
ット数が異なる表示制御装置を構成することができる。
複数個の表示制御手段のうちの1つだけ他と区別された
表示制御手段が、自表示制御手段を含む全ての表示制御
手段に対して、互いに同期して動作させるための同期信
号を供給するので、全ての表示制御手段が供給された同
期信号に同期して動作し、1つの表示装置に同時に表示
するデータを生成することが可能となる。
トメモリで構成したときには、表示用クロックと描画用
クロックとが非同期の場合でさえも、全ての表示制御手
段が供給された同期信号に同期して動作し、1つの表示
装置に同時に表示するデータを生成することが可能とな
る。
いるので、同期信号を供給する表示制御手段以外の表示
制御手段は、その構成を変更せずに、その数を変更する
だけで、1画素を構成するビット数が異なる表示制御装
置を構成することができる。
n…画像メモリ、4…カラールックアップテーブル、5
…表示装置、6…表示用クロック、7…描画用クロック
、200〜2n0…入力ピン、201,211〜2n0
…入出力ピン、100…画像バスI/F部、101…I
D認知部、102…表示装置制御部、104…画像メモ
リI/F部、105…リフレッシュ起動部、2010…
フレーム同期信号、2011…リード転送同期信号、2
012…リフレッシュ同期信号。
Claims (11)
- 【請求項1】複数個のプレーンを有する画像メモリに格
納された画像データを表示装置に表示し、1つ以上のプ
レーンからなるプレーン群を制御する複数個の表示制御
手段を有する表示制御装置において、上記表示制御手段
のうちの1つの表示制御手段が他と区別されており、上
記他と区別された1つの表示制御手段は、自表示制御手
段を含めた全ての表示制御手段に対して、互いに同期し
て動作させるための1種類以上の同期信号を供給するこ
とを特徴とする表示制御装置。 - 【請求項2】複数個のプレーンを有する画像メモリに格
納された画像データを表示装置に表示し、1つ以上のプ
レーンからなるプレーン群を制御する複数個の表示制御
手段を有する表示制御装置において、上記表示制御手段
は、互いに同期して動作させるための1種類以上の同期
信号を入出力する1つ以上の入出力手段と、上記複数個
の表示装置制御手段のうちの1つを他と区別することを
示す情報を入力する入力手段とを備え、上記入出力手段
は、同じ種類の同期信号を入出力するもの同士が信号線
で接続されており、上記入力手段により入力された情報
が他と区別することを示す情報である1つの表示制御手
段は、上記同期信号をドライブし、上記他と区別された
1つの表示制御手段を含む全ての表示制御手段は、上記
入出力手段により上記同期信号を入力し、入力された同
期信号により動作することを特徴とする表示制御装置。 - 【請求項3】請求項1または2記載の表示制御装置にお
いて、上記画像メモリは、画像用デュアルポートメモリ
で構成されており、上記同期信号は、上記表示装置の制
御状態をフレームの先頭時の状態に遷移させるフレーム
同期信号と、上記画像用デュアルポートメモリのランダ
ムアクセスメモリからシリアルアクセスメモリへの転送
サイクルを起こすタイミングの元になるリード転送同期
信号と、上記画像用デュアルポートメモリのリフレッシ
ュサイクルを起こすタイミングの元となるリフレッシュ
同期信号とを、少なくとも含むことを特徴とする表示制
御装置。 - 【請求項4】請求項1または2記載の表示制御装置にお
いて、上記画像メモリは、ダイナミックメモリで構成さ
れており、上記同期信号は、上記表示装置の制御状態を
フレームの先頭時の状態に遷移させるフレーム同期信号
と、上記ダイナミックメモリの通常ポートからのデータ
の読み出しタイミングの元になるデータ読み出し同期信
号と、上記ダイナミックメモリのリフレッシュサイクル
を起こすタイミングの元となるリフレッシュ同期信号と
を、少なくとも含むことを特徴とする表示制御装置。 - 【請求項5】請求項1または2記載の表示制御装置にお
いて、上記画像メモリは、スタティックメモリで構成さ
れており、上記同期信号は、上記表示装置の制御状態を
フレームの先頭時の状態に遷移させるフレーム同期信号
と、上記スタティックメモリの通常ポートからのデータ
の読み出しタイミングの元になるデータ読み出し同期信
号とを、少なくとも含むことを特徴とする表示制御装置
。 - 【請求項6】請求項3,4または5記載の表示制御装置
において、上記表示制御手段は、上記表示制御装置と接
続されたコンピュータ本体から入力された、上記表示装
置の制御を起動するタイミングの元となる信号の反転信
号と、上記表示装置の最終フレームの1クロック期間を
示す信号との論理和をとることにより、上記フレーム同
期信号を作成する手段を備えたことを特徴とする表示制
御装置。 - 【請求項7】請求項3記載の表示制御装置において、上
記表示装置を制御するタイミングの基準となる表示用ク
ロックと、上記表示制御装置と接続されたコンピュータ
本体のクロックであり、上記画像メモリを制御するタイ
ミングの基準となる描画用クロックとが非同期である場
合に、上記表示制御手段は、上記表示用クロックに同期
したリード転送同期信号を、上記描画用クロックに同期
化させる手段を備えたことを特徴とする表示制御装置。 - 【請求項8】請求項3記載の表示制御装置において、上
記表示装置を制御するタイミングの基準となる表示用ク
ロックと、上記表示制御装置と接続されたコンピュータ
本体のクロックであり、上記画像メモリを制御するタイ
ミングの基準となる描画用クロックとが非同期である場
合に、上記表示制御手段は、上記描画用クロックに同期
して上記コンピュータ本体から入力された、上記表示装
置の制御を起動するタイミングの元となる信号を、上記
表示用クロックに同期化させ、この同期化された信号の
反転信号と、上記表示装置の最終フレームの1クロック
期間を示す信号との論理和をとることにより、上記フレ
ーム同期信号を作成する手段とを備えたことを特徴とす
る表示制御装置。 - 【請求項9】請求項1または2記載の表示制御装置にお
いて、上記画像メモリは、画像用デュアルポ−トメモリ
で構成されており、上記表示制御手段は、上記表示装置
を制御する垂直表示期間信号および垂直同期信号のタイ
ミングを生成するためのカウンタの値を、上記画像用デ
ュアルポ−トメモリのランダムアクセスメモリからシリ
アルアクセスメモリへの転送アドレスとして使用するこ
とを特徴とする表示制御装置。 - 【請求項10】請求項1または2記載の表示制御装置に
おいて、上記画像メモリは、スタティックメモリまたは
ダイナミックメモリで構成されており、上記表示制御手
段は、上記表示装置を制御する垂直表示期間信号および
垂直同期信号のタイミングを生成するためのカウンタの
値と、上記表示装置を制御する水平表示期間信号および
水平同期信号のタイミングを生成するためのカウンタの
値とを、上記スタティックメモリまたはダイナミックメ
モリに書き込まれているデ−タを表示するための読み出
しアドレスとして使用することを特徴とする表示制御装
置。 - 【請求項11】請求項1,2,3,4,5,6,7,8
,9または10記載の表示制御装置において、上記他と
区別された1つの表示制御手段以外の表示制御手段の数
は、任意に増設可能であることを特徴とする表示制御装
置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3126133A JP3015140B2 (ja) | 1991-05-29 | 1991-05-29 | 表示制御装置 |
US07/890,270 US5581278A (en) | 1991-05-29 | 1992-05-29 | Image display control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3126133A JP3015140B2 (ja) | 1991-05-29 | 1991-05-29 | 表示制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04350896A true JPH04350896A (ja) | 1992-12-04 |
JP3015140B2 JP3015140B2 (ja) | 2000-03-06 |
Family
ID=14927490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3126133A Expired - Lifetime JP3015140B2 (ja) | 1991-05-29 | 1991-05-29 | 表示制御装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5581278A (ja) |
JP (1) | JP3015140B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3049061B1 (ja) * | 1999-02-26 | 2000-06-05 | キヤノン株式会社 | 画像表示装置及び画像表示方法 |
US6995771B2 (en) * | 2001-12-07 | 2006-02-07 | Intel Corporation | Sparse refresh of display |
US20050195206A1 (en) * | 2004-03-04 | 2005-09-08 | Eric Wogsberg | Compositing multiple full-motion video streams for display on a video monitor |
US20070157126A1 (en) * | 2006-01-04 | 2007-07-05 | Tschirhart Michael D | Three-dimensional display and control image |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0640256B2 (ja) * | 1983-12-26 | 1994-05-25 | 株式会社日立製作所 | 表示制御装置 |
US4800431A (en) * | 1984-03-19 | 1989-01-24 | Schlumberger Systems And Services, Inc. | Video stream processing frame buffer controller |
US4999620A (en) * | 1986-08-21 | 1991-03-12 | Ascii Corporation | Apparatus for storing and accessing image data to be displayed on a display unit |
JPH083956B2 (ja) * | 1986-09-18 | 1996-01-17 | 日本テキサス・インスツルメンツ株式会社 | 半導体記憶装置 |
JPS63204595A (ja) * | 1987-02-20 | 1988-08-24 | Fujitsu Ltd | マルチプレ−ンビデオram構成方式 |
US5021775A (en) * | 1989-02-27 | 1991-06-04 | Motorola, Inc. | Synchronization method and circuit for display drivers |
-
1991
- 1991-05-29 JP JP3126133A patent/JP3015140B2/ja not_active Expired - Lifetime
-
1992
- 1992-05-29 US US07/890,270 patent/US5581278A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3015140B2 (ja) | 2000-03-06 |
US5581278A (en) | 1996-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW475079B (en) | Liquid crystal display device | |
JP3579461B2 (ja) | データ処理システム及びデータ処理装置 | |
JP3582082B2 (ja) | マトリクス型表示装置,マトリクス型表示制御装置及びマトリクス型表示駆動装置 | |
KR920010445B1 (ko) | 표시 제어 장치 | |
JPH10319934A (ja) | フレーム・バッファ切換え同期装置及び方法 | |
KR920000455B1 (ko) | 인터페이스 장치 | |
JP6500198B2 (ja) | 遊技機 | |
JPH04350896A (ja) | 表示制御装置 | |
TW493125B (en) | Access method for memory | |
JPH0373897B2 (ja) | ||
JPH10254425A (ja) | タイミング調整回路 | |
JPH07261703A (ja) | 液晶表示制御装置 | |
TW201232524A (en) | Synchronization method for asynchronous systems and system architecture thereof | |
JP3756203B2 (ja) | 記憶回路およびフラットパネル駆動回路 | |
JPS62153893A (ja) | 文字図形表示装置 | |
JPS63131176A (ja) | 画像表示装置 | |
JPH1195728A (ja) | 液晶表示制御装置 | |
JPH03153294A (ja) | 液晶表示装置 | |
KR930005811B1 (ko) | 표시제어장치 및 이를 집적화한 반도체 집적회로장치 | |
JP2001075071A (ja) | 液晶表示装置 | |
JP4825929B2 (ja) | 映像信号変換装置 | |
JP2619648B2 (ja) | カラー画像表示制御装置 | |
KR100240866B1 (ko) | 단일포트 메모리를 사용하는 고해상도 그래픽스 컨트롤러 | |
JPH0916117A (ja) | 表示駆動回路 | |
JPH1069253A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 12 |