JPH04348525A - Interconnection forming apparatus - Google Patents
Interconnection forming apparatusInfo
- Publication number
- JPH04348525A JPH04348525A JP12092391A JP12092391A JPH04348525A JP H04348525 A JPH04348525 A JP H04348525A JP 12092391 A JP12092391 A JP 12092391A JP 12092391 A JP12092391 A JP 12092391A JP H04348525 A JPH04348525 A JP H04348525A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- laser beam
- lsi
- sample
- residence time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- 238000010494 dissociation reaction Methods 0.000 claims description 2
- 208000018459 dissociative disease Diseases 0.000 claims description 2
- 230000014759 maintenance of location Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 12
- 230000003287 optical effect Effects 0.000 abstract description 8
- 238000001182 laser chemical vapour deposition Methods 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000003754 machining Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910008940 W(CO)6 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は導体配線を形成するため
の配線形成装置に係り、特にレーザＣＶＤ（Ｃｅｍｉｃ
ａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ 、化学的
気相成長）法を用いた配線形成装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring forming apparatus for forming conductor wiring, and more particularly to a wiring forming apparatus for forming conductor wiring, and more particularly, to a wiring forming apparatus for forming conductor wiring.
The present invention relates to a wiring forming apparatus using an al vapor deposition (chemical vapor deposition) method.
【０００２】0002
【従来の技術】レーザ光をミクロンオーダに集光し、こ
の集光スポット部にＣＶＤ法により金属薄膜を局所的に
堆積させて導体配線を形成する技術は、ゲートアレイ等
カスタムＬＳＩ（大規模集積回路）の素子間配線を直接
描画し、試作ＬＳＩを短時間で製作すること、あるいは
開発段階のＬＳＩの内部配線をレーザＣＶＤ法により形
成した配線で置き換え、誤配線を修正すること（いわゆ
るＬＳＩの配線修正装置）等を主な目的として開発が行
われてきた。[Prior Art] The technology of condensing laser light on the order of microns and locally depositing a metal thin film on this condensed spot using the CVD method to form conductor wiring is a technique that can be applied to custom LSIs (large-scale integration) such as gate arrays. It is possible to directly draw the inter-element wiring of a circuit (circuit) and produce a prototype LSI in a short time, or to replace the internal wiring of an LSI in the development stage with wiring formed by laser CVD and correct wiring errors (so-called LSI It has been developed mainly as a wiring correction device).
【０００３】この種の技術に関する報告は、基礎技術に
ついてのもの（たとえばシリコンのベタウエハ上にフッ
化タングステン（ＷＦ６ ）を利用してタングステン配
線を形成する技術（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏ
ｌ．，Ｂ５， ８４３（１９８７） ）から、さらにそ
の応用を指向したもの（たとえばガリウム砒素（ＧａＡ
ｓ）ＩＣ上にＷＦ６ を利用したレーザＣＶＤ法により
配線を追加し、フリップフロップ回路を形成する方法。
Ａｐｐｌ．Ｐｈｙｓ． Ｌｅｔｔ．， ５０，１０１６
（１９８７））まで、多数なされてきた。Reports on this type of technology are about basic technology (for example, a technology for forming tungsten wiring using tungsten fluoride (WF6) on a solid silicon wafer (J. Vac. Sci. Techno).
l. , B5, 843 (1987)), and those aimed at further application (for example, gallium arsenide (GaA
s) A method of adding wiring on an IC by laser CVD using WF6 to form a flip-flop circuit. Appl. Phys. Lett. , 50,1016
(1987)).
【０００４】0004
【発明が解決しようとする課題】しかしながら、従来の
配線技術においては、ＬＳＩ上に配線を形成する上で重
要な問題となる、段差部での断線を防ぐ方法については
言及したものはなかった。[Problems to be Solved by the Invention] However, in the conventional wiring technology, there is no mention of a method for preventing disconnection at step portions, which is an important problem when forming wiring on an LSI.
【０００５】すなわち、現在のＬＳＩでは、素子間の接
続配線が多層化されている。たとえば、アルミニウム（
Ａｌ）配線は２層が普通であり、３層以上も行われつつ
ある。また、このＡｌ配線の下にはポリシリコンによる
配線層が存在する。このようなことから配線の表面には
多数の段差部が存在し、決して平坦ではない。この段差
部での高低差が１μｍ程度あるのに対して、レーザＣＶ
Ｄ法により配線として形成する金属薄膜の厚みは０．１
〜０．５μｍである。したがって、段差部で金属薄膜の
膜厚をかせぐ手段をとらない限り断線が生じることは避
けられなかった。That is, in current LSIs, interconnections between elements are multilayered. For example, aluminum (
Al) Wiring usually has two layers, and three or more layers are becoming common. Furthermore, a wiring layer made of polysilicon exists below this Al wiring. For this reason, there are many stepped portions on the surface of the wiring, and the wiring is never flat. While the height difference at this step is about 1 μm, the laser CV
The thickness of the metal thin film formed as wiring by the D method is 0.1
~0.5 μm. Therefore, unless measures are taken to increase the thickness of the metal thin film at the stepped portions, disconnection is unavoidable.
【０００６】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、レーザＣＶＤ法により配線を形成す
る際に段差部での断線を防止することができる配線形成
装置を提供することにある。The present invention has been made in view of the above problems, and its purpose is to provide a wiring forming apparatus that can prevent wire breakage at stepped portions when forming wires by laser CVD. be.
【０００７】[0007]
【課題を解決するための手段】本発明の配線形成装置は
、解離反応により導電性物質を形成する化合物気体を含
む雰囲気中に置かれた試料上にレーザ光を照射して前記
試料上に導電性物質を局所的に堆積させ、さらに前記レ
ーザ光を前記試料に対して相対的に走査させ前記試料上
に導電性物質を連続的に堆積させることにより配線を形
成する配線形成装置において、前記試料の表面の配線を
形成すべき方向に存在する段差部の高さを検出する段差
部検出手段と、この段差部検出手段の検出結果に応じて
前記段差部にて配線が断線しないために必要なレーザ光
の停留時間を計算する停留時間計算手段と、前記段差部
においてレーザ光を前記停留時間計算手段により計算さ
れた停留時間だけ停留させるレーザ光停留手段とを備え
ている。[Means for Solving the Problems] The wiring forming apparatus of the present invention irradiates a laser beam onto a sample placed in an atmosphere containing a compound gas that forms a conductive substance through a dissociation reaction to form a conductive substance on the sample. In the wiring forming apparatus, the wiring is formed by locally depositing a conductive substance, and further scanning the laser beam relative to the sample to continuously deposit the conductive substance on the sample. Step detection means for detecting the height of a step existing in the direction in which wiring is to be formed on the surface of The apparatus includes a residence time calculation means for calculating the residence time of the laser beam, and a laser beam retention means for causing the laser beam to stay at the stepped portion for the residence time calculated by the residence time calculation means.
【０００８】このような構成により本発明の配線形成装
置によれば、段差部の高低に応じてレーザ光の停留時間
が自動的に検出され、段差部の高低に応じて適正な厚さ
の配線を形成することができるので、段差部での断線を
防止することができる。With such a configuration, the wiring forming apparatus of the present invention automatically detects the residence time of the laser beam according to the height of the stepped portion, and forms wiring with an appropriate thickness according to the height of the stepped portion. Therefore, disconnection at the stepped portion can be prevented.
【０００９】[0009]
【実施例】以下、本発明の実施例を図面を参照して説明
する。Embodiments Hereinafter, embodiments of the present invention will be described with reference to the drawings.
【００１０】図１は本発明の一実施例に係る配線形成装
置の構成を表すものである。この配線形成装置は、レー
ザ光２を照射する半導体レーザ１と、このレーザ光２を
ＬＳＩ８の表面に向けて９０°方向を変換させて反射さ
せるとともに、ＬＳＩ８の表面からの反射光９をレーザ
光２と並行に反射させるダイクロイックミラー３と、こ
のダイクロイックミラー３により反射されたレーザ光２
をＬＳＩ８の表面に集光させる対物レンズ４と、ダイク
ロイックミラー３により反射された反射光９の光路を分
割する光路分割プリズム５と、この光路分割プリズム５
により分割された反射光９が入射される２分割フォトダ
イオード７とを有している。２分割フォトダイオード７
は２つのフォトダイオード７ａ、７ｂにより構成されて
いる。なお、ダイクロイックミラー３の上方には観察用
光学系が配設されており、操作者が配線形成状態を観察
できるようになっている。また、ダイクロイックミラー
３にはレーザ光２とは別に、図示しない半導体レーザか
ら加工用レーザ光１１が入射されるようになっており、
これをＬＳＩ８の表面に反射させ、前述のＣＶＤ法によ
り配線１２を図において左方向に形成するようになって
いる。なお、ＬＳＩ８の表面には、配線１２の形成予定
方向と交叉する方向に予めアルミニウム配線１３および
その上に絶縁膜１４が形成されている。その結果、配線
１２の形成方向には段差部１５が存在している。FIG. 1 shows the configuration of a wiring forming apparatus according to an embodiment of the present invention. This wiring forming apparatus includes a semiconductor laser 1 that emits laser light 2, a direction of the laser light 2 that is converted by 90 degrees toward the surface of an LSI 8, and a reflected light 9 that is reflected from the surface of the LSI 8 as a laser beam. A dichroic mirror 3 that reflects the laser beam 2 in parallel with the laser beam 2, and a dichroic mirror 3 that reflects the laser beam 2 in parallel with the laser beam 2.
an objective lens 4 that focuses the light on the surface of the LSI 8, an optical path splitting prism 5 that splits the optical path of the reflected light 9 reflected by the dichroic mirror 3, and this optical path splitting prism 5.
and a two-divided photodiode 7 into which the reflected light 9 divided by is incident. 2-split photodiode 7
is composed of two photodiodes 7a and 7b. Note that an observation optical system is provided above the dichroic mirror 3 so that the operator can observe the wiring formation state. In addition to the laser beam 2, a processing laser beam 11 is incident on the dichroic mirror 3 from a semiconductor laser (not shown).
This is reflected on the surface of the LSI 8, and the wiring 12 is formed to the left in the figure by the aforementioned CVD method. Note that on the surface of the LSI 8, an aluminum wiring 13 and an insulating film 14 are formed in advance in a direction intersecting the direction in which the wiring 12 is planned to be formed. As a result, a stepped portion 15 exists in the direction in which the wiring 12 is formed.
【００１１】本実施例の配線装置では、半導体レーザ１
から照射されたレーザ光２は、ダイクロイックミラー３
により加工用レーザ光１１と同一軸になるように合成さ
れた後、対物レンズ４を介してＬＳＩ８の表面に照射さ
れる。ＬＳＩ８の表面で反射された反射光９はダイクロ
イックミラー３により光路分割プリズム５に導かれ、さ
らに集光レンズ１０を介して２分割フォトダイオード７
に導かれる。In the wiring device of this embodiment, the semiconductor laser 1
The laser beam 2 irradiated from the dichroic mirror 3
After being combined so as to be coaxial with the processing laser beam 11, it is irradiated onto the surface of the LSI 8 through the objective lens 4. The reflected light 9 reflected from the surface of the LSI 8 is guided by the dichroic mirror 3 to the optical path splitting prism 5, and then to the two-split photodiode 7 via the condensing lens 10.
guided by.
【００１２】ここで、レーザ光２が図１のＡの高さ位置
、すなわちＬＳＩ８の平坦面に照射された時に、図２の
（ａ）、（ｂ）に表すように、２分割フォトダイオード
７の中心にバランスして反射光９が入射するように光軸
調整しておくと、アルミニウム配線１３の段差部１５上
の位置Ｂでは反射光９のビームスポットがシフトし、そ
のバランスが崩れ、その結果図３の（ａ）、（ｂ）に表
すように、２分割フォトダイオード７のうちの一方のフ
ォトダイオード７ｂの信号が増大する。Here, when the laser beam 2 is irradiated to the height position A in FIG. 1, that is, the flat surface of the LSI 8, the two-split photodiode 7 If the optical axis is adjusted so that the reflected light 9 is incident in a balanced manner at the center of As a result, as shown in FIGS. 3A and 3B, the signal of one of the two photodiodes 7b increases.
【００１３】すなわち、２分割フォトダイオード８上で
の反射光スポットのシフト量は、Ｂの位置のＡの位置に
対する変位量とある範囲内で比例関係にある。したがっ
て、フォトダイオード７、７ｂの差分信号を、全光量を
示す和信号で規格化（ＬＳＩ表面の反射率の違いによる
光量の違いをキャンセルするため）したものは、図４に
表すような曲線を示し、（Ａ）−（Ｂ）の範囲内で上下
方向の変位量、すなわち段差部１５の高低差に対応づけ
ることができる。That is, the amount of shift of the reflected light spot on the two-split photodiode 8 is proportional to the amount of displacement of the position B with respect to the position A within a certain range. Therefore, when the difference signal of the photodiodes 7 and 7b is normalized by the sum signal indicating the total light amount (to cancel the difference in light amount due to the difference in reflectance of the LSI surface), the curve shown in FIG. 4 is obtained. It can be associated with the amount of displacement in the vertical direction, that is, the height difference of the stepped portion 15, within the range of (A)-(B).
【００１４】図５はそのための回路構成を表すもので、
フォトダイオード７ａの出力信号は増幅器１６により所
定のレベルまで増幅された後、２つの演算増幅器１８、
１９の各一方の入力端に導かれる。一方、フォトダイオ
ード７ｂの出力信号は増幅器１７により所定のレベルま
で増幅された後、２つの演算増幅器１８、１９の各他方
の入力端に導かれる。一方の演算増幅器１８は入力した
２つの信号の差分を検出し、差分信号１８ａを演算処理
部２０へ出力する。他方の演算増幅器１９は入力した２
つの信号の和をとり、和信号１９ａとして演算処理部２
０へ出力する。演算処理部２０は入力した２つの信号１
８ａ、１９ａをそれぞれ入力として、段差部１５におけ
る反射光９の変位量を算出する。この算出結果は高低差
検出部２１へ出力され、この高低差検出部２１において
段差部１５の高さが検出される。さらにこの段差部１５
の高さに基づいて加工用レーザ光停留時間計算部２２に
おいて、加工用レーザ光１１の停留時間が算出される。FIG. 5 shows the circuit configuration for this purpose.
The output signal of the photodiode 7a is amplified to a predetermined level by an amplifier 16, and then amplified by two operational amplifiers 18,
19 to one input end of each. On the other hand, the output signal of the photodiode 7b is amplified to a predetermined level by the amplifier 17, and then guided to the other input terminal of the two operational amplifiers 18 and 19. One operational amplifier 18 detects the difference between the two input signals and outputs a difference signal 18a to the operational processing section 20. The other operational amplifier 19 receives the input 2
The arithmetic processing unit 2 calculates the sum of the two signals and generates the sum signal 19a.
Output to 0. The arithmetic processing unit 20 receives two input signals 1
8a and 19a as inputs, the amount of displacement of the reflected light 9 at the stepped portion 15 is calculated. This calculation result is output to the height difference detection section 21, and the height of the stepped portion 15 is detected in this height difference detection section 21. Furthermore, this stepped portion 15
The residence time of the processing laser beam 11 is calculated in the processing laser beam residence time calculation section 22 based on the height of the processing laser beam 11 .
【００１５】ここで、レーザＣＶＤプロセスとして、タ
ングステンカルボキシル（Ｗ（ＣＯ）６ ）を利用した
場合を考える。Ｗ（ＣＯ）６ の蒸気圧１Ｔｏｒｒ、加
工用レーザ光１１としてＮｄ：ＹＡＧレーザの第２高調
波のＱスイッチパルス（繰り返し２０ｋＨｚ、ＬＳＩ表
面での平均強度１ｍＷ、スポット径２μｍ）を用いた場
合、加工用レーザ光１１を２μｍ／ｓの速度で走査させ
た場合のタングステン薄膜の厚みは０．２μｍ程度とな
る。したがって、この場合配線の越えるべき段差が１μ
ｍとすると、この差を埋めるには５秒以上の時間が必要
となる。
このような演算処理を各段差部ごとに行い、必要な停留
時間だけ加工用レーザ光１１を停止させて、段差部での
膜厚を厚くすることにより、断線の発生を未然に防ぐこ
とが可能となる。[0015] Here, a case will be considered in which tungsten carboxyl (W(CO)6) is used in the laser CVD process. When the vapor pressure of W(CO)6 is 1 Torr and the second harmonic Q-switch pulse of an Nd:YAG laser (repetition rate 20 kHz, average intensity 1 mW on the LSI surface, spot diameter 2 μm) is used as the processing laser beam 11, The thickness of the tungsten thin film when the processing laser beam 11 is scanned at a speed of 2 μm/s is approximately 0.2 μm. Therefore, in this case, the step the wiring must cross is 1μ
m, it will take 5 seconds or more to fill this difference. By performing such arithmetic processing for each stepped portion, stopping the processing laser beam 11 for the necessary residence time, and increasing the film thickness at the stepped portion, it is possible to prevent wire breakage from occurring. becomes.
【００１６】以上の実施例は、レーザＣＶＤ法による配
線形成を行うのと同時に段差部１５の検出を行うことを
想定したものであったが、これとは別に予め配線経路上
の段差部を調べておき、この情報に基づいて加工用レー
ザ光１１と試料（ＬＳＩ５）との間の走査速度を制御す
るようにしてもよい。特に、ＬＳＩ８のパターンデータ
を用いて自動配線描画を行う場合には、この方法が有効
である。[0016] In the above embodiment, it was assumed that the step portion 15 was detected at the same time as the wiring was formed by the laser CVD method. Then, the scanning speed between the processing laser beam 11 and the sample (LSI 5) may be controlled based on this information. This method is particularly effective when performing automatic wiring drawing using pattern data of the LSI 8.
【００１７】なお、段差部１５の検出を行う手段として
は、検出用のレーザ光をある範囲で走査しながら一括し
て表面の凹凸情報を得る方法も利用できる。Note that as a means for detecting the stepped portion 15, a method may also be used to scan a laser beam for detection over a certain range and obtain surface unevenness information all at once.
【００１８】[0018]
【発明の効果】以上説明したように本発明の配線形成装
置によれば、試料（特にＬＳＩ）表面の段差部の高低差
を検出し、この高低差を埋めるのに必要な加工用のレー
ザ光の停留時間を求めるようにしたので、段差部での断
線の配線を防止することが可能であり、レーザＣＶＤ法
による配線形成方法を適用する際の信頼性を飛躍的に高
めることができる。Effects of the Invention As explained above, according to the wiring forming apparatus of the present invention, the difference in height of the stepped portion on the surface of a sample (particularly an LSI) is detected, and the laser beam for processing necessary to fill in the difference in height is detected. Since the residence time is determined, it is possible to prevent disconnection of the wiring at the stepped portion, and it is possible to dramatically improve the reliability when applying the wiring formation method using the laser CVD method.
【図１】 本発明の一実施例に係る配線形成装置の概
略構成を示す模式図である。FIG. 1 is a schematic diagram showing a schematic configuration of a wiring forming apparatus according to an embodiment of the present invention.
【図２】 図１の２分割フォトダイオード上での反射
光のバランス状態を説明するための図である。2 is a diagram for explaining the balance state of reflected light on the two-split photodiode of FIG. 1. FIG.
【図３】 図２の状態から反射光がシフトした状態を
説明するための図である。3 is a diagram for explaining a state in which reflected light is shifted from the state in FIG. 2. FIG.
【図４】 ２分割フォトダイオードから出力された信
号の処理部の構成を表す構成図である。FIG. 4 is a configuration diagram showing the configuration of a processing section for a signal output from a two-split photodiode.
【図５】 差分信号と変位量の関係を示す図である。FIG. 5 is a diagram showing the relationship between the difference signal and the amount of displacement.
１ 半導体レーザ ２ レーザ光（段差部検出用） ３ ダイクロイックミラー ５ 光路分割プリズム ７ ２分割フォトダイオード ８ ＬＳＩ ９ 反射光 １１ 加工用レーザ光 1 Semiconductor laser 2 Laser light (for step detection) 3 Dichroic mirror 5 Optical path splitting prism 7 2-split photodiode 8 LSI 9 Reflected light 11 Laser light for processing
Claims (1)
化合物気体を含む雰囲気中に置かれた試料上にレーザ光
を照射して前記試料上に導電性物質を局所的に堆積させ
、さらに前記レーザ光を前記試料に対して相対的に走査
させ前記試料上に導電性物質を連続的に堆積させること
により配線を形成する配線形成装置において、前記試料
の表面の配線を形成すべき方向に存在する段差部の高さ
を検出する段差部検出手段と、この段差部検出手段の検
出結果に応じて前記段差部にて配線が断線しないために
必要なレーザ光の停留時間を計算する停留時間計算手段
と、前記段差部においてレーザ光を前記停留時間計算手
段により計算された停留時間だけ停留させるレーザ光停
留手段とを有することを特徴とする配線形成装置。1. A sample placed in an atmosphere containing a compound gas that forms a conductive substance by a dissociation reaction is irradiated with a laser beam to locally deposit the conductive substance on the sample, and further the conductive substance is deposited locally on the sample. In a wiring forming apparatus that forms wiring by scanning light relative to the sample and continuously depositing a conductive substance on the sample, a wire on the surface of the sample exists in the direction in which the wiring is to be formed. step detection means for detecting the height of the step; and residence time calculation means for calculating the residence time of the laser beam necessary to prevent wiring from breaking at the step according to the detection result of the step detection means. and a laser beam retention means for causing the laser light to stay at the stepped portion for a residence time calculated by the residence time calculation means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3120923A JP2674357B2 (en) | 1991-05-27 | 1991-05-27 | Wiring forming equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3120923A JP2674357B2 (en) | 1991-05-27 | 1991-05-27 | Wiring forming equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04348525A true JPH04348525A (en) | 1992-12-03 |
| JP2674357B2 JP2674357B2 (en) | 1997-11-12 |
Family
ID=14798339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3120923A Expired - Lifetime JP2674357B2 (en) | 1991-05-27 | 1991-05-27 | Wiring forming equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674357B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5409537A (en) * | 1989-10-11 | 1995-04-25 | Dunfries Investments, Ltd. | Laser coating apparatus |
| JP2008292311A (en) * | 2007-05-24 | 2008-12-04 | Panasonic Electric Works Co Ltd | Sensor device and method for manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6378551A (en) * | 1986-09-22 | 1988-04-08 | Hitachi Ltd | Wiring connection |
| JPH024974A (en) * | 1988-06-13 | 1990-01-09 | Fujitsu Ltd | Equipment for manufacturing semiconductor device |
-
1991
- 1991-05-27 JP JP3120923A patent/JP2674357B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6378551A (en) * | 1986-09-22 | 1988-04-08 | Hitachi Ltd | Wiring connection |
| JPH024974A (en) * | 1988-06-13 | 1990-01-09 | Fujitsu Ltd | Equipment for manufacturing semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5409537A (en) * | 1989-10-11 | 1995-04-25 | Dunfries Investments, Ltd. | Laser coating apparatus |
| JP2008292311A (en) * | 2007-05-24 | 2008-12-04 | Panasonic Electric Works Co Ltd | Sensor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2674357B2 (en) | 1997-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6778272B2 (en) | Method of processing a semiconductor device | |
| JPH11149895A (en) | Electron beam inspection or measuring apparatus and its method, height detection apparatus, and electron beam drawing apparatus | |
| JPH01257351A (en) | Method and apparatus for forming wiring, and semiconductor device | |
| JPH09312342A (en) | Memory repair method, and electron beam memory repair device where the memory repair method is applicable, and memory redundant circuit | |
| JPH04348525A (en) | Interconnection forming apparatus | |
| JPH06167322A (en) | Inspecting apparatus for stereoscopic appearance of electrode | |
| US6444995B1 (en) | Focussing method and system of exposure apparatus | |
| KR100417212B1 (en) | Apparatus for overlay measurement and method for measuring overlay using the same | |
| JPH085569A (en) | Particle measuring apparatus and particle inspection method | |
| US6489612B1 (en) | Method of measuring film thickness | |
| KR100317895B1 (en) | Detection of focal point of objective lens by means of a two-split sensor | |
| JP2001092111A (en) | Method for inspecting pattern shape of transfer mask for electron beam | |
| JPH0348104A (en) | Measuring method of overlapping deviation and measuring apparatus thereof | |
| JP2890616B2 (en) | Wiring forming method and apparatus | |
| JP3111615B2 (en) | Method and apparatus for forming transparent film | |
| JPH0882511A (en) | Film thickness/surface shape measuring method and apparatus | |
| JPH0915134A (en) | Method and equipment for inspecting particle | |
| JP2996195B2 (en) | Semiconductor device positioning method | |
| JP3498030B2 (en) | Mask inspection method | |
| JPH01109735A (en) | Inspection method of wiring layer | |
| JP2916117B2 (en) | Wiring forming device for IC element | |
| JPS6378551A (en) | Wiring connection | |
| JPS6355956A (en) | Ion beam machining method | |
| WO2020240707A1 (en) | Photoelectronic device production support device | |
| JP2000204498A (en) | Plating growth device |