JPH04348062A - 半導体搭載用放熱基板の製造法と該基板を用いた半導体用パッケージ - Google Patents

半導体搭載用放熱基板の製造法と該基板を用いた半導体用パッケージ

Info

Publication number
JPH04348062A
JPH04348062A JP3013008A JP1300891A JPH04348062A JP H04348062 A JPH04348062 A JP H04348062A JP 3013008 A JP3013008 A JP 3013008A JP 1300891 A JP1300891 A JP 1300891A JP H04348062 A JPH04348062 A JP H04348062A
Authority
JP
Japan
Prior art keywords
substrate
package
heat dissipation
cuw
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3013008A
Other languages
English (en)
Inventor
Mitsuo Osada
光生 長田
Kenichiro Kawamoto
健一郎 河本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP3013008A priority Critical patent/JPH04348062A/ja
Publication of JPH04348062A publication Critical patent/JPH04348062A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、複数個のCuWまた
はCuMo複合合金をCuを介して結合したことを特徴
とする半導体搭載用放熱基板の製造法および該基板を用
いた半導体用パッケージに関するものである。
【0002】
【従来の技術とその課題】近年IC、トランジスター等
の高速化及び集積度と容量の増加により半導体素子の発
生する熱量が増加し、これら素子を正常に動作させるた
めに発生した熱をいかに取り除き素子を冷却するかが重
要な問題となっている。素子冷却に関しては半導体レー
ザー関係の部品においても同様な問題がある。この問題
を解決するために半導体を収納するパッケージの素子搭
載用の放熱基板としてCuとW、CuとMoの組合わせ
よりなる複合材料が近年使用されるようになった。
【0003】これら複合材料は、(a) WまたはMo
粉末を焼成して得た多孔体に還元雰囲気中で溶融したC
uを溶浸する方法(特開昭59−21032号)、(b
) WまたはMo粉末とCu粉末を混合し、これを還元
雰囲気中で焼結する方法(以下、混合粉末焼結法)等の
方法で製造されている。
【0004】これらの複合材料を放熱基板として使用し
た従来のIC用セラミックパッケージの代表的な構造断
面図を図8及び図9に、トランジスター用パッケージの
構造断面図を図10及び図11に示す。
【0005】図8及び図9において、21はCuWまた
はCuMoよりなる基板、22は例えばAl2O3 層
よりなる多層積層セラミック基板、23は基板21上に
載置したSi半導体素子、24はコバール(Fe−29
%Ni−17%Co)リード線、25はボンディングワ
イヤ、26はコバールあるいはAl2O3 よりなるパ
ッケージである。
【0006】図9の構造では、図8の構造に比べて基板
21のSi半導体素子23マウント部分21a を高く
してあるので、多層積層セラミック基板22の端子取付
部27とSi半導体素子23の高さを同一にすることが
でき、素子実装上利点がある。
【0007】近年ICの容量増加に伴ない、セラミック
基板の積層数が増加しており、この種構造に対する要求
がますます増加している。
【0008】次に、図10及び図11の従来のトランジ
スター用パッケージについて説明すると、図10はCu
WまたはCuMo基板21上の中央部BeO回路基板2
8上にSi半導体素子23を搭載したものであるのに対
し、図11は主にGaAsトランジスターを素子29と
して使用したFET(Field Effect Tr
angister)に用いられるものでCuWまたはC
uMoの熱伝導のよい放熱基板21上に設けた突起部2
1b に直接GaAsトランジスター素子29をマウン
トし、その近傍の絶縁セラミック基板30上に設けられ
た回路31と同一平面上で配線することができるため、
この種構造が好まれている。
【0009】これらのうち、図8と図10に示すパッケ
ージに使用される基板21は単純な平板であり、製造上
あまり困難な問題はないが、図9と図11に示すように
1部に突起21a 、21b を有する段付き基板は製
造上種々の問題点を有している。
【0010】これら段付き基板は、通常1枚の平板より
突起部を残し、切削または研削にて残部を削除すること
で製造されている。
【0011】しかしながら、この方法では削除される原
料が無駄になるのは勿論のこと、基板材料が軟質のCu
と硬質難削材であるWまたはMoの組合わせによりなっ
ているため、切削時常に刃具にとり断続切削を余儀なく
させられるため、刃先の摩耗が大きく、高精度を得るた
め或いは加工後加工歪を抑えるためには頻繁に刃具の交
換をする必要があり、切断に要する工具費用が大きな負
担になっている。
【0012】一方、これらの段付き形状の基板を上述し
た(a) の溶浸法において、段付き形状のWまたはM
oの焼成体にCuを溶浸する方法や(b) の混合粉末
焼結法において、WまたはMoとCuの混合粉末を段付
き形状に成形し、焼結する方法が考えられるが、これら
の方法では次のような問題点がある。
【0013】即ち、図9のような形状を呈するパッケー
ジに用いられる基板21は図12に示すような形状であ
り、半導体素子23が搭載される面32に対してセラミ
ック基板22にろう付けされる面33が大きい。また該
面33は通常0.3 〜0.5mm 厚の薄いものが要
求されることが多い。
【0014】従って、この種基板を平面板から突起部を
残すように切削にて削除して製造する場合、削除しなけ
ればならない面積が大きく、また切削工具の刃先が摩耗
すると、切削時の加工歪により搭載面33が変形してセ
ラミックス基板22とのろう付け時に支障をきたすこと
が多い。
【0015】一方、この種の基板を素材の製造時にWま
たはMo粉末をこの形状に近い段付き形状に型押しにて
成形し、これを焼結して得た多孔体にCuを溶浸して製
造する方法(溶浸法)、あるいはWまたはMo粉末とC
u粉末の混合粉末をこの形状に近い段付き形状に型押し
にて成形し、これを焼成して製造する方法(混合粉末焼
結法)もあるが、上記の如く、図12の形状においては
セラミック基板22とのろう付け面33が薄いため、半
導体素子搭載面32と同一の密度を有する型押体を得る
ことが難しく、また、たとえ同一密度を有する型押体が
得られたとしても型押体の薄肉部であるろう付け面33
の強度が弱いため、その取扱が難しい。
【0016】また、欠陥(空孔)のない複合材料を得る
には焼成温度をCuの溶融温度以上の高温で処理しなけ
ればならず、空孔を十分Cuで充たすためには、余剰の
Cuを付加して焼成する必要があるため、焼成後の焼成
体は表面がCuで覆われた状態となり、従って、何らか
の方法でこのCuを取り除かねばならず、平板から切削
にて製造するのと同時の労力を要するのである。
【0017】次に、図11に示す断面形状を有するトラ
ンジスター用パッケージに用いられる放熱基板21は図
13に示すような形状をしており、GaAsトランジス
ター素子29が搭載される突起部21b は平面部34
に対し非常に小さい。このため、突起部をもつ形状を型
押しするための金型の製造および型押時金型への粉末の
充填が難しく製造上問題がある。
【0018】この種段付き基板の製造方法として、突起
部と平面部を別個に作り、これらにNiメッキを施し(
ろう付け時にろう材の濡れを確保するため)、セラミッ
クパッケージの製造時セラミック部とろう付けする際に
一緒にろう付けして図14のようなパッケージを得る方
法もあるが、この場合半導体素子搭載基板35のセラミ
ック部36との間隔を一定にとることが難しく、また基
板35と36の接合面のろう材37内に残存する空孔お
よび介在する熱伝導の低いろう材37が熱伝導に悪影響
を与えるため、パッケージの品質にバラツキを生じ好ま
しくない。
【0019】
【課題を解決するための手段】本発明者らは、この種段
付き基板およびこれを組み付けたパッケージを得るに当
たり、上記した従来の問題点を解消するべく検討の結果
、この発明に至ったものである。
【0020】即ち、この発明は溶浸法または混合粉焼結
法にて得たCuWまたはCuMo複合合金の複数個をC
uを介して結合したことを特徴とする半導体搭載用放熱
基板の製造法および該基板を用いた半導体用パッケージ
を提供することを目的とするものである。
【0021】
【作用】以下、この発明を詳細に説明する。
【0022】この発明の放熱基板Aの製造法は図1に示
すように段付きの突起部をなす部分に用いる平板1と平
面部を形成する平板2を別個に製造する。
【0023】製造方法としては、WまたはMoの粉末を
成形し、これを焼結して得た多孔体の空孔に溶融Cuを
還元雰囲気中で含浸(溶浸法)して得たWまたはMoと
Cuの複合合金を研削して平板1、2を作る。
【0024】次いで、これらの平板1、2の間に薄いC
u箔を挟み、還元雰囲気中にてCuの溶融温度より高い
温度に保持して両者を接合する。
【0025】この場合、溶融したCu箔は複合合金中の
Cuと溶融し、余剰分は接合面の外に押出されるため、
冷却後の接合面にはごく薄いCu層が残るのみで、接合
基板A全体の熱膨張の均一性に影響を与えることなく、
またCuは熱伝導がよく融点(1080℃)がパッケー
ジ組立て時セラミックス基板との接合に用いられるろう
材(一般にはCuとAuの共晶ろう材、ろう付温度75
0 〜900 ℃)より高いため、一体材より削り出し
た基板に劣らない熱特性を持ち、かつろう付けにより組
立可能な基板を提供することができるのである。
【0026】なお、懸念される接合面の空孔の残存は、
溶融したCu箔と複合合金中のCuが一体化し、余剰分
が接合面全面を覆うため、溶浸法で製造した合金内部と
同様欠陥のないものとなり、問題とならない。
【0027】又、WまたはMo粉末をCu粉末を混合後
成形し、Cuの溶融温度をこえる温度で処理して複合合
金を得る方法(混合粉末焼結法)では欠陥(空孔)の少
ない複合合金を得るには適した方法ではないが、この発
明の放熱基板を得るための素材として使用した場合は接
合時に溶融したCuが素材内に残存する空孔を埋めるた
め、接合後の放熱基板内には欠陥(空孔)が少なく十分
素材として使用することができる。
【0028】この発明の方法は、使用する複合合金の原
料の節減、切削加工取代の減少による切削加工費および
工具費の節減がはかれるだけでなく、簡単な標準金型を
用意することにより、組合わせにより多数の形状を作る
ことができ、多種少量生産への対応が重要なこの種製品
に対し適切な製造法である。
【0029】この発明の方法は、上記した製造上の利点
に加えて次に述べるような性能上の利点を有する基板を
製造することができる。
【0030】即ち、この発明の接合法によるならば、組
合わせる材料の組成比率を変えることにより単一素材よ
り切削加工で削り出す方法では作成できない特徴を有す
る基板の作成が可能である。
【0031】CuWあるいはCuMo複合合金はその組
成により次のような特徴を有している。
【0032】基本的に複合合金のCu含有率が高いほど
熱伝導がよく、放熱特性はよくなるが、パッケージ基板
として使用する場合、組合わせて使用する絶縁材および
導電材により以下のような組成比の選択ができる。
【0033】一例として述べると、Cu:W=10:9
0(重量比)の複合材はアルミナ磁器と熱膨張率が近似
するため、アルミナ磁器とろう付けされる放熱基板とし
て最も適している。
【0034】Cu:W=15:85(重量比)はベリリ
ア磁器と近似した熱膨張率をもち、Si素子を収納する
FET用セラミックパッケージとして使用される。
【0035】CuMo複合合金は熱伝導はCuW複合材
料のそれに比べて劣るが、比重が小さいため、大型パッ
ケージの基板として適している。
【0036】このように組成比率により熱特性(熱伝導
度および熱膨張率)が異なるため、単一素材を使用する
と、必ずしもパッケージ用放熱基板として全ての特性を
満足させることができない。ところが、この発明の方法
によると、次のように複数の要求特性を充たすことがで
きる。
【0037】一般にSi−FET用セラミックパッケー
ジとしては良好な熱特性と絶縁性が要求されるため、図
10に示すように外壁の多層絶縁セラミック基材22と
してAl2O3 が、半導体素子23を搭載する放熱絶
縁回路基板28としてBeOを用いた構造のセラミック
パッケージが使用されている。
【0038】この場合、外壁としての熱膨張率の異なる
Al2O3 材22とBeO回路基板28を同時にCu
W基板21にろう付けにて接合せねばならず、ろう付け
後冷却時の熱歪による両材料22、28の破損およびC
uW基板21の変形を防ぐため設計形状によりCu:W
=13:87、Cu:W=15:85など組成比を微妙
に調整して対処しているが、必ずしも問題点の解決には
至っていない。
【0039】しかるに、この発明の方法によれば図1に
示す平板1としてCu:W=20:80、平板2として
Cu:W=10:90のようにCuとWの比率の異なる
材料の組合わせよりなるCuW複合合金基板の作成が可
能になり、Al2O3 とBeOの2種類の材料を同時
にろう付けしても熱歪に起因する破損や変形などの問題
を解決することができるのである。
【0040】尚、この発明の方法にて作成した組成比の
異なる組合わせ基板は両材料の間に軟質のCuの薄い層
が存在するため、この薄層が緩衝層となって両材料の熱
膨張率の相違による接合後の変形が殆んど起こらないの
である。
【0041】図2に示す放熱性のパッケージにおいて、
パッケージ内にAl2O3 などのセラミック回路基板
3を平板2と半田付けする場合、熱膨張の観点からはC
uWベースメタルの使用が望ましいが、重量が重くなる
ため、CuMoベースメタルが使用されてきたが、この
発明の方法によれば図3の如く平板2としてのCuMo
材と平板1としてのCuW材のCu接合4による組合わ
せが可能になり、軽量かつAl2O3 やBeOのセラ
ミック回路基板3との接合に適したパッケージの作成が
可能となるのである。
【0042】尚、図2、図3において、5はコバール等
よりなる外枠、6はコバールリード線、7はガラスシー
ルである。
【0043】次に図16に示すように異なる材料の組合
わせによる実施例としてIC組立て後に通風冷却のため
にAl製フィン39をネジ止めして用いるネジ部38を
有するセラミックパッケージ用の基板40がある。図1
6の基板40のように従来の単一素材を用いてフィン取
付部、即ちネジ部38を切削加工にて形成する場合、ア
ルミナセラミック基板22とのろう付けに適したCu:
W=10:90%(重量比)が通常用いられるが、比重
が17.0g/ccと大きく、従って基板40としての
重量が大きくなってしまう。
【0044】しかしながら、この発明のように複数個の
組成の異なるCuWまたはCuMo複合合金をCuを介
して結合して得る放熱基板の製造法によれば、図17に
示すようにフィン取付け部、即ちネジ部11に比重が1
0.0g/ccと軽量のCu:Mo=15:85%(重
量比)を用い、基板2、即ちCu:W=10:90%(
重量比)とのCuを介しての接合ができ、従ってネジ部
11を大きくする事が可能となり放熱効果を著しく改善
することができる。
【0045】
【実施例】以下、実施例によりこの発明を詳細に説明す
る。
【0046】実施例1
【0047】W粉末に有機質バインダーとしてカンファ
ーを2重量%混合した混合粉末を金型に充填し、加圧し
て型押体を得た。この型押体を水素雰囲気中500 ℃
にて加熱してカンファーを蒸発除去した後、1400℃
で2時間焼結してWの多孔体を得た。
【0048】次いで、この多孔体に該多孔体の孔を充填
するに足る重量のCu板を重ね、水素雰囲気中1200
℃に加熱し、Cuを溶融して多孔体の孔に溶浸させ、1
0mm×10mm×1mm と30mm×30mm×0
.5mm の外周面をCuで覆われたCu:W=10:
90(重量比)のWとCuの複合合金を得た。
【0049】これらの複合合金の両面を研磨し、外周端
面を切削してCuを除去し、9mm ×9mm ×0.
8mm と29mm×29mm×0.3mm の平板1
、2を得た。
【0050】得られた2枚の平板1、2の間に 9mm
× 9mm×0.1mm のCu板4をカーボン治具の
中にセットし、水素雰囲気中1200℃で10分間加熱
してCuを溶融させたのち、冷却し図6の如き段付き放
熱基板を得た。接合部外周に付着したCuを切削除去し
た後、これをバレル研磨にて研磨し、外面に付着したC
uを除去した。
【0051】この基板の接合部断面組織の微構造を顕微
鏡で調べたところ、図7に示すように接合部には放熱に
悪影響を与えるような空孔は存在しなかった。
【0052】この表面にNiを施し、これを接合面にW
メタライズ及びNiメッキを施したAl2O3 基板8
と銀ロウにてろう付け接合して図4のようなIC用セラ
ミックパッケージを得た。
【0053】実施例2
【0054】実施例1と同様の方法にて形状7mm ×
7mm ×0.5mm 、組成Cu:W=20:80の
平板1と形状30mm×11mm×1mm 、組成Cu
:W=10:90の平板2を作成した。
【0055】この両平板1、2の間に7mm ×7mm
 ×0.1mm のCu箔4を挟み、実施例1と同様の
方法にて接合した段付き基板を用い、アルミナ枠8とベ
リリア板9を同時にろう付けし、図5に示すようなFE
T用パッケージを作成した。
【0056】得られたパッケージはベリリア板の割れは
なく、またパッケージ底面のソリが0.002mm 以
下となり、良好な放熱性を有するパッケージを得ること
ができた。
【0057】実施例3
【0058】Mo粉末に有機質バインダーとしてカンフ
ァーを2重量%混合した混合粉末を金型に充填し、加圧
して型押体を得た。この型押体を水素雰囲気中500 
℃にて加熱して、カンファーを除去した後、水素雰囲気
中1200℃で2時間焼結してMoの多孔体を得た。
【0059】次いで、このMo多孔体の孔に実施例1と
同様にしてCuを溶浸し、形状30mm×60mm×1
mm 、Cu:Mo=15:85( 重量比)のCuと
Moの複合合金を得、実施例1と同様に研磨して29m
m×59mm×0.8mm の平板2を得た。
【0060】また、別に実施例1と同様にして組成Cu
:W=10:90、20mm×20mm×0.5mm 
の平板1を得た。これら両平板1と2の間に20mm×
20mm×0.1mm のCu箔を挟み、実施例1と同
様の方法で接合した。
【0061】両平板1、2は図6に示すように欠陥のな
いうすいCu層4を介して接合されており、図5に示す
ようなパッケージに用いるに適した放熱基板を得ること
ができた。
【0062】かくして得た基板について接合部断面組織
の微構造を顕微鏡で調べたところ、図15に示すように
接合部には放熱に悪影響を与えるような空孔は存在しな
かった。
【0063】実施例4
【0064】実施例1と同様の方法で作成したφ18m
mのCu:W=10:90%(重量比)複合材と、実施
例3と同様の方法で作成したφ7×5mmのCu:Mo
=15:85%(重量比)複合材との間にφ7×0.1
mm のCu板を挟み、実施例1と同様の方法で接合し
て一体化した複合基板を得、次いでφ7×5mmの複合
材部分を切削加工してネジ部11を形成した。これにN
iメッキを施してアルミナセラミック積層板8とコバー
ルピン6を銀ろう付けして図17に示すIC用セラミッ
クパッケージを得た。
【0065】かくしてネジ部を基板部と同じCuW材で
作成した場合に比べてパッケージ重量で1g/ ヶの軽
量化が可能となった。
【0066】
【発明の効果】以上説明したように、この発明の方法は
溶浸法あるいは混合粉焼結法にて作った複数個の組成の
異なるCuWまたはCuMo材をCuの板または箔を介
して結合する結果、CuW、CuMo材内の残存空孔が
溶融Cuにて充填されることとなって性能のよい放熱基
板を得ることができるのである。
【図面の簡単な説明】
【図1】この発明の方法による放熱基板の構成を示す説
明図である。
【図2】この発明の放熱基板を用いた半導体用パッケー
ジの断面図である。
【図3】この発明の放熱基板を用いた半導体用パッケー
ジの断面図である。
【図4】この発明の放熱基板を用いた半導体用パッケー
ジの断面図である。
【図5】この発明の放熱基板を用いた半導体用パッケー
ジの断面図である。
【図6】この発明の方法による放熱基板の構成を示す説
明図である。
【図7】図6の放熱基板における接合部断面の組織構造
を示す顕微鏡写真である。
【図8】従来の放熱基板を用いた半導体用パッケージの
断面図である。
【図9】従来の放熱基板を用いた半導体用パッケージの
断面図である。
【図10】従来の放熱基板を用いた半導体用パッケージ
の断面図である。
【図11】従来の放熱基板を用いた半導体用パッケージ
の断面図である。
【図12】従来の放熱基板の構成を示す説明図である。
【図13】従来の放熱基板の構成を示す説明図である。
【図14】従来の放熱基板を用いた半導体用パッケージ
の断面図である。
【図15】図6の放熱基板における接合部断面の組織構
造を示す顕微鏡写真である。
【図16】従来の放熱基板のネジ部にAlフィンをネジ
止めした半導体用パッケージの断面図である。
【図17】この発明の方法によりネジ部を形成した半導
体用パッケージの断面図である。
【符号の説明】
1  放熱基板を構成する平板 2  放熱基板を構成する平板 3  回路基板 4  Cu接合層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  溶浸法または混合粉焼結法にて得たC
    uWまたはCuMo複合合金の複数個をCuを介して結
    合したことを特徴とする半導体搭載用放熱基板の製造法
  2. 【請求項2】  CuWまたはCuMo複合合金として
    複数個の組成の異なるCuWまたはCuMo複合合金を
    用いる請求項1記載の半導体搭載用放熱基板の製造法。
  3. 【請求項3】  請求項1または2記載の放熱基板を組
    み付けてなる半導体用パッケージ。
JP3013008A 1991-01-09 1991-01-09 半導体搭載用放熱基板の製造法と該基板を用いた半導体用パッケージ Pending JPH04348062A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3013008A JPH04348062A (ja) 1991-01-09 1991-01-09 半導体搭載用放熱基板の製造法と該基板を用いた半導体用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3013008A JPH04348062A (ja) 1991-01-09 1991-01-09 半導体搭載用放熱基板の製造法と該基板を用いた半導体用パッケージ

Publications (1)

Publication Number Publication Date
JPH04348062A true JPH04348062A (ja) 1992-12-03

Family

ID=11821145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3013008A Pending JPH04348062A (ja) 1991-01-09 1991-01-09 半導体搭載用放熱基板の製造法と該基板を用いた半導体用パッケージ

Country Status (1)

Country Link
JP (1) JPH04348062A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5305947A (en) * 1990-10-26 1994-04-26 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor-mounting heat-radiative substrates and semiconductor package using the same
JPH07153878A (ja) * 1993-11-26 1995-06-16 Tokyo Tungsten Co Ltd プラスチックパッケージされた半導体装置ならびにヒートシンクの製造方法
US6979901B2 (en) 2001-08-31 2005-12-27 Sumitomo Electric Industries, Ltd. Semiconductor heat-dissipating substrate, and manufacturing method and package therefor
US7745914B2 (en) 2005-03-22 2010-06-29 Kyocera Corporation Package for receiving electronic parts, and electronic device and mounting structure thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5305947A (en) * 1990-10-26 1994-04-26 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor-mounting heat-radiative substrates and semiconductor package using the same
JPH07153878A (ja) * 1993-11-26 1995-06-16 Tokyo Tungsten Co Ltd プラスチックパッケージされた半導体装置ならびにヒートシンクの製造方法
US6979901B2 (en) 2001-08-31 2005-12-27 Sumitomo Electric Industries, Ltd. Semiconductor heat-dissipating substrate, and manufacturing method and package therefor
US7745914B2 (en) 2005-03-22 2010-06-29 Kyocera Corporation Package for receiving electronic parts, and electronic device and mounting structure thereof

Similar Documents

Publication Publication Date Title
US5981085A (en) Composite substrate for heat-generating semiconductor device and semiconductor apparatus using the same
US5886407A (en) Heat-dissipating package for microcircuit devices
US5972737A (en) Heat-dissipating package for microcircuit devices and process for manufacture
KR101022583B1 (ko) 방열재 및 땜납 프리폼
US6238454B1 (en) Isotropic carbon/copper composites
US6737168B1 (en) Composite material and semiconductor device using the same
EP1414064A1 (en) Semiconductor device and package for housing semiconductor chip made of a metal-diamond composite
JP2004200346A (ja) 半導体素子収納用パッケージ、その製造方法及び半導体装置
KR20030028462A (ko) 고강도 다층 반도체 패키지 및 그 제조 방법
EP0482812B1 (en) Method for manufacturing semiconductor-mounting heat-radiative substrates and semiconductor package using the same
JP2003152145A (ja) 半導体放熱用基板とその製造方法及びパッケージ
JP3856640B2 (ja) 半導体搭載用放熱基板材料、その製造方法、及びそれを用いたセラミックパッケージ
JPH08186204A (ja) ヒートシンク及びその製造方法
EP1231633B1 (en) Material of heat-dissipating plate on which semiconductor is mounted, method for fabricating the same, and ceramic package produced by using the same
JPH04348062A (ja) 半導体搭載用放熱基板の製造法と該基板を用いた半導体用パッケージ
JP2000277953A (ja) セラミックス回路基板
JP4799069B2 (ja) 電子機器で用いる放熱板
JPH04230063A (ja) 多層ヒートシンク
KR100413848B1 (ko) 광모듈용 밀폐형 패키지
JPH05211248A (ja) 半導体搭載用複合放熱基板及びその製造方法
JPH0340453A (ja) 高周波高出力トランジスターパッケージ
JP2001217364A (ja) Al−SiC複合体
JP2004200567A (ja) 放熱体及びその製造方法、パワーモジュール用基板、パワーモジュール
JPS59114845A (ja) 諸特性の改善された容器を用いた半導体装置
JPH10150125A (ja) 半導体モジュール