JPH04343425A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH04343425A
JPH04343425A JP14407991A JP14407991A JPH04343425A JP H04343425 A JPH04343425 A JP H04343425A JP 14407991 A JP14407991 A JP 14407991A JP 14407991 A JP14407991 A JP 14407991A JP H04343425 A JPH04343425 A JP H04343425A
Authority
JP
Japan
Prior art keywords
layer
etching
pattern
resist
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP14407991A
Other languages
Japanese (ja)
Inventor
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14407991A priority Critical patent/JPH04343425A/en
Publication of JPH04343425A publication Critical patent/JPH04343425A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To remove a redeposit which is generated during etching of a lower- layer resist layer when patterning a high melting-point metal material layer with a three-layer resist process. CONSTITUTION:When a lower-layer resist lyaer with a non-uniform layer thickness is etched by using a mixed gas of O2/Cl2 in a bit wire machining of SRAM where a second-layer polycide film 9 is subjected to patterning. A high melting- point metal silicide layer 8 is exposed first at a region B with a thin layer thickness and then a compound with a composition consisting of for example WClx and WOxCly is generated. After it is sputtered, it is deposited at a pattern side-wall portion, thus forming a redeposit layer 13. After the second-layer polycide film 8 is subjected to patterning and then an intermediate layer pattern 11 is eliminated by RIE, the redeposit layer 13 can also be simultaneously volatilized and eliminated, thus preventing particle contamination when a lower-layer resist pattern 10a is subjected to ashing while a wafer is being heated at approximately 200 deg.C.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に高融点金属系材料層を下地として多層レジ
スト層をパターニングする際にパターン側壁部に再付着
する高融点金属系化合物を容易に除去し、パーティクル
汚染を防止する方法に関する。
[Industrial Application Field] The present invention relates to a method for manufacturing semiconductor devices, and in particular, when patterning a multilayer resist layer using a high melting point metal material layer as a base layer, it is easy to remove high melting point metal compounds that re-adhere to the side walls of the pattern. and a method for removing and preventing particle contamination.

【0002】0002

【従来の技術】半導体装置のデザイン・ルールがサブミ
クロンからクォーターミクロンのレベルへと高度に微細
化されるに伴い、各種加工技術に対する要求も一段と厳
しさを増している。フォトリソグラフィ技術もその例外
ではない。近年では、高解像度を求めて露光波長が短波
長化され、さらに基体の表面段差も増大していることも
あって、多層レジスト・プロセスの採用が必須となりつ
つある。多層レジスト・プロセスは、基体の表面段差を
吸収するに十分な厚い下層レジスト層と、高解像度を達
成するに十分な薄い上層レジスト層の少なくとも2種類
のレジスト層を組み合わせて使用する方法である。
BACKGROUND OF THE INVENTION As the design rules for semiconductor devices have become highly refined from submicron to quarter-micron levels, requirements for various processing techniques have become even more severe. Photolithography technology is no exception. In recent years, exposure wavelengths have been shortened in pursuit of high resolution, and the surface level difference of substrates has also increased, making it essential to employ a multilayer resist process. A multilayer resist process is a method that uses a combination of at least two types of resist layers: a lower resist layer that is thick enough to absorb surface differences in the substrate, and an upper resist layer that is thin enough to achieve high resolution.

【0003】良く知られた方法としては、基体上に下層
レジスト層、SOG(スピン・オン・グラス)等の酸化
シリコン系材料からなる極めて薄い中間層、およびフォ
トリソグラフィにより直接にパターニングされる薄い上
層レジスト層の3種類の層を使用する、いわゆる3層レ
ジスト・プロセスがある。このプロセスでは、まず上層
レジスト層が所定の形状にパターニングされ、これをマ
スクとしてその下の中間層がRIE(反応性イオン・エ
ッチング)によりパターニングされ、さらに前記上層レ
ジスト層と中間層とをマスクとしてO2 ガス等を用い
るドライエッチングにより下層レジスト層がパターニン
グされる。
A well-known method involves forming a lower resist layer on a substrate, an extremely thin intermediate layer made of a silicon oxide based material such as SOG (spin-on-glass), and a thin upper layer patterned directly by photolithography. There are so-called three-layer resist processes that use three types of resist layers. In this process, the upper resist layer is first patterned into a predetermined shape, and using this as a mask, the intermediate layer below is patterned by RIE (reactive ion etching), and then the upper resist layer and the intermediate layer are used as masks. The lower resist layer is patterned by dry etching using O2 gas or the like.

【0004】ところで、O2 ガスにより有機材料層で
ある下層レジスト層をパターニングする工程においては
、O* (酸素ラジカル)による等方的な燃焼反応に起
因するパターン形状劣化を防止するために、イオン入射
エネルギーをある程度高めた条件を採用することが必要
となる。つまり、低ガス圧かつ高バイアス・パワーとい
った条件下でイオンの平均自由行程と運動エネルギーを
増大させ、イオンによるスパッタ反応が主体となるエッ
チング機構にもとづいて高異方性を達成するわけである
。しかし、多層レジスト・プロセスの趣旨にもとづいて
下層レジスト層は基体の表面段差を吸収するに十分な膜
厚に形成される層であるから、その膜厚は局部的に大き
く異なっており、エッチングに要する時間も当然異なる
。したがって、被処理基板の全面にわたって下層レジス
ト層の不要部分を完全に除去しようとすると、層厚の薄
い部分において大幅なオーバーエッチングが起こること
となる。このオーバーエッチング時には、下層レジスト
層の層厚が比較的薄い部分において既に露出した下地材
料層が大きな入射エネルギーを有するイオンの照射を受
けてスパッタ除去され、その一部はパターンの側壁部に
再付着する。この再付着物は除去が困難であり、パーテ
ィクル汚染の原因ともなるので、できるだけその生成を
抑制したいところである。しかし、そのためにイオン入
射エネルギーを低下させると前述の等方的な燃焼反応が
優勢となり、異方性が低下してしまう。このため、イオ
ン入射エネルギーの低減と高異方性の確保とを両立し得
る有機材料層のドライエッチング方法が切望されている
By the way, in the process of patterning the lower resist layer, which is an organic material layer, using O2 gas, in order to prevent deterioration of the pattern shape due to the isotropic combustion reaction caused by O* (oxygen radicals), ion injection is performed. It is necessary to adopt conditions in which the energy is increased to some extent. In other words, the mean free path and kinetic energy of ions are increased under conditions of low gas pressure and high bias power, and high anisotropy is achieved based on an etching mechanism in which the sputtering reaction by ions is the main component. However, based on the purpose of the multilayer resist process, the lower resist layer is formed with a thickness sufficient to absorb the surface level difference of the substrate, so the thickness varies greatly locally, making it difficult for etching to occur. Of course, the time required varies. Therefore, if an attempt is made to completely remove unnecessary portions of the lower resist layer over the entire surface of the substrate to be processed, significant over-etching will occur in portions where the layer thickness is thin. During this over-etching, the underlying material layer that has already been exposed in the relatively thin portions of the lower resist layer is irradiated with ions with high incident energy and removed by sputtering, and some of it re-attaches to the sidewalls of the pattern. do. Since this redeposited matter is difficult to remove and also causes particle contamination, it is desirable to suppress its generation as much as possible. However, if the ion incident energy is lowered for this purpose, the above-mentioned isotropic combustion reaction becomes dominant and the anisotropy decreases. Therefore, there is a strong need for a dry etching method for an organic material layer that can both reduce ion incident energy and ensure high anisotropy.

【0005】かかる要望に対応する技術として、これま
でに(a)N2 ガスを用いるプロセス、(b)ECR
プラズマを用いる超低圧プロセス、(c)低温エッチン
グ・プロセス、等が提案されているが、いずれも直ちに
実用化することは困難である。上記(a)のN2 ガス
を用いるプロセスは、たとえばProceedings
of  5th  Dry  Process  Sy
mposium,(1983年),41ページに報告さ
れており、有機物と本来的にラジカル反応を起こしにく
いエッチャントであるNを使用することで、イオン入射
エネルギーを下げた条件でも高異方性を達成しようとす
るものである。しかし、この低反応性ゆえ、エッチング
速度の低下は免れない。上記(b)のECRプラズマを
用いる超低圧プロセスは、第35回応用物理学関係連合
講演会(1988年春季)講演予稿集502ページ,演
題番号28a−G−12に報告されており、10−4〜
10−5Torr台の超低圧下でラジカル生成量を低減
させ、実質的にイオンのみを用いたエッチングを可能と
するものである。しかし、イオン化率を考慮すると、実
用上十分なエッチング速度を確保することはやはり難し
い。また、5000リットル/秒クラスの大排気量型タ
ーボ・モレキュラー・ポンプが不可欠であること、上記
の低圧領域において正確な圧力制御を可能とする装置が
現状では入手できないこと等、ハードウェア面の制約も
大きい。上記(c)の低温エッチング・プロセスは、第
35回応用物理学関係連合講演会(1988年春季)講
演予稿集496ページ,演題番号28a−G−4に報告
されており、被処理基板を低温冷却することによりラジ
カル反応を凍結もしくは抑制しようとするものである。 この方法が原理的には最も優れていると考えられるが、
高異方性を確保するためには−100℃もしくはそれ以
上にも及ぶ低温冷却が必要となり、真空シール材の信頼
性や温度の制御性等、ハードウェア面の問題点がまだ多
い。
[0005] As technologies to meet such demands, (a) a process using N2 gas, (b) ECR
Ultra-low pressure processes using plasma, (c) low-temperature etching processes, etc. have been proposed, but it is difficult to immediately put them into practical use. The process using N2 gas in (a) above is, for example,
of 5th Dry Process Sy
mposium, (1983), p. 41, and by using N, which is an etchant that inherently does not easily cause radical reactions with organic substances, high anisotropy can be achieved even under conditions where the ion incident energy is lowered. That is. However, due to this low reactivity, the etching rate inevitably decreases. The ultra-low pressure process using ECR plasma in (b) above is reported in the Proceedings of the 35th Applied Physics Conference (Spring 1988), page 502, title number 28a-G-12, and is reported in 10- 4~
This reduces the amount of radicals generated under ultra-low pressures on the order of 10-5 Torr, making it possible to perform etching using substantially only ions. However, considering the ionization rate, it is still difficult to ensure a practically sufficient etching rate. In addition, there are hardware constraints such as the necessity of a large displacement turbo molecular pump in the 5,000 liter/second class, and the current inability to obtain equipment that enables accurate pressure control in the above-mentioned low pressure region. It's also big. The low-temperature etching process (c) above is reported in the 35th Applied Physics Association Lecture Conference (Spring 1988) Proceedings, page 496, presentation number 28a-G-4, in which the substrate to be processed is etched at a low temperature. It attempts to freeze or suppress radical reactions by cooling. Although this method is considered to be the best in principle,
In order to ensure high anisotropy, low-temperature cooling of -100° C. or higher is required, and there are still many problems in terms of hardware, such as the reliability of the vacuum sealing material and the controllability of temperature.

【0006】以上の問題点に鑑みて、本発明者は高異方
性の確保をラジカル性の低減とイオン性の増強のみに依
存するのではなく、反応生成物による側壁保護を併用し
て達成しようとする技術を各種提案している。つまり、
側壁保護を併用すれば、イオン入射エネルギーを実用的
なエッチング速度を損なわない程度に低減することがで
き、また低温エッチングを行うにしても従来よりも遙か
に室温に近い温度域で同等の効果が得られるのである。 たとえば、特開平2−244625号公報には、O2 
に塩素(Cl)系ガスを添加したエッチング・ガスを使
用することにより、下層レジスト層とCl系ガスとの反
応生成物であるCClx を側壁保護膜として堆積させ
ながら該下層レジスト層の異方性エッチングを行う技術
を開示した。また、特願平2−108752号明細書に
は、同じくO2 にCl系ガスを添加したエッチング・
ガスを使用して−80〜0℃の温度範囲で低温エッチン
グを行う技術を提案した。この技術によれば、従来の低
温エッチングよりは実用的な温度域でエッチングを行う
ことができ、しかも塩素系ガスの使用量を低減させた条
件でも高異方性が達成されるためパーティクル汚染が低
減される。
In view of the above problems, the present inventors achieved high anisotropy by not only relying on reducing radicalness and increasing ionicity, but also using sidewall protection by reaction products. We are proposing various technologies to achieve this goal. In other words,
When used in conjunction with sidewall protection, the ion incident energy can be reduced to a level that does not impair practical etching speed, and even when low-temperature etching is performed, the same effect can be achieved at a temperature much closer to room temperature than conventional etching. is obtained. For example, in Japanese Patent Application Laid-Open No. 2-244625, O2
By using an etching gas to which a chlorine (Cl) gas is added, CClx, which is a reaction product between the lower resist layer and the Cl gas, is deposited as a sidewall protective film while improving the anisotropy of the lower resist layer. Disclosed a technique for performing etching. In addition, Japanese Patent Application No. 108752/1997 also describes an etching method in which Cl-based gas is added to O2.
We proposed a technology that uses gas to perform low-temperature etching in the temperature range of -80 to 0°C. With this technology, etching can be performed in a more practical temperature range than conventional low-temperature etching, and high anisotropy is achieved even under conditions where the amount of chlorine-based gas used is reduced, reducing particle contamination. Reduced.

【0007】[0007]

【発明が解決しようとする課題】本発明者が先に提案し
たO2 /Cl系混合ガスによるエッチングは、実用的
なエッチング速度を確保した上で低エネルギーのイオン
による異方性加工を実用的な温度域で達成したという点
において、極めて画期的な技術である。しかし、近年の
ように半導体装置の製造分野における基体の表面段差が
ますます増大すると、100%にも及ぶオーバーエッチ
ングが必要とされる場合も生じており、下地材料層のス
パッタ除去、およびそれに伴う再付着物の生成が従来に
も増して深刻な問題となりつつある。ここで、下地材料
層がアルミニウム(Al)系材料層である場合について
は、本発明者が先に特開平2−244718号公報にお
いて、オーバーエッチング時にエッチング・ガスにBC
l3 を添加する技術を開示している。この技術によれ
ば、パターン側壁部にスパッタされたAl系材料が再付
着したとしても、これをBCl3 により除去しながら
下層レジスト層のオーバーエッチングを行うことが可能
となる。したがって、パーティクル汚染の虞れが回避で
きる。
[Problems to be Solved by the Invention] Etching using an O2 /Cl-based mixed gas, which was previously proposed by the present inventor, aims to achieve practical anisotropic processing using low-energy ions while ensuring a practical etching rate. This is an extremely ground-breaking technology in that it was achieved within the temperature range. However, in recent years, as the surface level difference of substrates in the field of semiconductor device manufacturing has increased, over-etching of up to 100% is sometimes required, resulting in sputter removal of the base material layer and the associated The formation of redeposited substances is becoming a more serious problem than ever before. Here, in the case where the base material layer is an aluminum (Al)-based material layer, the present inventor previously reported in Japanese Patent Application Laid-Open No. 2-244718 that BC is added to the etching gas during over-etching.
discloses a technique for adding l3. According to this technique, even if the sputtered Al-based material re-deposit on the sidewalls of the pattern, it is possible to over-etch the lower resist layer while removing it with BCl3. Therefore, the risk of particle contamination can be avoided.

【0008】しかしながら、下地材料層がCl系ガスで
はエッチングできない高融点金属系材料層である場合に
は、再付着物の除去は困難である。たとえば、タングス
テン・シリサイド(WSix )層の上で下層レジスト
層のオーバーエッチングを行おうとする場合、エッチン
グ・ガスにBCl3 を添加すると蒸気圧の低い塩化タ
ングステン(WClx )が形成されてしまう。つまり
、WSix そのもののスパッタ残渣ではなく、WCl
x がパターン側壁部に再付着してしまう可能性が高い
。このような再付着物は、発煙硝酸や硫酸−過酸化水素
混液等によるウェット処理、あるいは酸素プラズマ・ア
ッシング等のドライ処理のいずれによっても除去するこ
とが難しく、パーティクル汚染を惹起させる原因となる
。仮に、Cl系ガスを添加せずにO2 のみで下層レジ
スト層をオーバーエッチングしようとすれば、再付着物
の除去は一層困難である。それは、この場合の再付着物
が不揮発性の酸化タングステン(WOx )となるから
である。そこで本発明は、高融点金属系材料層上で有機
材料パターンを形成するためにオーバーエッチングを行
った際にも、形成された再付着物を最終的には完全に除
去できる半導体装置の製造方法を提供することを目的と
する。
However, if the underlying material layer is a high-melting point metal material layer that cannot be etched with Cl-based gas, it is difficult to remove the redeposited material. For example, when attempting to over-etch an underlying resist layer over a tungsten silicide (WSix) layer, adding BCl3 to the etching gas results in the formation of tungsten chloride (WClx) with a low vapor pressure. In other words, it is not the sputtering residue of WSix itself, but the WCl
There is a high possibility that x will be reattached to the pattern side wall. Such re-deposition is difficult to remove by either wet treatment using fuming nitric acid or a sulfuric acid-hydrogen peroxide mixture, or dry treatment such as oxygen plasma ashing, and causes particle contamination. If an attempt was made to over-etch the lower resist layer using only O2 without adding Cl-based gas, it would be even more difficult to remove the redeposited matter. This is because the re-deposition in this case becomes non-volatile tungsten oxide (WOx). Therefore, the present invention provides a method for manufacturing a semiconductor device that can ultimately completely remove the redeposit that is formed even when over-etching is performed to form an organic material pattern on a high-melting point metal material layer. The purpose is to provide

【0009】[0009]

【課題を解決するための手段】本発明の半導体の製造方
法は、上述の目的を達成するために提案されるものであ
り、高融点金属系材料層の上に形成された有機材料層の
少なくとも一部をO2 とCl系ガスとを含むエッチン
グ・ガスを用いてパターニングすることにより有機材料
パターンを形成する第1の工程と、前記有機材料パター
ンをマスクとして少なくとも前記高融点金属系材料層を
エッチングする第2の工程と、前記第1の工程において
前記有機材料パターンの側壁部に付着した高融点金属の
塩化物および/またはオキシ塩化物を揮発させ得る温度
に被処理基板を加熱しながら該有機材料パターンをアッ
シングする第3の工程とを有することを特徴とするもの
である。
[Means for Solving the Problems] A method for manufacturing a semiconductor according to the present invention is proposed to achieve the above-mentioned object. a first step of forming an organic material pattern by patterning using an etching gas partially containing O2 and Cl-based gas; and etching at least the high melting point metal material layer using the organic material pattern as a mask. a second step of heating the substrate to be processed at a temperature that can volatilize the chloride and/or oxychloride of the high melting point metal adhering to the side wall portion of the organic material pattern in the first step; The method is characterized by comprising a third step of ashing the material pattern.

【0010】0010

【作用】本発明では、まず有機材料層の少なくとも一部
をパターニングする工程において、本発明者が前述の特
開平2−244625号公報にも開示しているO2 /
Cl系混合ガスを使用する。この先願におけるCl系ガ
スは、もっぱら有機材料層との反応によりCClx を
生成させ、これを側壁保護に利用して有機材料層の異方
性加工を行うことを目的としたものであった。これに対
して今回の発明では、Cl系ガスはCClx の形成に
加え、オーバーエッチング時に露出する高融点金属系材
料層中の高融点金属を所定の蒸気圧を有する化合物に変
化させ、再付着したとしても後で除去が可能な状態とす
ることにも寄与している。したがって、本発明で述べる
ところの有機材料層の少なくとも一部とは、実質的には
下地の高融点金属系材料層との界面付近を含む領域であ
る。 たとえば、高融点金属がタングステン(W)である場合
、生成する化合物は塩化タングステン(WClx ;x
=2,4,5,6)およびオキシ塩化タングステン(W
OCl4 またはWO2 Cl2)となる。これらは、
いずれも常温常圧下では蒸気圧が低いため、イオンの垂
直入射が原理的に起こらないパターン側壁部に堆積し、
側壁保護効果を発揮する。しかし、低いながらも所定の
蒸気圧を有しているので、後に加熱を行えば除去するこ
とができる。本発明では、この加熱を有機材料パターン
のアッシング時、すなわちいわゆるレジスト・アッシン
グ工程において行う。これにより、上記再付着物は蒸気
圧の上昇により速やかに除去され、パーティクル汚染を
惹起させる虞れがなくなる。これに加えて、有機材料パ
ターンのアッシング速度の向上も期待できる。これに対
し、エッチング・ガスにO2 のみが使用されている場
合には生成する再付着物がWOx となるので、通常の
ウェット処理やドライ処理はもちろん、加熱によっても
除去することはできない。
[Operation] In the present invention, first, in the step of patterning at least a part of the organic material layer, O2/
A Cl-based mixed gas is used. The Cl-based gas in this prior application was intended to generate CClx exclusively through reaction with the organic material layer, and to utilize this for sidewall protection to perform anisotropic processing of the organic material layer. In contrast, in the present invention, in addition to forming CClx, the Cl-based gas changes the high-melting point metal in the high-melting point metal material layer exposed during over-etching into a compound with a predetermined vapor pressure, and redeposit. However, it also contributes to making it possible to remove it later. Therefore, at least a portion of the organic material layer as referred to in the present invention is a region substantially including the vicinity of the interface with the underlying high melting point metal material layer. For example, when the refractory metal is tungsten (W), the compound produced is tungsten chloride (WClx ;
=2,4,5,6) and tungsten oxychloride (W
OCl4 or WO2 Cl2). these are,
In both cases, the vapor pressure is low at room temperature and pressure, so ions are deposited on the sidewalls of the pattern, where vertical incidence does not occur in principle.
Demonstrates side wall protection effect. However, since it has a predetermined vapor pressure, although it is low, it can be removed by heating later. In the present invention, this heating is performed during ashing of the organic material pattern, that is, in a so-called resist ashing process. As a result, the redeposited matter is quickly removed due to an increase in vapor pressure, eliminating the possibility of causing particle contamination. In addition to this, an improvement in the ashing speed of organic material patterns can be expected. On the other hand, when only O2 is used as the etching gas, the redeposited matter that is generated becomes WOx, which cannot be removed by normal wet processing or dry processing, or even by heating.

【0011】[0011]

【実施例】以下、本発明の具体的な実施例について、図
面を参照しながら説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Specific embodiments of the present invention will be described below with reference to the drawings.

【0012】実施例1 本実施例は、本発明を3層レジスト・プロセスによるS
RAMのビット線加工に適用し、O2 /Cl2 混合
ガスを使用して2層目ポリサイド膜上の下層レジスト層
をエッチングし、そのオーバーエッチング時に生成した
高融点金属の塩化物およびオキシ塩化物をレジスト・ア
ッシング時にウェハを加熱することにより除去した例で
ある。このプロセスを、図1〜図4、および図5を参照
しながら説明する。
Example 1 This example describes how the present invention was applied to S by a three-layer resist process.
Applied to RAM bit line processing, the lower resist layer on the second polycide film is etched using O2 /Cl2 mixed gas, and the high melting point metal chloride and oxychloride generated during overetching are removed from the resist. - This is an example of removing by heating the wafer during ashing. This process will be described with reference to FIGS. 1-4 and 5.

【0013】図1は、エッチング前のウェハの一構成例
を示す概略断面図である。すなわち、予めシャロー・ト
レンチ型の素子分離領域2が形成されたシリコン基板1
上にSiO2 からなるゲート酸化膜を介して1層目ポ
リサイド膜によるゲート電極5が形成されている。この
ポリサイド・ゲート電極5は下層側の多結晶シリコン層
3と上層側の高融点金属シリサイド層4とが積層されて
なるものである。さらに、ウェハの全面はたとえばCV
DによりSiO2 を堆積させることにより形成された
層間絶縁膜6に被覆されており、その上には2層目ポリ
サイド膜9が形成されている。この2層目ポリサイド膜
9は下層側の多結晶シリコン層7と上層側の高融点金属
シリサイド層8とが積層されてなるものであり、SRA
Mのビット線を構成する部分である。本実施例では、上
記高融点金属シリサイドとしてWSix を使用した。 この2層目ポリサイド膜9をパターニングするために、
まずウェハの表面段差をほぼ吸収して平坦化できる厚さ
に下層レジスト層10が形成され、この上にSOG中間
層パターン11、上層レジスト・パターン12が順次形
成されている。ここで、上記下層レジスト層10は一例
としてノボラック系ポジ型フォトレジスト(東京応化工
業社製,商品名OFPR−800)を用いて形成した。 このとき、ポリサイド・ゲート電極5の配置に応じて層
厚の大きい領域Aと層厚の小さい領域Bが生ずるが、前
者における平均的な層厚は約1.0μmとした。上記中
間層パターン11は、一例としてSOG(東京応化工業
社製,商品名OCD−Type2)を塗布した後、20
0℃でベーキングを行うことにより約1500Åの層厚
に形成されており、後述の上層レジスト・パターン12
をマスクとするRIEにより既にパターニングされてい
る。上記上層レジスト・パターン12は、一例として化
学増幅系ポジ型フォトレジストの塗布層を形成した後、
KrFエキシマ・レーザ・リソグラフィおよび現像処理
を行ってパターニングされたものである。
FIG. 1 is a schematic cross-sectional view showing an example of the configuration of a wafer before etching. That is, a silicon substrate 1 on which a shallow trench type element isolation region 2 is formed in advance.
A gate electrode 5 made of a first layer polycide film is formed thereon via a gate oxide film made of SiO2. This polycide gate electrode 5 is formed by laminating a lower polycrystalline silicon layer 3 and an upper refractory metal silicide layer 4. Furthermore, the entire surface of the wafer is
It is covered with an interlayer insulating film 6 formed by depositing SiO2 using D, and a second polycide film 9 is formed thereon. This second polycide film 9 is formed by laminating a lower polycrystalline silicon layer 7 and an upper refractory metal silicide layer 8, and is an SRA.
This is a part constituting the M bit line. In this example, WSix was used as the high melting point metal silicide. In order to pattern this second layer polycide film 9,
First, a lower resist layer 10 is formed to a thickness that can substantially absorb and flatten the surface level difference of the wafer, and an SOG intermediate layer pattern 11 and an upper resist pattern 12 are sequentially formed thereon. Here, the lower resist layer 10 was formed using, for example, a novolak-based positive photoresist (manufactured by Tokyo Ohka Kogyo Co., Ltd., trade name: OFPR-800). At this time, a region A with a large layer thickness and a region B with a small layer thickness are generated depending on the arrangement of the polycide gate electrode 5, and the average layer thickness in the former is about 1.0 μm. For example, the intermediate layer pattern 11 is formed by coating SOG (manufactured by Tokyo Ohka Kogyo Co., Ltd., trade name OCD-Type 2), and then
It is formed to a layer thickness of approximately 1500 Å by baking at 0°C, and is similar to the upper layer resist pattern 12 described later.
It has already been patterned by RIE using as a mask. The upper resist pattern 12 is formed by forming a coating layer of a chemically amplified positive photoresist, for example.
It is patterned by KrF excimer laser lithography and development processing.

【0014】上述のウェハをRFバイアス印加型の有磁
場マイクロ波プラズマ・エッチング装置のウェハ載置電
極上にセットし、該ウェハ載置電極に内蔵される冷却配
管にたとえば外部のチラーからエタノールを冷媒として
供給循環させることにより該ウェハの温度を−60℃に
維持できるようにした。この状態でエッチング条件を一
例としてO2 流量40SCCM,Cl2 流量10S
CCM,ガス圧1.3Pa(10mTorr),マイク
ロ波パワー850W,RFバイアス・パワー100W(
2MHz)と設定し、上層レジスト・パターン12と中
間層パターン11とをマスクとして下層レジスト層10
をエッチングした。このエッチング過程では、上層レジ
スト・パターン12および下層レジスト層10の燃焼反
応が進行することはもちろんであるが、レジスト材料が
Ox + ,Clx + 等のイオンによりスパッタさ
れて生成したフラグメントが塩素化されてCClx が
形成され、これが側壁保護膜(図示せず。)として機能
した。この結果、図2に示されるように、良好な異方性
形状を有する下層レジスト・パターン10aが形成され
た。
The above-mentioned wafer is set on a wafer mounting electrode of an RF bias application type magnetic field microwave plasma etching apparatus, and ethanol is supplied as a coolant from an external chiller to a cooling pipe built into the wafer mounting electrode. The temperature of the wafer could be maintained at -60° C. by supplying and circulating the wafer. In this state, the etching conditions are O2 flow rate 40SCCM, Cl2 flow rate 10S as an example.
CCM, gas pressure 1.3 Pa (10 mTorr), microwave power 850 W, RF bias power 100 W (
2MHz), and using the upper resist pattern 12 and intermediate layer pattern 11 as masks, the lower resist layer 10 is
etched. In this etching process, not only does the combustion reaction of the upper resist pattern 12 and the lower resist layer 10 proceed, but also the fragments generated when the resist material is sputtered by ions such as Ox + and Clx + are chlorinated. CClx was formed, which functioned as a sidewall protective film (not shown). As a result, as shown in FIG. 2, a lower resist pattern 10a having a good anisotropic shape was formed.

【0015】このとき、領域Bでは下層レジスト・パタ
ーン10aの側壁部に再付着物層13が形成された。こ
れは、領域Bでは下層レジスト層10の層厚が薄いので
、図5に示されるようにエッチング途中で早い時期に高
融点金属シリサイド層8が露出し、該高融点金属シリサ
イド層8がOx + ,Clx + 等のイオンにスパ
ッタされ、かつO* ,Cl* 等によるラジカル反応
が進行してWClx やWOx Cly が生成するか
らである。つまり、領域Aにおいてジャスト・エッチン
グとなる条件でも領域Bでは大幅なオーバーエッチング
となるのである。ここで、上記WClx のうち、WC
l2 は空気中でも分解する不安定物質、WCl4 は
加熱により分解する昇華性物質である。WCl5 は常
圧下における融点が248℃,沸点が275.6℃であ
り、WCl6 は同じく融点が275℃,沸点が346
.7℃である。また、WOx Cly としてはWOC
l4 およびWO2 Cl2 が知られており、前者は
融点210.4℃,沸点227.5℃の昇華性物質であ
り、後者は融点266℃を示す。いずれの化合物も、後
述のダウンフロー型アッシング装置内のような低ガス圧
下では、加熱により蒸気圧が高まり容易に除去し得る物
質である。なお、図中では再付着物層13を説明の便宜
上厚く描いているが、実際には極めて薄い層であり、マ
スクを太らせて寸法変換差を発生させるようなものでは
ない。また、高融点金属シリサイド層8の中のSiは、
Clと化合してSiClx の形で除去されるので、上
記再付着物層13にはほとんど含まれない。
At this time, in region B, a re-deposition layer 13 was formed on the side wall of the lower resist pattern 10a. This is because the layer thickness of the lower resist layer 10 is thin in region B, so the high melting point metal silicide layer 8 is exposed early during etching as shown in FIG. , Clx + and the like, and a radical reaction by O*, Cl*, etc. proceeds to generate WClx and WOx Cly. In other words, even under conditions that result in just etching in region A, significant overetching occurs in region B. Here, among the above WClx, WC
12 is an unstable substance that decomposes even in the air, and WCl4 is a sublimable substance that decomposes when heated. WCl5 has a melting point of 248°C and a boiling point of 275.6°C under normal pressure, and WCl6 has a melting point of 275°C and a boiling point of 346°C.
.. It is 7℃. Also, as WOx Cly, WOC
14 and WO2 Cl2 are known, the former being a sublimable substance with a melting point of 210.4°C and a boiling point of 227.5°C, and the latter having a melting point of 266°C. Both compounds are substances that can be easily removed by increasing their vapor pressure by heating under a low gas pressure such as in a down-flow ashing device described below. Although the re-deposit layer 13 is drawn thick in the figure for convenience of explanation, it is actually an extremely thin layer and is not a layer that would cause a difference in dimension conversion by thickening the mask. Moreover, Si in the high melting point metal silicide layer 8 is
Since it combines with Cl and is removed in the form of SiClx, it is hardly included in the redeposited layer 13.

【0016】次に、ウェハを別の有磁場マイクロ波プラ
ズマ・エッチング装置に移設し、エッチング条件を一例
としてS2 F2 流量SCCM,ガス圧1.3Pa(
10mTorr),マイクロ波パワー850W,RFバ
イアス・パワー30W(2MHz),ウェハ温度−30
℃と設定し、上記中間層パターン11と下層レジスト・
パターン10aとをマスクとして2層目ポリサイド膜9
のエッチングを行った。ここで使用されたS2 F2 
は、本願出願人が先に特願平2−198045号明細書
において初めて提案した4種類のフッ化イオウのうちの
ひとつである。上記先願ではS2 F2 はSiO2 
系材料層のエッチング・ガスとして提案されているが、
放電解離によりプラズマ中にF* を生成することから
、各種Si系材料層のエッチングにも使用できる。つま
り、WSix からなる高融点金属シリサイド層8から
はWFx およびSiFx が、また多結晶シリコン層
7からはSiFx が生成し、これらの生成反応および
脱離がS+ ,SFx + ,F+ 等のイオンにアシ
ストされる形で異方性エッチングが進行するわけである
。また、S2 F2 からはプラズマ中に遊離のSが生
成してパターン側壁部に堆積し、図3に示されるように
側壁保護膜14を形成する。このように、気相中からの
生成物により側壁保護が行える点は、フッ化イオウを使
用するプロセスの重要な特徴である。 このようなプロセスによれば、中間層パターン11の存
在によりレジスト分解生成物が生成しない系においても
、異方性加工が可能となるからである。しかも、Sから
なる側壁保護膜14はエッチング終了後にはウェハを加
熱することにより容易に昇華除去できるため、パーティ
クル汚染を何ら生じないというメリットもある。この結
果、良好な異方性形状を有するビット線9aが形成され
た。なお、図3においてエッチング後の各層は元の番号
に添字aを付して表した(以下同様)。
Next, the wafer was transferred to another magnetic field microwave plasma etching apparatus, and the etching conditions were as follows: S2 F2 flow rate SCCM, gas pressure 1.3 Pa (
10 mTorr), microwave power 850 W, RF bias power 30 W (2 MHz), wafer temperature -30
℃, and the intermediate layer pattern 11 and the lower layer resist.
The second layer polycide film 9 is formed using the pattern 10a as a mask.
was etched. S2 F2 used here
is one of four types of sulfur fluoride that was first proposed by the applicant in Japanese Patent Application No. 2-198045. In the above prior application, S2 F2 is SiO2
Although it has been proposed as an etching gas for the layer of
Since F* is generated in plasma by discharge dissociation, it can also be used for etching various Si-based material layers. In other words, WFx and SiFx are generated from the high-melting point metal silicide layer 8 made of WSix, and SiFx is generated from the polycrystalline silicon layer 7, and the generation reaction and desorption of these are assisted by ions such as S+, SFx +, F+, etc. Anisotropic etching progresses in this manner. Furthermore, free S is generated in the plasma from S2F2 and deposited on the sidewalls of the pattern, forming the sidewall protective film 14 as shown in FIG. This ability to provide sidewall protection by products from the gas phase is an important feature of processes using sulfur fluoride. This is because, according to such a process, anisotropic processing is possible even in a system in which resist decomposition products are not generated due to the presence of the intermediate layer pattern 11. Moreover, since the sidewall protective film 14 made of S can be easily sublimated and removed by heating the wafer after etching, there is also the advantage that no particle contamination occurs. As a result, a bit line 9a having a good anisotropic shape was formed. In addition, in FIG. 3, each layer after etching is represented by adding a subscript a to the original number (the same applies hereinafter).

【0017】次に、上記のウェハを平行平板型RIE装
置に移設し、C4 F8 (オクタフルオロシクロブタ
ン,別名フロンC318)流量50SCCM,ガス圧1
.3Pa(10mTorr),RFバイアス・パワー1
350W(2MHz)の条件で中間層パターン11を除
去した。ここで使用したC4 F8 は、本願出願人が
先に特願平3−40996号明細書において提案した飽
和環状フルオロカーボン系ガスのひとつであり、1分子
から2個以上のCFx + を生成するので高速にエッ
チングが進行した。
Next, the above wafer was transferred to a parallel plate type RIE apparatus, and C4F8 (octafluorocyclobutane, also known as Freon C318) was heated at a flow rate of 50SCCM and a gas pressure of 1.
.. 3Pa (10mTorr), RF bias power 1
The intermediate layer pattern 11 was removed under the condition of 350 W (2 MHz). The C4 F8 used here is one of the saturated cyclic fluorocarbon gases that the applicant had previously proposed in Japanese Patent Application No. 3-40996. Etching progressed.

【0018】さらにその後、上記のウェハを赤外線ラン
プ加熱機構を具備した枚葉式のダウンフロー型アッシン
グ装置に移設し、ウェハを約200℃に加熱しながら酸
素プラズマにより下層レジスト・パターン10aをアッ
シングした。このときのガス圧は約27Pa(200m
Torr)である。この過程では、再付着物層13を構
成するWClx やWOx Cly の蒸気圧が加熱に
より上昇し、該再付着物層13は容易に除去された。ま
た、2層目ポリサイド膜9のエッチング時にビット線9
aの側壁部に堆積したSの側壁保護膜14も同時に昇華
除去された。この結果、最終的には図4に示されるよう
に、段差の大きいウェハ表面においても良好なビット線
9aのパターンを形成することができた。なお、上述の
200℃というウェハ加熱温度は、WCl6 (六塩化
タングステン)が177℃(450K)において10T
orr台の蒸気圧を示すことを考慮して設定した。WC
l6 の蒸気圧の温度依存性については、図6に示され
るとおりである。レジスト・アッシングが行われる通常
の条件下では、この程度の蒸気圧で十分にWCl6 の
揮発除去が可能である。WCl6 以外の組成を有する
各種塩化物およびオキシ塩化物は、WCl6 よりも沸
点が低いかあるいは不安定であるため、上述の加熱温度
にてすべて揮発させることができる。
Thereafter, the wafer was transferred to a single-wafer downflow ashing device equipped with an infrared lamp heating mechanism, and the lower resist pattern 10a was ashed with oxygen plasma while heating the wafer to about 200°C. . The gas pressure at this time was approximately 27 Pa (200 m
Torr). In this process, the vapor pressure of WClx and WOx Cly constituting the redeposit layer 13 was increased by heating, and the redeposit layer 13 was easily removed. Also, when etching the second layer polycide film 9, the bit line 9
At the same time, the S sidewall protective film 14 deposited on the sidewall portion of a was also removed by sublimation. As a result, as shown in FIG. 4, it was possible to form a good pattern of bit lines 9a even on the wafer surface with large steps. Note that the above-mentioned wafer heating temperature of 200°C means that WCl6 (tungsten hexachloride) is heated at 10T at 177°C (450K).
It was set in consideration of showing the vapor pressure of the order of orr. W.C.
The temperature dependence of the vapor pressure of l6 is as shown in FIG. Under normal conditions under which resist ashing is performed, WCl6 can be sufficiently removed by volatilization with this level of vapor pressure. Various chlorides and oxychlorides having compositions other than WCl6 have lower boiling points or are unstable than WCl6, so they can all be volatilized at the above-mentioned heating temperature.

【0019】実施例2 本実施例は、本発明を3層レジスト・プロセスによるS
RAMのビット線加工に適用し、下層レジスト層のエッ
チングにおいて下地であるポリサイド膜が初めに露出す
るまではNH3 を、それ以降のオーバーエッチング時
にはO2 /Cl2 混合ガスをそれぞれ使用し、オー
バーエッチング時に生成した高融点金属の塩化物および
オキシ塩化物をレジスト・アッシング時にウェハを加熱
することにより除去した例である。
Example 2 This example shows how the present invention was applied to S by a three-layer resist process.
Applied to RAM bit line processing, NH3 is used until the underlying polycide film is first exposed during etching of the lower resist layer, and an O2/Cl2 mixed gas is used during subsequent over-etching. This is an example in which chlorides and oxychlorides of high melting point metals are removed by heating the wafer during resist ashing.

【0020】ここで使用したウェハの構成は、高融点金
属シリサイド層4,8をモリブデン・シリサイド(Mo
Six )により形成した他は、実施例1で述べたもの
と同様である。本実施例では、まず上述のウェハを有磁
場マイクロ波プラズマ・エッチング装置にセットし、エ
ッチング条件を一例としてNH3 流量50SCCM,
ガス圧1.3Pa(10mTorr),マイクロ波パワ
ー850W,RFバイアス・パワー100W(2MHz
),ウェハ温度50℃と設定し、下層レジスト層10を
領域Bにおいてジャスト・エッチング状態となるまでエ
ッチングした。このエッチングが終了した状態は図5に
示されるとおりであり、下層レジスト・パターン10a
の側壁部にはまだ再付着物層は形成されていない。この
NH3 を用いるレジスト材料層のエッチングは、マイ
クロローディング効果の抑制を主目的として、本発明者
が先に特願平2−198044号明細書で提案したもの
であり、C,O,Nの各元素を含有する蒸気圧の低い反
応生成物を被エッチング領域に堆積させることができる
。この場合、0℃以下にも及ぶウェハの低温冷却は不要
であり、この点が本プロセスのメリットのひとつでもあ
る。
The structure of the wafer used here is that the high melting point metal silicide layers 4 and 8 are made of molybdenum silicide (Mo
The structure is the same as that described in Example 1, except that it is formed using the same method as in Example 1. In this example, the above-mentioned wafer was first set in a magnetic field microwave plasma etching apparatus, and the etching conditions were, for example, NH3 flow rate of 50 SCCM,
Gas pressure 1.3 Pa (10 mTorr), microwave power 850 W, RF bias power 100 W (2 MHz
), the wafer temperature was set at 50° C., and the lower resist layer 10 was etched in region B until it reached a just-etched state. The state after this etching is as shown in FIG. 5, where the lower resist pattern 10a
No redeposit layer has yet been formed on the side wall of the plate. This etching of the resist material layer using NH3 was previously proposed by the present inventor in Japanese Patent Application No. 2-198044, with the main purpose of suppressing the microloading effect. A low vapor pressure reaction product containing the elements can be deposited on the region to be etched. In this case, there is no need to cool the wafer at temperatures as low as 0° C. or lower, which is one of the advantages of this process.

【0021】次に、O2 流量20SCCM,Cl2 
流量30SCCM,ガス圧1.3Pa(10mTorr
),マイクロ波パワー850W、RFバイアス・パワー
30W(2MHz),ウェハ温度50℃と条件を変更し
、領域Aに残存する下層レジスト層10をエッチングし
た。 このとき、領域Bはオーバーエッチング状態となるため
、下地の高融点金属シリサイド層8がスパッタされ、前
述の図2に示されるように再付着物層13が形成された
。このときの再付着物層13の主な構成成分は、塩化モ
リブデン(MoClx )とオキシ塩化モリブデン(M
oOx Cly )である。ここで、MoClx のう
ち、MoCl2 ,MoCl3 ,MoCl4 は加熱
により容易に分解する不安定物質であり、MoCl5 
は常圧下において融点194℃,沸点268℃を示す。 また、MoOx Cly のうちMoOCl3 とMo
O3 Cl5 は昇華性物質である。MoOCl4 は
融点102℃,沸点197℃を示し、MoO2 Cl2
 は融点175℃,沸点250℃を示す。なお、本実施
例において上述のようにエッチングを2段階化し、後半
の工程において実施例1よりもCl2 流量比を高めた
条件を採用したのは、ウェハを低温冷却しない代わりに
オーバーエッチング時に側壁保護効果を強化する必要が
生じたからである。
Next, O2 flow rate 20SCCM, Cl2
Flow rate 30SCCM, gas pressure 1.3Pa (10mTorr)
), microwave power of 850 W, RF bias power of 30 W (2 MHz), and wafer temperature of 50° C., and the lower resist layer 10 remaining in region A was etched. At this time, since region B was in an over-etched state, the underlying refractory metal silicide layer 8 was sputtered, and the re-deposition layer 13 was formed as shown in FIG. 2 described above. The main components of the re-deposition layer 13 at this time are molybdenum chloride (MoClx) and molybdenum oxychloride (M
oOxCly). Here, among MoClx, MoCl2, MoCl3, and MoCl4 are unstable substances that easily decompose by heating, and MoCl5
has a melting point of 194°C and a boiling point of 268°C under normal pressure. In addition, among MoOx Cly, MoOCl3 and Mo
O3 Cl5 is a sublimable substance. MoOCl4 has a melting point of 102°C and a boiling point of 197°C, and MoO2 Cl2
has a melting point of 175°C and a boiling point of 250°C. Note that in this example, the etching was performed in two stages as described above, and the second half of the process adopted conditions where the Cl2 flow rate was higher than in Example 1.Instead of not cooling the wafer at a low temperature, the reason was to protect the sidewall during over-etching. This is because it became necessary to strengthen the effect.

【0022】その後、2層目ポリサイド膜9のエッチン
グ、中間層パターン11の除去、下層レジスト・パター
ン10aのアッシングを、実施例1と同様に行った。こ
こでも、レジスト・パターン10aのアッシング時のウ
ェハを約200℃としたが、これにより再付着物層13
を構成するMoClx およびMoOx Cly はす
べて揮発除去された。ちなみに、これらのMo化合物中
で最も安定なMoCl5 は27℃(300K)におい
て1Torr台の蒸気圧を示す。
Thereafter, the second polycide film 9 was etched, the intermediate layer pattern 11 was removed, and the lower resist pattern 10a was ashed in the same manner as in Example 1. Here, too, the temperature of the wafer during ashing of the resist pattern 10a was about 200°C, which caused the re-deposition layer 13
All of MoClx and MoOx Cly constituting the composition were removed by volatilization. Incidentally, MoCl5, which is the most stable among these Mo compounds, exhibits a vapor pressure on the order of 1 Torr at 27°C (300K).

【0023】以上、本発明を2つの実施例にもとづいて
説明したが、本発明は以上の各実施例に何ら限定される
ものではなく、たとえばエッチング・ガスにはエッチン
グ速度の制御や反応生成物による側壁保護効果の増強を
図る目的でN2 等を適宜添加しても良い。あるいは、
スパッタリング効果、希釈効果、冷却効果等を期待する
意味で、HeやAr等の希ガスを添加しても良い。その
他の条件も、被エッチンング材料層の種類や層厚、エッ
チング装置等に応じて最適化されるべきものである。
Although the present invention has been described above based on two embodiments, the present invention is not limited to the above embodiments. N2 or the like may be added as appropriate for the purpose of enhancing the side wall protection effect. or,
A rare gas such as He or Ar may be added in order to obtain a sputtering effect, a dilution effect, a cooling effect, etc. Other conditions should also be optimized depending on the type and thickness of the material layer to be etched, the etching apparatus, etc.

【0024】[0024]

【発明の効果】以上の説明からも明らかなように、本発
明では高融点金属系材料層の上で有機材料層をオーバー
エッチングする際に、該高融点金属系材料層に由来して
必然的に形成される再付着物を後に除去し易い組成とし
ておくため、アッシング時にウェハを加熱することによ
り有機材料パターンと再付着物とを同時に除去すること
ができる。したがって、多層レジスト・プロセスにおけ
る下層側のレジスト層のように、ウェハの表面段差を吸
収する必要から不均一な層厚に形成される有機材料層を
パターニングする場合にも、再付着物によるパーティク
ル汚染を惹起させることなく、クリーンなエッチングを
行うことができる。本発明は、微細なデザイン・ルール
にもとづいて設計され高集積度,高性能を有する半導体
装置の製造において極めて有効である。
Effects of the Invention As is clear from the above explanation, in the present invention, when over-etching an organic material layer on a high melting point metal material layer, the By heating the wafer during ashing, the organic material pattern and the redeposit can be removed at the same time in order to have a composition that makes it easy to remove the redeposit that is formed later. Therefore, even when patterning an organic material layer that is formed to a non-uniform layer thickness due to the need to absorb the surface level difference of the wafer, such as the lower resist layer in a multilayer resist process, particle contamination due to re-deposition may occur. Clean etching can be performed without causing The present invention is extremely effective in manufacturing semiconductor devices designed based on fine design rules and having high integration and high performance.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明を3層レジスト・プロセスによるSRA
Mのビット線加工に適用したプロセスにおいて、上層レ
ジスト・パターンをマスクとして中間層パターンが形成
された状態を示す概略断面図である。
[Figure 1] The present invention is applied to SRA using a three-layer resist process.
FIG. 3 is a schematic cross-sectional view showing a state in which an intermediate layer pattern is formed using the upper layer resist pattern as a mask in a process applied to bit line processing of M.

【図2】図1における下層レジスト層がパターニングさ
れ、下層レジスト・パターンと再付着物層が形成された
状態を示す概略断面図である。
FIG. 2 is a schematic cross-sectional view showing a state in which the lower resist layer in FIG. 1 has been patterned to form a lower resist pattern and a redeposit layer.

【図3】図2における2層目ポリサイド膜がパターニン
グされ、ビット線が形成された状態を示す概略断面図で
ある。
3 is a schematic cross-sectional view showing a state in which the second layer polycide film in FIG. 2 is patterned and bit lines are formed; FIG.

【図4】図3における中間層パターン,下層レジスト・
パターン,再付着物層が除去された状態を示す概略断面
図である。
[Figure 4] Intermediate layer pattern, lower layer resist,
FIG. 3 is a schematic cross-sectional view showing a state in which the pattern and redeposited matter layer have been removed.

【図5】上記下層レジスト層のエッチングの途中段階に
おいて、下層レジスト層の層厚の薄い領域がジャスト・
エッチングされた状態を示す概略断面図である。
FIG. 5: In the middle of the etching of the lower resist layer, the thin region of the lower resist layer is just etched.
FIG. 3 is a schematic cross-sectional view showing an etched state.

【図6】WCl6 の蒸気圧の温度依存性を示す特性図
である。
FIG. 6 is a characteristic diagram showing the temperature dependence of the vapor pressure of WCl6.

【符号の説明】[Explanation of symbols]

6          ・・・層間絶縁膜7     
     ・・・(2層目ポリサイド膜の)多結晶シリ
コン層 8          ・・・(2層目ポリサイド膜の
)高融点金属シリサイド層 9          ・・・2層目ポリサイド膜9a
        ・・・ビット線
6 ... Interlayer insulating film 7
...Polycrystalline silicon layer 8 (of the second layer polycide film) ...High melting point metal silicide layer 9 (of the second layer polycide film) ...Second layer polycide film 9a
...Bit line

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  高融点金属系材料層の上に形成された
有機材料層の少なくとも一部をO2 と塩素系ガスとを
含むエッチング・ガスを用いてパターニングすることに
より有機材料パターンを形成する第1の工程と、前記有
機材料パターンをマスクとして少なくとも前記高融点金
属系材料層をエッチングする第2の工程と、前記第1の
工程において前記有機材料パターンの側壁部に付着した
高融点金属の塩化物および/またはオキシ塩化物を揮発
させ得る温度に被処理基板を加熱しながら該有機材料パ
ターンをアッシングする第3の工程とを有することを特
徴とする半導体装置の製造方法。
1. A method of forming an organic material pattern by patterning at least a part of the organic material layer formed on the high melting point metal material layer using an etching gas containing O2 and chlorine gas. a second step of etching at least the refractory metal-based material layer using the organic material pattern as a mask; and chlorination of the refractory metal attached to the sidewall of the organic material pattern in the first step. a third step of ashing the organic material pattern while heating the substrate to be processed to a temperature that can volatilize the organic material and/or oxychloride.
JP14407991A 1991-05-21 1991-05-21 Manufacture of semiconductor device Withdrawn JPH04343425A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14407991A JPH04343425A (en) 1991-05-21 1991-05-21 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14407991A JPH04343425A (en) 1991-05-21 1991-05-21 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH04343425A true JPH04343425A (en) 1992-11-30

Family

ID=15353779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14407991A Withdrawn JPH04343425A (en) 1991-05-21 1991-05-21 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH04343425A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002510878A (en) * 1998-04-02 2002-04-09 アプライド マテリアルズ インコーポレイテッド Method for etching a low-k dielectric

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002510878A (en) * 1998-04-02 2002-04-09 アプライド マテリアルズ インコーポレイテッド Method for etching a low-k dielectric

Similar Documents

Publication Publication Date Title
JPH0621018A (en) Dry etching method
JP3191407B2 (en) Wiring formation method
US5314576A (en) Dry etching method using (SN)x protective layer
JPH0786244A (en) Dry etching method
JP3116533B2 (en) Dry etching method
US6271115B1 (en) Post metal etch photoresist strip method
JP3319003B2 (en) Dry etching method of gate electrode material on gate insulating film
US5741742A (en) Formation of aluminum-alloy pattern
JP3281158B2 (en) Method for manufacturing semiconductor device
JP3277414B2 (en) Dry etching method
JP3750231B2 (en) Method for forming multilayer wiring
JPH04343425A (en) Manufacture of semiconductor device
JP3118946B2 (en) Dry etching method
JP3353462B2 (en) Dry etching method
JP3082396B2 (en) Method for manufacturing semiconductor device
JP3570098B2 (en) Dry etching method
JP3225559B2 (en) Dry etching method
JP3166242B2 (en) Dry etching method
JP2687769B2 (en) Dry etching method
JP3348542B2 (en) Method for patterning silicon-based material layer
JP3326868B2 (en) Method of forming aluminum-based pattern
JP3318777B2 (en) Dry etching method
JP3111640B2 (en) Dry etching method
JPH08339987A (en) Wiring forming method
JP3344027B2 (en) Dry etching method

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980806