JPH04341726A - Manufacture of electric field electron emitting device - Google Patents
Manufacture of electric field electron emitting deviceInfo
- Publication number
- JPH04341726A JPH04341726A JP3111377A JP11137791A JPH04341726A JP H04341726 A JPH04341726 A JP H04341726A JP 3111377 A JP3111377 A JP 3111377A JP 11137791 A JP11137791 A JP 11137791A JP H04341726 A JPH04341726 A JP H04341726A
- Authority
- JP
- Japan
- Prior art keywords
- cathode electrode
- etching
- layer
- gate electrode
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 230000005684 electric field Effects 0.000 title abstract 3
- 238000005530 etching Methods 0.000 claims abstract description 117
- 238000000034 method Methods 0.000 claims abstract description 52
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 239000002245 particle Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 153
- 239000000758 substrate Substances 0.000 claims description 45
- 239000011241 protective layer Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010409 thin film Substances 0.000 description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 31
- 229920002120 photoresistant polymer Polymers 0.000 description 25
- 235000012239 silicon dioxide Nutrition 0.000 description 20
- 239000010408 film Substances 0.000 description 19
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 229910052750 molybdenum Inorganic materials 0.000 description 11
- 239000011733 molybdenum Substances 0.000 description 11
- 239000000377 silicon dioxide Substances 0.000 description 11
- 239000010453 quartz Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 239000011651 chromium Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は電界効果にて電子を放出
する電界電子放出装置の製造方法に関する。さらに詳し
くは平面基板の表面に概ね平行な放出突起をもつカソー
ド電極を具備するラテラル型の電界電子放出装置の製造
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a field electron emission device that emits electrons by a field effect. More specifically, the present invention relates to a method for manufacturing a lateral type field electron emission device having a cathode electrode having an emission projection approximately parallel to the surface of a flat substrate.
【０００２】0002
【従来の技術】従来のラテラル型の電界電子放出装置と
して、伊藤順司が応用物理、第５９巻、第２号、ｐｐ．
１６４〜１６９（１９９０）に報告したものがある。図
６は従来の電界電子放出装置の概略平面図を示したもの
である。2. Description of the Related Art A conventional lateral type field electron emission device has been described by Junji Ito in Applied Physics, Vol. 59, No. 2, pp.
164-169 (1990). FIG. 6 shows a schematic plan view of a conventional field electron emission device.
【０００３】これは平面型三極管素子と呼ばれ、石英基
板１０１の表面に楔型のエミッター電極１０２と、柱を
有するゲート電極１０３と、アノード電極１０４を順に
横に並べて形成した構造である。これら三つの電極は厚
さ１μｍのタングステン薄膜をフォトエッチング技術に
よってエッチング加工し形成したものである。エミッタ
ー電極１０２は１０μｍピッチで１７０個並べてあり、
エミッター電極１０２とゲート電極１０３との距離は１
５μｍ、ゲート電極１０３とアノード電極１０４との距
離は１０μｍである。This device is called a planar triode device, and has a structure in which a wedge-shaped emitter electrode 102, a pillar-shaped gate electrode 103, and an anode electrode 104 are formed on the surface of a quartz substrate 101 in this order. These three electrodes are formed by etching a 1 μm thick tungsten thin film using photo-etching technology. 170 emitter electrodes 102 are arranged at a pitch of 10 μm,
The distance between the emitter electrode 102 and the gate electrode 103 is 1
The distance between the gate electrode 103 and the anode electrode 104 is 10 μm.
【０００４】この平面型三極管素子の電気特性を５×１
０ー６Ｐａの真空度で測定したところ、放出電流はフォ
ウラー・ノルデハイム（Ｆ・Ｎ）トンネル電流であり、
ゲート電圧が２２０Ｖ、アノード電圧が３１８Ｖのとき
、約１．２μＡのアノード電流が得られた。これはエミ
ッター電極１個につき７ｎＡのアノード電流となる。相
互コンダクタンスは約０．１μＳであった。The electrical characteristics of this planar triode element are 5×1
When measured at a vacuum degree of 0-6 Pa, the emission current is a Fowler-Nordeheim (F・N) tunneling current,
When the gate voltage was 220V and the anode voltage was 318V, an anode current of about 1.2 μA was obtained. This results in an anode current of 7 nA per emitter electrode. The transconductance was approximately 0.1 μS.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら従来の平
面型三極管素子は以下に述べるようないくつかの問題点
があった。すなわち、エミッター電極１０２、ゲート電
極１０３およびアノード電極１０４は同層の金属薄膜よ
り形成されているため、エミッター電極１０２の先端よ
り放出された電子はアノード電極１０４に向かって進行
するとき、これらの電極と同一平面にあるゲート電極１
０３に衝突する。ゲート電極１０３には正電位が印加さ
れているため、これに衝突した電子の一部はゲート電極
１０３に流入する。この結果、アノード電極１０４に流
入する電子の収率（アノード電流／全放出電流）が低下
し、電力効率や相互コンダクタンスが低いといった電気
特性の低下を招いていた。従来技術では収率が６０％程
度である。However, conventional planar triode elements have had several problems as described below. That is, since the emitter electrode 102, the gate electrode 103, and the anode electrode 104 are formed of the same layer of metal thin film, when the electrons emitted from the tip of the emitter electrode 102 travel toward the anode electrode 104, these electrodes Gate electrode 1 on the same plane as
Collision with 03. Since a positive potential is applied to the gate electrode 103, some of the electrons that collide with it flow into the gate electrode 103. As a result, the yield of electrons flowing into the anode electrode 104 (anode current/total emission current) decreases, leading to a decrease in electrical characteristics such as low power efficiency and low mutual conductance. In the conventional technology, the yield is about 60%.
【０００６】また、エミッター電極１０２とゲート電極
１０３は同一のフォトエッチング工程で形成される。こ
れらの電極間距離はレジスト露光時の解像度で決定され
、実用化レベルでは０．８μｍが限界である。しかも微
細になるほどばらつきが大きい。電界効果による電子放
出においては、電子放出の閾値電圧やその均一性はエミ
ッター電極１０２とゲート電極１０３の距離に大きく依
存するため、従来の平面型三極管素子は閾値電圧の低減
化が難しく、低減できても均一性が悪くなるという問題
があった。Furthermore, the emitter electrode 102 and the gate electrode 103 are formed in the same photo-etching process. The distance between these electrodes is determined by the resolution during resist exposure, and the limit for practical use is 0.8 μm. Moreover, the finer the pattern, the greater the variation. In electron emission due to the field effect, the threshold voltage of electron emission and its uniformity greatly depend on the distance between the emitter electrode 102 and the gate electrode 103. Therefore, in conventional planar triode elements, it is difficult to reduce the threshold voltage, and it is difficult to reduce the threshold voltage. However, there was a problem that uniformity deteriorated.
【０００７】さらに、エミッター電極１０２の突起先端
の曲率半径も閾値電圧に大きく影響を及ぼす。曲率半径
が小さいほど閾値電圧は小さくなるが、従来の製造方法
ではその曲率半径はフォトレジストのだれによって２０
００Åが限界であった。実用的な閾値電圧を得るために
は、曲率半径は少なくも１０００Å以下であることが望
ましいが、従来の技術ではその達成が困難であった。Furthermore, the radius of curvature of the tip of the protrusion of the emitter electrode 102 also greatly affects the threshold voltage. The smaller the radius of curvature, the lower the threshold voltage, but in conventional manufacturing methods, the radius of curvature is
The limit was 00 Å. In order to obtain a practical threshold voltage, it is desirable that the radius of curvature is at least 1000 Å or less, but this has been difficult to achieve with conventional techniques.
【０００８】そこで本発明は、このような従来技術の問
題点を克服するためのもので、その目的とするところは
、エミッター電極とゲート電極の距離を均一性よく短か
くし、しかも突起先端の曲率半径を小さくして閾値電圧
を低減化した電界電子放出装置の製造方法を提供すると
ころにある。[0008] The present invention has been made to overcome these problems of the prior art, and its purpose is to shorten the distance between the emitter electrode and the gate electrode with good uniformity, and to reduce the curvature of the tip of the protrusion. It is an object of the present invention to provide a method for manufacturing a field electron emission device in which the threshold voltage is reduced by reducing the radius.
【０００９】[0009]
【課題を解決するための手段】本発明の電界電子放出装
置の製造方法は、絶縁性の平面基板の表面にゲート電極
を形成する工程と、前記ゲート電極を含んだ前記平面基
板の表面に絶縁層を形成する工程と、前記絶縁層の表面
にカソード電極層を形成する工程と、前記カソード電極
層の表面にエッチング保護層を形成する工程と、過剰エ
ッチング法で前記エッチング保護層を放出突起形状を含
むカソード電極の形状に加工しエッチングマスクを形成
する工程と、前記カソード電極層を前記エッチングマス
クの形状に加工しカソード電極を形成する工程と、前記
エッチングマスクを除去する工程と、前記カソード電極
をマスクとして前記絶縁層を加工し前記カソード電極の
下部に島状絶縁層を形成する工程と、を少なくも含むこ
とを特徴とし、また、平面基板の表面に絶縁層を形成す
る工程と、前記絶縁層の表面にカソード電極層を形成す
る工程と、前記カソード電極層の表面にエッチング保護
層を形成する工程と、過剰エッチング法で前記エッチン
グ保護層を放出突起形状を含むカソード電極の形状に加
工しエッチングマスクを形成する工程と、前記カソード
電極層を前記エッチングマスクの形状に加工しカソード
電極を形成する工程と、前記カソード電極をマスクとし
て前記絶縁層を加工し島状絶縁層を形成する工程と、方
向性粒子堆積法でゲート電極層を形成する工程と、前記
ゲート電極層を加工してゲート電極を形成する工程と、
を少なくも含むことを特徴とし、さらに、平面基板の表
面に絶縁層を形成する工程と、前記絶縁層の表面にカソ
ード電極層を形成する工程と、前記カソード電極層の表
面にエッチング保護層を形成する工程と、過剰エッチン
グ法で前記エッチング保護層を放出突起形状を含むカソ
ード電極の形状に加工しエッチングマスクを形成する工
程と、前記カソード電極層を前記エッチングマスクの形
状に加工しカソード電極を形成する工程と、前記カソー
ド電極をマスクとして前記絶縁層を加工し島状絶縁層を
形成する工程と、方向性粒子堆積法でゲート電極層を形
成する工程と、前記エッチングマスクを除去するリフト
オフ法で前記エッチングマスク表面のゲート電極層を除
去する工程と、前記ゲート電極層を加工してゲート電極
を形成する工程と、を少なくも含むことを特徴とする。[Means for Solving the Problems] A method for manufacturing a field electron emission device of the present invention includes the steps of forming a gate electrode on the surface of an insulating flat substrate, and forming an insulating layer on the surface of the flat substrate including the gate electrode. a step of forming a cathode electrode layer on the surface of the insulating layer, a step of forming an etching protection layer on the surface of the cathode electrode layer, and an overetching method to release the etching protection layer into a protrusion shape. forming an etching mask by processing the cathode electrode layer into the shape of the etching mask, removing the etching mask, and forming an etching mask by processing the cathode electrode layer into the shape of the etching mask; forming an island-shaped insulating layer under the cathode electrode by processing the insulating layer using the insulating layer as a mask, and forming an insulating layer on the surface of the planar substrate; a step of forming a cathode electrode layer on the surface of the insulating layer, a step of forming an etching protection layer on the surface of the cathode electrode layer, and processing the etching protection layer into the shape of the cathode electrode including the shape of the emission protrusion by an over-etching method. a step of forming an etching mask, a step of processing the cathode electrode layer into the shape of the etching mask to form a cathode electrode, and a step of processing the insulating layer using the cathode electrode as a mask to form an island-shaped insulating layer. a step of forming a gate electrode layer by a directional particle deposition method; a step of processing the gate electrode layer to form a gate electrode;
The method further comprises a step of forming an insulating layer on the surface of the planar substrate, a step of forming a cathode electrode layer on the surface of the insulating layer, and a step of forming an etching protection layer on the surface of the cathode electrode layer. a step of forming an etching mask by processing the etching protection layer into the shape of a cathode electrode including the shape of an emitting projection using an over-etching method; and a step of processing the cathode electrode layer into the shape of the etching mask to form a cathode electrode. a step of processing the insulating layer using the cathode electrode as a mask to form an island-like insulating layer, a step of forming a gate electrode layer by a directional particle deposition method, and a lift-off method of removing the etching mask. The method is characterized in that it includes at least the steps of: removing the gate electrode layer on the surface of the etching mask; and processing the gate electrode layer to form a gate electrode.
【００１０】0010
（実施例）本実施例では絶縁層を挟んでゲート電極とカ
ソード電極が部分的に積層された構造を有する電界電子
放出装置とその製造方法について述べる。(Embodiment) In this embodiment, a field emission device having a structure in which a gate electrode and a cathode electrode are partially laminated with an insulating layer in between, and a method for manufacturing the same will be described.
【００１１】図１は本実施例の電界電子放出装置の部分
斜視図である。本装置は石英基板よりなる平面基板１の
表面に厚さ２０００Åのモリブデン薄膜よりなるゲート
電極２およびアノード電極３を設け、ゲート電極２の表
面の一部および平面基板１の表面の一部を共有して厚さ
５０００Åの二酸化シリコン（ＳｉＯ２ ）薄膜よりな
る島状絶縁層１０を設け、島状絶縁層１０およびそこか
らオーバーハングした状態で厚さ２０００Åのモリブデ
ン薄膜よりなるカソード電極９を設けた構造である。FIG. 1 is a partial perspective view of the field electron emission device of this embodiment. In this device, a gate electrode 2 and an anode electrode 3 made of a molybdenum thin film with a thickness of 2000 Å are provided on the surface of a flat substrate 1 made of a quartz substrate, and a part of the surface of the gate electrode 2 and a part of the surface of the flat substrate 1 are shared. A structure in which an island-shaped insulating layer 10 made of a silicon dioxide (SiO2) thin film with a thickness of 5000 Å is provided, and a cathode electrode 9 made of a molybdenum thin film with a thickness of 2000 Å is provided overhanging the island-shaped insulating layer 10. It is.
【００１２】カソード電極９は２０μｍピッチで配置さ
れた複数の放出突起１１を有する。放出突起１１は平面
基板１に平行にゲート電極２の方向に突出した構造であ
り、その先端の曲率半径は３００Åである。ゲート電極
２と放出突起１１は空間および島状絶縁層１０を挟んで
互いに平行に重なり、これらの距離（Ｌｇｋ）は島状絶
縁層１０の膜厚に等しく５０００Åである。また、ゲー
ト電極２とアノード電極３の距離（Ｌａｇ）は約５μｍ
、放出突起１１とアノード電極３の距離（Ｌａｋ）は約
１２μｍである。The cathode electrode 9 has a plurality of emission protrusions 11 arranged at a pitch of 20 μm. The emission protrusion 11 has a structure that protrudes parallel to the planar substrate 1 in the direction of the gate electrode 2, and the radius of curvature of its tip is 300 Å. The gate electrode 2 and the emission projection 11 overlap each other in parallel with the space and the island-shaped insulating layer 10 in between, and the distance (Lgk) between them is equal to the film thickness of the island-shaped insulating layer 10, which is 5000 Å. Also, the distance (Lag) between the gate electrode 2 and the anode electrode 3 is approximately 5 μm.
, the distance (Lak) between the emission protrusion 11 and the anode electrode 3 is about 12 μm.
【００１３】この電界電子放出装置は放出突起１１がゲ
ート電極２よりも高い位置にあり、放出突起１１より放
出された電子はゲート電極２に衝突することなくアノー
ド電極３に到達できるため、無効電流が少なく効率がよ
い。In this field electron emission device, the emission protrusion 11 is located at a higher position than the gate electrode 2, and the electrons emitted from the emission protrusion 11 can reach the anode electrode 3 without colliding with the gate electrode 2, so that no reactive current is generated. is less and more efficient.
【００１４】図２は本実施例の電界電子放出装置の製造
方法を説明するためのもので、主要な製造工程が終了し
た後の概略断面図である。図２（Ａ）はゲート電極２お
よびアノード電極３の形成後の断面図である。使用した
平面基板１は厚さ１．１ｍｍ、直径３インチの透明な石
英基板である。平面基板１の表面にスパッタ法によって
膜厚２０００Åのモリブデン薄膜を堆積した後、フォト
レジストをマスクとしてＣＦ４ ／Ｏ２ プラズマによ
るドライエッチング法によりモリブデン薄膜をテーパ形
状に加工し、ゲート電極２およびアノード電極３を形成
した。FIG. 2 is for explaining the method of manufacturing the field electron emission device of this embodiment, and is a schematic cross-sectional view after the main manufacturing steps have been completed. FIG. 2(A) is a cross-sectional view after the gate electrode 2 and anode electrode 3 are formed. The flat substrate 1 used was a transparent quartz substrate with a thickness of 1.1 mm and a diameter of 3 inches. After depositing a molybdenum thin film with a thickness of 2000 Å on the surface of a flat substrate 1 by sputtering, the molybdenum thin film is processed into a tapered shape by dry etching using CF4/O2 plasma using a photoresist as a mask, and gate electrodes 2 and anode electrodes 3 are formed. was formed.
【００１５】図２（Ｂ）はゲート電極２とアノード電極
３の形成された平面基板１の表面に絶縁層４とカソード
電極層５とエッチング保護層６を順次積層した後の断面
図である。絶縁層４、カソード電極層５およびエッチン
グ保護層６はスパッタ法で連続的に堆積し、それぞれ、
膜厚が５０００Åの二酸化シリコン薄膜、２０００Åの
モリブデン薄膜および２０００Åの二酸化シリコン薄膜
よりなる。二酸化シリコン薄膜は直流絶縁耐圧が６ＭＶ
／ｃｍ以上である。膜厚のばらつきは平面基板面内で２
％以内であり均一性がよい。FIG. 2B is a cross-sectional view after an insulating layer 4, a cathode electrode layer 5, and an etching protection layer 6 are sequentially laminated on the surface of the flat substrate 1 on which the gate electrode 2 and anode electrode 3 are formed. The insulating layer 4, the cathode electrode layer 5 and the etching protection layer 6 are successively deposited by sputtering, and each
It consists of a silicon dioxide thin film with a thickness of 5000 Å, a molybdenum thin film with a thickness of 2000 Å, and a silicon dioxide thin film with a thickness of 2000 Å. The silicon dioxide thin film has a DC dielectric strength of 6MV.
/cm or more. The film thickness variation is 2 within the plane of the flat substrate.
% or less, and the uniformity is good.
【００１６】図２（Ｃ）はエッチング保護層６のエッチ
ングに用いるフォトレジスト７を形成した後の断面図で
ある。フォトレジスト７の膜厚は約１μｍである。図２
（Ｄ）は過剰エッチング法によりエッチング保護層６を
加工し、エッチングマスク８を形成した後の断面図であ
る。エッチング保護層６の材料は二酸化シリコン薄膜で
あり、これはＨＦ系エッチング液によって選択的にエッ
チング加工できる。過剰エッチング法はフォトレジスト
７の形状で規定される領域よりもさらに多くエッチング
保護層６をエッチング除去することであり、フォトレジ
スト７の外周より約１．５μｍ内側までエッチング保護
層６をエッチング除去した。FIG. 2C is a cross-sectional view after the photoresist 7 used for etching the etching protection layer 6 is formed. The film thickness of the photoresist 7 is approximately 1 μm. Figure 2
(D) is a cross-sectional view after the etching protection layer 6 is processed by an over-etching method to form an etching mask 8. The material of the etching protection layer 6 is a silicon dioxide thin film, which can be selectively etched using an HF-based etching solution. The over-etching method involves etching away more of the etching protection layer 6 than the area defined by the shape of the photoresist 7, and etching away the etching protection layer 6 to about 1.5 μm inside the outer periphery of the photoresist 7. .
【００１７】図３は過剰エッチング法によるエッチング
保護層６の加工の様子を示した概略平面図である。図３
（Ａ）はフォトレジスト７を形成した後の平面図である
。放出突起１１が形成される部分のフォトレジスト突起
７ａは、その加工精度によって先端が丸みを帯び、その
曲率半径は約３０００Åである。図３（Ｂ）は過剰エッ
チング法によってエッチング保護層６をエッチングした
後の平面図である。エッチング保護層６はフォトレジス
ト７の外周より１．５μｍ内側までエッチング除去され
、エッチングマスク８が形成された。このとき、エッチ
ングマスク突起８ａの先端は鋭くなり、その平面内の曲
率半径は約３００Åである。過剰エッチング法によって
先端が鋭くなる理由は、エッチングが等方的であるため
に、エッチングマスク突起８ａの形状がフォトレジスト
突起７ａの先端から進むエッチングではなく、フォトレ
ジスト突起７ａの脇より進むエッチングによって形成さ
れるためである。したがって過剰エッチング法による突
起の作製においては、少なくもフォトレジスト突起７ａ
の先端曲率半径よりも長い距離だけフォトレジスト７の
外周より内側に過剰にエッチング除去すればよいことに
なる。図３（Ｃ）はフォトレジスト７を除去した後の平
面図である。FIG. 3 is a schematic plan view showing how the etching protection layer 6 is processed by the over-etching method. Figure 3
(A) is a plan view after the photoresist 7 is formed. The tip of the photoresist protrusion 7a where the emission protrusion 11 is formed has a rounded tip due to its processing precision, and its radius of curvature is about 3000 Å. FIG. 3(B) is a plan view after etching the etching protection layer 6 by the over-etching method. The etching protection layer 6 was removed by etching to a depth of 1.5 μm inside the outer periphery of the photoresist 7, and an etching mask 8 was formed. At this time, the tip of the etching mask protrusion 8a becomes sharp, and the radius of curvature within the plane is about 300 Å. The reason why the tips become sharp due to the excessive etching method is that because the etching is isotropic, the shape of the etching mask protrusion 8a is not due to etching proceeding from the tip of the photoresist protrusion 7a, but due to etching proceeding from the side of the photoresist protrusion 7a. This is because it is formed. Therefore, in the production of protrusions by the excessive etching method, at least the photoresist protrusions 7a
It is only necessary to excessively remove the photoresist 7 by etching it inward from the outer periphery by a distance longer than the radius of curvature of the tip of the photoresist 7. FIG. 3C is a plan view after the photoresist 7 is removed.
【００１８】図２（Ｅ）はカソード電極層５をエッチン
グしカソード電極９を形成した後の断面図である。フォ
トレジスト７を除去した後に、エッチングマスク８を利
用してＣＦ４／Ｏ２プラズマによるドライエッチング法
でカソード電極層５を加工した。エッチング条件はガス
流量比ＣＦ４／Ｏ２＝６０／２００、ＲＦパワー７００
Ｗである。エッチング時間は約５分である。作製された
カソード電極９はエッチングマスク８の形状に忠実に加
工されており、放出突起１１の先端曲率半径は３００Å
であった。FIG. 2E is a cross-sectional view after the cathode electrode layer 5 is etched to form the cathode electrode 9. FIG. After removing the photoresist 7, the cathode electrode layer 5 was processed using an etching mask 8 by dry etching using CF4/O2 plasma. Etching conditions are gas flow ratio CF4/O2 = 60/200, RF power 700
It is W. Etching time is approximately 5 minutes. The produced cathode electrode 9 is processed faithfully to the shape of the etching mask 8, and the radius of curvature of the tip of the emission projection 11 is 300 Å.
Met.
【００１９】図２（Ｆ）は絶縁層４を部分的にエッチン
グ除去し、島状絶縁層１０を形成して完成した装置の断
面図である。絶縁層４はＨＦ系エッチング液を用いて加
工し、放出突起１１が空間に突出するまで除去した。FIG. 2(F) is a cross-sectional view of a device completed by partially etching away the insulating layer 4 and forming an island-like insulating layer 10. The insulating layer 4 was processed using an HF-based etching solution and removed until the emission projections 11 protruded into the space.
【００２０】製造された電界電子放出装置の電気特性を
１×１０ー７Ｔｏｒｒ以下の真空度で測定した。カソー
ド電極９の放出突起１１は１００個である。カソード電
極９を接地し、アノード電極３にＶａｋ＝２００Ｖを印
加して、ゲート電極２にゲート電圧Ｖｇｋを印加して、
カソード電流Ｉｋ 、ゲート電流Ｉｇ 、アノード電流
Ｉａ を測定した。その結果、Ｖｇｋ＝６０ＶでＩｋ
＝２×１０ー８Ａ（２×１０ー１０ Ａ／個）、１００
Ｖで３×１０ー５Ａ（３×１０ー７Ａ／個）の放出電流
が得られた。この放出電流はＦ・Ｎトンネル電流であっ
た。アノード電流の収率（Ｉａ／Ｉｋ）はＶｇｋ＝６０
Ｖのとき約９０％、１００Ｖのとき約７５％であった。
従来技術と比較すると、電子放出に必要なゲート電圧（
閾値電圧）は１／３以下に低減され、収率も改善した。
また、３インチ基板の全体で閾値電圧の分布を測定した
ところ、そのばらつきは±６％以内で均一性のよいこと
がわかった。The electrical characteristics of the manufactured field electron emission device were measured at a vacuum degree of 1×10 −7 Torr or less. The cathode electrode 9 has 100 emitting protrusions 11. The cathode electrode 9 is grounded, Vak=200V is applied to the anode electrode 3, and gate voltage Vgk is applied to the gate electrode 2.
Cathode current Ik, gate current Ig, and anode current Ia were measured. As a result, Ik at Vgk=60V
=2×10-8A (2×10-10 A/piece), 100
An emission current of 3 x 10-5 A (3 x 10-7 A/unit) was obtained at V. This emission current was an F·N tunneling current. The yield of anode current (Ia/Ik) is Vgk=60
It was about 90% when the voltage was V, and about 75% when the voltage was 100V. Compared to conventional technology, the gate voltage required for electron emission (
The threshold voltage) was reduced to 1/3 or less, and the yield was also improved. Furthermore, when the distribution of the threshold voltage was measured over the entire 3-inch substrate, it was found that the variation was within ±6% and the uniformity was good.
【００２１】本実施例ではカソード電極９などの電極材
料にモリブデン薄膜を利用したが、本発明はこれに限る
ものでなく、この他にタンタル、タングステン、シリコ
ン、クロム、アルミニウムなどの金属やこれらを成分に
含む合金などが利用できる。また、平面基板１としてシ
リコン基板などの導電性基板の表面に絶縁体を設けた絶
縁性基板や、アルミナ基板など熱伝導性の良好なセラミ
ック基板などを利用してもよい。さらに、絶縁層４やエ
ッチング保護層６は二酸化シリコン薄膜に限るものでな
く、窒化シリコン薄膜やアルミナ薄膜などが利用できる
。In this embodiment, a molybdenum thin film was used as the electrode material for the cathode electrode 9, etc., but the present invention is not limited to this, and metals such as tantalum, tungsten, silicon, chromium, aluminum, etc. Alloys included in the ingredients can be used. Further, as the planar substrate 1, an insulating substrate such as a silicon substrate provided with an insulator on the surface of a conductive substrate, a ceramic substrate with good thermal conductivity such as an alumina substrate, etc. may be used. Further, the insulating layer 4 and the etching protection layer 6 are not limited to silicon dioxide thin films, but silicon nitride thin films, alumina thin films, etc. can be used.
【００２２】電子放出の閾値電圧を低減するために、放
出突起１１にバリウム、トリウム、セシウムなどの仕事
関数の小さな材料をコーティングしてもよく、またこの
ような材料でカソード電極９を形成してもよい。In order to reduce the threshold voltage for electron emission, the emission protrusion 11 may be coated with a material having a small work function such as barium, thorium, or cesium, and the cathode electrode 9 may be formed of such a material. Good too.
【００２３】電子放出の雑音を低減するために、放出突
起１１の数量を充分に多く設け、これらを同時に駆動し
て一斉に電子放出を行うことでＳ／Ｎ比を大きくするこ
とができる。なお、電子放出は放出突起１１の先端の一
点のみでなく、先端の脇に作製された複数の補助突起か
ら発生しても同じ効果である。また、セルフバイアス抵
抗や非線形抵抗をカソード電極に直列接続すると、過電
流を防止したり、雑音を低減できる。In order to reduce the noise of electron emission, the S/N ratio can be increased by providing a sufficiently large number of emission protrusions 11 and driving them simultaneously to emit electrons all at once. Note that the same effect can be obtained even if the electron emission occurs not only at one point at the tip of the emission projection 11 but also from a plurality of auxiliary projections formed beside the tip. Furthermore, by connecting a self-bias resistor or a nonlinear resistor in series with the cathode electrode, overcurrent can be prevented and noise can be reduced.
【００２４】また、アノード電極３の表面に蛍光体を形
成して発光型ディスプレイを構成することや、銅薄膜な
どＸ線を発生する材料を形成して、電子線でこれを励起
することにより微細Ｘ線源を構成することができる。It is also possible to form a light-emitting display by forming a phosphor on the surface of the anode electrode 3, or to form a material that generates X-rays, such as a thin copper film, and to excite it with an electron beam. An x-ray source can be configured.
【００２５】（実施例２）本実施例ではゲート電極２が
カソード電極９に自己整合的に形成された電界電子放出
装置とその製造方法について述べる。(Embodiment 2) In this embodiment, a field emission device in which a gate electrode 2 is formed in a self-aligned manner with a cathode electrode 9 and a method for manufacturing the same will be described.
【００２６】図４は本実施例の電界電子放出装置の部分
斜視図である。この電界電子放出装置は石英基板よりな
る平面基板１の表面に厚さ１０００ÅのＡｌ薄膜よりな
るゲート電極２とアノード電極３を設け、ゲート電極２
に隣接して厚さ５０００Åの二酸化シリコン薄膜よりな
る島状絶縁層１０を設け、島状絶縁層１０の表面にそれ
からオーバーハングした放出突起１１を有する厚さ２０
００Åのモリブデン薄膜よりなるカソード電極９を設け
た構造である。カソード電極９の表面には、それに積層
されてＡｌ薄膜よりなる補助カソード電極１３が設けら
れている。FIG. 4 is a partial perspective view of the field electron emission device of this embodiment. In this field electron emission device, a gate electrode 2 and an anode electrode 3 made of a thin Al film with a thickness of 1000 Å are provided on the surface of a flat substrate 1 made of a quartz substrate.
An island-like insulating layer 10 made of a silicon dioxide thin film with a thickness of 5000 Å is provided adjacent to the island-like insulating layer 10 , and a layer 10 having a thickness of 20
This structure is provided with a cathode electrode 9 made of a thin molybdenum film with a thickness of 0.00 Å. On the surface of the cathode electrode 9, an auxiliary cathode electrode 13 made of an Al thin film is provided laminated thereon.
【００２７】カソード電極９は５μｍピッチで配置され
た５０個の放出突起１１を有する。放出突起１１はその
先端近傍に島状絶縁層１０が存在せず、平面基板１に平
行にゲート電極２の方向に突出した構造である。放出突
起１１の先端の曲率半径は約４００Åである。ゲート電
極２は放出突起１１の垂直下部において放出突起１１も
しくはカソード電極９と概ね同形状の欠落部分を有する
。欠落部分は放出突起１１に自己整合的に形成されてい
るため、実施例１で述べた電界電子放出装置に存在する
ゲート電極２と放出突起１１が平行に重なる部分は存在
しない。なお、ゲート電極２と放出突起１１の距離（Ｌ
ｇｋ）は島状絶縁層１０の膜厚とゲート電極２の膜厚で
決定され、その値は島状絶縁層１０の膜厚からゲート電
極２の膜厚を引いた４０００Åである。The cathode electrode 9 has 50 emission protrusions 11 arranged at a pitch of 5 μm. The emission protrusion 11 has a structure in which the island-shaped insulating layer 10 does not exist near its tip and protrudes in parallel to the planar substrate 1 in the direction of the gate electrode 2. The radius of curvature of the tip of the ejection protrusion 11 is approximately 400 Å. The gate electrode 2 has a missing portion having approximately the same shape as the emission projection 11 or the cathode electrode 9 at the vertical bottom of the emission projection 11 . Since the missing portion is formed in a self-aligned manner with the emission protrusion 11, there is no portion where the gate electrode 2 and the emission protrusion 11 overlap in parallel, which exists in the field emission device described in Example 1. Note that the distance between the gate electrode 2 and the emission projection 11 (L
gk) is determined by the film thickness of the island-like insulating layer 10 and the film thickness of the gate electrode 2, and its value is 4000 Å, which is the film thickness of the island-like insulating layer 10 minus the film thickness of the gate electrode 2.
【００２８】ゲート電極２とアノード電極３の距離（Ｌ
ａｇ）は約３μｍ、カソード電極９とアノード電極３の
距離（Ｌａｋ）は８μｍである。したがって、放出突起
１１より放出された電子はゲート電極２をその上空で約
５μｍだけ横切り、ゲート電極２に衝突することなくア
ノード電極３に到達する。Distance (L) between gate electrode 2 and anode electrode 3
ag) is approximately 3 μm, and the distance (Lak) between the cathode electrode 9 and the anode electrode 3 is 8 μm. Therefore, the electrons emitted from the emission protrusion 11 cross the gate electrode 2 by about 5 μm above it and reach the anode electrode 3 without colliding with the gate electrode 2.
【００２９】補助カソード電極１３の材料はゲート電極
２やアノード電極３の材料と同一で、同一工程で堆積さ
れる。本実施例ではＡｌ薄膜を用いたが、この材料のよ
うに電気伝導度が大きいものを利用すると、遅延が小さ
く大電流を流せる配線として利用できるため、性能の高
い電界電子放出装置が実現できる。なお熱伝導度が大き
な材料を利用すると、放熱の悪い絶縁基板であっても補
助カソード電極１３やその配線を伝導して放熱されるた
め、信頼性の高い電界電子放出装置が実現できる。The material of the auxiliary cathode electrode 13 is the same as that of the gate electrode 2 and the anode electrode 3, and is deposited in the same process. In this example, an Al thin film was used, but if a material with high electrical conductivity such as this material is used, it can be used as a wiring that has a small delay and can flow a large current, so a high-performance field emission device can be realized. Note that when a material with high thermal conductivity is used, even if the insulating substrate has poor heat dissipation, heat is conducted through the auxiliary cathode electrode 13 and its wiring, and thus a highly reliable field emission device can be realized.
【００３０】図５は本実施例の電界電子放出装置の製造
方法を説明するためのもので、主要な製造工程が終了し
た後の概略断面図である。図５（Ａ）は平面基板１の表
面に絶縁層４、カソード電極層５、エッチング保護層６
を積層して形成し、さらに、フォトレジスト７を形成し
た後の断面図である。平面基板１は絶縁性の石英基板で
ある。絶縁層４、カソード電極層５およびエッチング保
護層６はスパッタ法で連続的に堆積したもので、それぞ
れ５０００Åの二酸化シリコン薄膜、２０００Åのモリ
ブデン薄膜および２０００Åの二酸化シリコン薄膜であ
る。フォトレジスト７はカソード電極９の形状にパター
ン化してある。FIG. 5 is for explaining the manufacturing method of the field electron emission device of this embodiment, and is a schematic cross-sectional view after the main manufacturing steps have been completed. FIG. 5(A) shows an insulating layer 4, a cathode electrode layer 5, and an etching protection layer 6 on the surface of a flat substrate 1.
FIG. 3 is a cross-sectional view after the photoresist 7 is formed by laminating the photoresist 7. FIG. The planar substrate 1 is an insulating quartz substrate. The insulating layer 4, the cathode electrode layer 5, and the etching protection layer 6 are successively deposited by sputtering, and are a 5000 Å silicon dioxide thin film, a 2000 Å molybdenum thin film, and a 2000 Å silicon dioxide thin film, respectively. The photoresist 7 is patterned into the shape of the cathode electrode 9.
【００３１】図５（Ｂ）はエッチング保護層６を過剰エ
ッチング法によって加工しエッチングマスク８を形成し
た後の断面図である。過剰エッチング法は実施例１で説
明した方法と同様である。図５（Ｃ）はカソード電極層
５をエッチング加工しカソード電極９を形成した後の断
面図である。フォトレジスト７を除去した後、鋭い放出
突起形状を有するエッチングマスク８を利用してカソー
ド電極層５の加工を行った。カソード電極層５のエッチ
ング加工方法は実施例１で述べたドライエッチングを用
いた加工方法と同様である。FIG. 5(B) is a cross-sectional view after the etching protection layer 6 is processed by an over-etching method to form an etching mask 8. As shown in FIG. The over-etching method is similar to the method described in Example 1. FIG. 5C is a cross-sectional view after the cathode electrode layer 5 is etched to form the cathode electrode 9. FIG. After removing the photoresist 7, the cathode electrode layer 5 was processed using an etching mask 8 having a sharp emitting protrusion shape. The etching method for the cathode electrode layer 5 is the same as the dry etching method described in Example 1.
【００３２】図５（Ｄ）は絶縁層４を部分的にエッチン
グ除去し放出突起１１を露出させた断面図である。カソ
ード電極９をエッチング用のマスクとして利用し、実施
例１と同様のウェットエッチング法で不要な部分の絶縁
層４を除去し、放出突起１１をオーバーハングさせて露
出させた。このとき平面基板１は石英であってほとんど
エッチングされない。FIG. 5D is a cross-sectional view in which the insulating layer 4 is partially etched away to expose the emission protrusion 11. Using the cathode electrode 9 as an etching mask, unnecessary portions of the insulating layer 4 were removed by the same wet etching method as in Example 1, and the emission protrusions 11 were overhanged and exposed. At this time, the planar substrate 1 is made of quartz and is hardly etched.
【００３３】図５（Ｅ）は方向性粒子堆積法でゲート電
極層１２を形成した後の断面図である。方向性粒子堆積
法として蒸着法を利用し、厚さ１０００ÅのＡｌ薄膜を
堆積しゲート電極層１２を形成した。方向性粒子堆積法
は線源より平面基板１の表面に概ね垂直に粒子を飛ばし
堆積させる方法である。この方法を用いると、放出突起
１１のようなオーバーハングした部分が陰となり、カソ
ード電極９の表面に堆積したゲート電極層１２と平面基
板１の表面に堆積したゲート電極層１２は電気的に分断
され、また、放出突起１１と同形状の欠落部分が放出突
起１１の垂直下部に自己整合的に形成されるのである。
このような方向性粒子堆積法として蒸着法、スパッタ法
、ＥＣＲ（Ｅｌｅｃｔｒｏｎ ＣｙｃｌｏｔｒｏｎＲｅ
ｓｏｎａｎｃｅ） プラズマ堆積法、クラスタイオンビ
ーム法などが適用できる。FIG. 5E is a cross-sectional view after forming the gate electrode layer 12 by the directional particle deposition method. The gate electrode layer 12 was formed by depositing an Al thin film with a thickness of 1000 Å using a vapor deposition method as a directional particle deposition method. The directional particle deposition method is a method in which particles are deposited by scattering them approximately perpendicularly to the surface of the flat substrate 1 from a radiation source. When this method is used, overhanging parts such as the emission protrusions 11 become shadows, and the gate electrode layer 12 deposited on the surface of the cathode electrode 9 and the gate electrode layer 12 deposited on the surface of the planar substrate 1 are electrically isolated. Furthermore, a missing portion having the same shape as the emitting projection 11 is formed in a self-aligned manner at the vertical bottom of the emitting projection 11. Such directional particle deposition methods include vapor deposition, sputtering, and ECR (Electron Cyclotron Reaction).
sonance) plasma deposition method, cluster ion beam method, etc. can be applied.
【００３４】図５（Ｆ）はゲート電極層１２をエッチン
グ加工しゲート電極２およびアノード電極３を形成した
後の断面図である。通常のフォトエッチング技術を利用
し、モリブデン薄膜が侵されないＨＦ系のエッチング液
でＡｌ薄膜をエッチング加工した。このとき、欠落部分
が侵食されないようにフォトレジストで覆うことが重要
である。FIG. 5F is a cross-sectional view after the gate electrode layer 12 is etched to form the gate electrode 2 and anode electrode 3. As shown in FIG. Using a normal photo-etching technique, the Al thin film was etched with an HF-based etching solution that does not attack the molybdenum thin film. At this time, it is important to cover the missing portion with photoresist so that it is not eroded.
【００３５】なお、カソード電極９と補助カソード電極
１３の材料が異なる場合などは、おもに放出突起１１の
部分でカソード電極９のみをエッチング除去し、補助カ
ソード電極１３を電子放出の電極として利用してもよい
。またはこの逆でもよい。このように放出突起１１を薄
くすると膜厚方向の先端曲率半径が小さくなり、より低
閾値化が達成できる。If the cathode electrode 9 and the auxiliary cathode electrode 13 are made of different materials, only the cathode electrode 9 is etched away mainly at the emission protrusion 11, and the auxiliary cathode electrode 13 is used as an electrode for electron emission. Good too. Or vice versa. When the discharge projection 11 is made thinner in this manner, the radius of curvature of the tip in the film thickness direction becomes smaller, and a lower threshold value can be achieved.
【００３６】高真空中で本実施例の電界電子放出装置の
電気特性を測定した。カソード電極９を接地しＶａｋ＝
２００Ｖ一定としたとき、Ｖｇｋ＝６０ＶでＩｋ ＝３
×１０ー８Ａ、１００Ｖで４．５×１０ー５Ａが得られ
た。また、カソード電極９とゲート電極２の間の寄生容
量は１０ｆＦ程度であり、実施例１で述べた自己整合化
されていないものに比べ１桁以上の寄生容量の低減であ
る。したがって本電界電子放出装置は高周波増幅器など
への応用に適しているものである。The electrical characteristics of the field electron emission device of this example were measured in a high vacuum. The cathode electrode 9 is grounded and Vak=
When 200V is constant, Vgk = 60V and Ik = 3
x10-8A and 4.5 x 10-5A were obtained at 100V. Further, the parasitic capacitance between the cathode electrode 9 and the gate electrode 2 is about 10 fF, which is a reduction in parasitic capacitance by more than one order of magnitude compared to the non-self-aligned structure described in Example 1. Therefore, the present field electron emission device is suitable for application to high frequency amplifiers and the like.
【００３７】（実施例３）本実施例ではゲート電極２が
カソード電極９に自己整合的に形成された電界電子放出
装置であって、実施例２で記述した補助カソード電極１
３を自己整合的に除去した電界電子放出装置とその製造
方法について述べる。(Embodiment 3) This embodiment is a field emission device in which the gate electrode 2 is formed in self-alignment with the cathode electrode 9, and the auxiliary cathode electrode 1 described in Embodiment 2 is
A field emission device in which 3 is removed in a self-aligned manner and a method for manufacturing the same will be described.
【００３８】図７は本実施例の電界電子放出装置の部分
斜視図である。この電界電子放出装置は石英基板よりな
る平面基板１の表面に厚さ２０００ÅのＣｒ薄膜よりな
るゲート電極２とアノード電極３を設け、ゲート電極２
に隣接して厚さ５０００Åの多結晶シリコン薄膜よりな
る島状絶縁層１０を設け、島状絶縁層１０の表面にそれ
からオーバーハングした放出突起１１を有する厚さ１０
００Åのモリブデン薄膜よりなるカソード電極９を設け
た構造である。FIG. 7 is a partial perspective view of the field electron emission device of this embodiment. In this field electron emission device, a gate electrode 2 and an anode electrode 3 made of a Cr thin film with a thickness of 2000 Å are provided on the surface of a flat substrate 1 made of a quartz substrate.
An island-like insulating layer 10 made of a polycrystalline silicon thin film with a thickness of 5000 Å is provided adjacent to the island-like insulating layer 10 , and the surface of the island-like insulating layer 10 has a discharge protrusion 11 overhanging thereon.
This structure is provided with a cathode electrode 9 made of a thin molybdenum film with a thickness of 0.00 Å.
【００３９】カソード電極９は５μｍピッチで配置され
た５０個の放出突起１１を有する。放出突起１１はその
先端近傍に島状絶縁層１０が存在せず、平面基板１に平
行にゲート電極２の方向に突出した構造である。放出突
起１１の先端の曲率半径は約２００Åである。ゲート電
極２は放出突起１１の垂直下部において放出突起１１も
しくはカソード電極９と概ね同形状の欠落部分を有する
。欠落部分は放出突起１１に自己整合的に形成されてい
るため、実施例１で述べた電界電子放出装置に存在する
ゲート電極２と放出突起１１が平行に重なる部分は存在
しない。なお、ゲート電極２と放出突起１１の距離（Ｌ
ｇｋ）は島状絶縁層１０の膜厚とゲート電極２の膜厚で
決定され、その値は島状絶縁層１０の膜厚からゲート電
極２の膜厚を引いた３０００Åである。The cathode electrode 9 has 50 emission protrusions 11 arranged at a pitch of 5 μm. The emission protrusion 11 has a structure in which the island-shaped insulating layer 10 does not exist near its tip and protrudes in parallel to the planar substrate 1 in the direction of the gate electrode 2. The radius of curvature of the tip of the ejection protrusion 11 is approximately 200 Å. The gate electrode 2 has a missing portion having approximately the same shape as the emission projection 11 or the cathode electrode 9 at the vertical bottom of the emission projection 11 . Since the missing portion is formed in a self-aligned manner with the emission protrusion 11, there is no portion where the gate electrode 2 and the emission protrusion 11 overlap in parallel, which exists in the field emission device described in Example 1. Note that the distance between the gate electrode 2 and the emission projection 11 (L
gk) is determined by the film thickness of the island-like insulating layer 10 and the film thickness of the gate electrode 2, and its value is 3000 Å, which is the film thickness of the island-like insulating layer 10 minus the film thickness of the gate electrode 2.
【００４０】ゲート電極２とアノード電極３の距離（Ｌ
ａｇ）は約３μｍ、カソード電極９とアノード電極３の
距離（Ｌａｋ）は約８μｍである。したがって、放出突
起１１より放出された電子はゲート電極２をその上空で
約５μｍだけ横切り、ゲート電極２に衝突することなく
アノード電極３に到達する。[0040] The distance between the gate electrode 2 and the anode electrode 3 (L
ag) is approximately 3 μm, and the distance (Lak) between the cathode electrode 9 and anode electrode 3 is approximately 8 μm. Therefore, the electrons emitted from the emission protrusion 11 cross the gate electrode 2 by about 5 μm above it and reach the anode electrode 3 without colliding with the gate electrode 2.
【００４１】島状絶縁層１０は比抵抗が０．０１Ω・ｃ
ｍ程度のｎ型多結晶シリコン薄膜よりなり、カソード電
極９とはオーミック接触となっている。外部取り出し端
子とカソード電極９との間の配線にはこの島状絶縁層１
０が一部使用される。ところで、多結晶シリコン薄膜の
比抵抗や伝導型を調節し島状絶縁層１０の抵抗や島状絶
縁層１０とカソード電極９との間の電気伝導性を制御す
ると、この電気伝導性がカソード放出電流を制限するセ
ルフバイアス抵抗もしくは非線形抵抗として機能する特
長を有する。例えばカソード電極９にＣｒ薄膜を用い、
比抵抗が１００Ω・ｃｍのｎ型多結晶シリコン薄膜を用
いると、島状絶縁層１０とカソード電極９との伝導性は
ショットキ型となり接触抵抗として１ＭΩ以上のものが
得られる。これはセルフバイアス抵抗として十分な性能
を有するものである。なお、島状絶縁層１０に熱伝導度
が大きな材料を利用すると、放熱の悪い絶縁基板であっ
てもそれを伝導して放熱されるため、信頼性の高い電界
電子放出装置が実現できる。The island-like insulating layer 10 has a specific resistance of 0.01Ω·c.
It is made of an n-type polycrystalline silicon thin film with a thickness of about m, and is in ohmic contact with the cathode electrode 9. This island-shaped insulating layer 1 is used for the wiring between the external extraction terminal and the cathode electrode 9.
0 is used in some cases. By the way, if the resistance of the island-shaped insulating layer 10 and the electrical conductivity between the island-shaped insulating layer 10 and the cathode electrode 9 are controlled by adjusting the specific resistance and conductivity type of the polycrystalline silicon thin film, this electrical conductivity will be controlled by the cathode emission. It has the feature of functioning as a self-bias resistor or nonlinear resistor that limits current. For example, using a Cr thin film for the cathode electrode 9,
When an n-type polycrystalline silicon thin film with a specific resistance of 100 Ω·cm is used, the conductivity between the island-shaped insulating layer 10 and the cathode electrode 9 becomes Schottky type, and a contact resistance of 1 MΩ or more is obtained. This has sufficient performance as a self-bias resistor. Note that if a material with high thermal conductivity is used for the island-shaped insulating layer 10, even an insulating substrate with poor heat dissipation is conducted and heat is dissipated, so a highly reliable field emission device can be realized.
【００４２】図８は本実施例の電界電子放出装置の製造
方法を説明するためのもので、主要な製造工程が終了し
た後の概略断面図である。図８（Ａ）は平面基板１の表
面に絶縁層４を形成し、その後、カソード電極層５およ
びエッチング保護層６を積層して形成し、さらに、フォ
トレジスト７を形成した後の断面図である。平面基板１
は絶縁性の石英基板である。絶縁層４は基板温度が６０
０℃の減圧ＣＶＤ法によって不純物をドーピングしなが
ら堆積した多結晶シリコン薄膜よりなる。膜厚は５００
０Åである。カソード電極層５およびエッチング保護層
６はスパッタ法によって連続的に堆積したもので、それ
ぞれ１０００Åのモリブデン薄膜および１０００Åの二
酸化シリコン薄膜である。フォトレジスト７はカソード
電極９の形状にパターン化してある。FIG. 8 is for explaining the method of manufacturing the field electron emission device of this embodiment, and is a schematic cross-sectional view after the main manufacturing steps have been completed. FIG. 8(A) is a cross-sectional view after forming an insulating layer 4 on the surface of a flat substrate 1, then laminating and forming a cathode electrode layer 5 and an etching protection layer 6, and further forming a photoresist 7. be. Planar board 1
is an insulating quartz substrate. The substrate temperature of the insulating layer 4 is 60°C.
It consists of a polycrystalline silicon thin film deposited while doping with impurities by a low pressure CVD method at 0°C. Film thickness is 500
It is 0 Å. The cathode electrode layer 5 and the etching protection layer 6 are successively deposited by sputtering, and are a 1000 Å thin molybdenum film and a 1000 Å silicon dioxide thin film, respectively. The photoresist 7 is patterned into the shape of the cathode electrode 9.
【００４３】図８（Ｂ）はエッチング保護層６を過剰エ
ッチング法によって加工しエッチングマスク８を形成し
た後の断面図である。過剰エッチング法は実施例１で説
明した方法と同様である。このとき、エッチングマスク
突起の先端曲率半径は２００Å以下であった。これはエ
ッチング保護層６の膜厚が薄くなると曲率半径がより小
さくなることを意味する。図８（Ｃ）はカソード電極層
５をエッチング加工してカソード電極９を形成した後の
断面図である。フォトレジスト７を除去した後、前述の
エッチングマスク８を利用してカソード電極層５の加工
を行った。カソード電極層５のエッチング加工方法は実
施例１で述べたドライエッチングを用いた加工方法と同
様である。FIG. 8(B) is a cross-sectional view after the etching protection layer 6 is processed by an over-etching method to form an etching mask 8. As shown in FIG. The over-etching method is similar to the method described in Example 1. At this time, the radius of curvature of the tip of the etching mask protrusion was 200 Å or less. This means that as the thickness of the etching protection layer 6 becomes thinner, the radius of curvature becomes smaller. FIG. 8C is a cross-sectional view after the cathode electrode layer 5 is etched to form the cathode electrode 9. FIG. After removing the photoresist 7, the cathode electrode layer 5 was processed using the etching mask 8 described above. The etching method for the cathode electrode layer 5 is the same as the dry etching method described in Example 1.
【００４４】図８（Ｄ）はエッチングマスク８を残した
まま絶縁層４を部分的にエッチング除去し島状絶縁層１
０を形成した後の断面図である。カソード電極９をエッ
チング用のマスクとして利用して多結晶シリコン薄膜を
エッチングし、カソード電極９の下部に島状絶縁層１０
を残すように加工した。平面基板１、カソード電極９お
よびエッチングマスク８は侵食されず、放出突起１１は
オーバーハングに形成された。FIG. 8(D) shows that the insulating layer 4 is partially etched away while leaving the etching mask 8 to form an island-shaped insulating layer 1.
FIG. 2 is a cross-sectional view after forming 0; The polycrystalline silicon thin film is etched using the cathode electrode 9 as an etching mask, and an island-shaped insulating layer 10 is formed under the cathode electrode 9.
Processed to leave . The planar substrate 1, cathode electrode 9 and etching mask 8 were not eroded, and the emission projections 11 were formed in the overhang.
【００４５】図８（Ｅ）は方向性粒子堆積法でゲート電
極層１２を形成した後の断面図である。方向性粒子堆積
法としてスパッタ法を利用し、厚さ２０００ÅのＣｒ薄
膜を堆積しゲート電極層１２を形成した。FIG. 8(E) is a cross-sectional view after forming the gate electrode layer 12 by the directional particle deposition method. Using sputtering as a directional particle deposition method, a 2000 Å thick Cr thin film was deposited to form the gate electrode layer 12.
【００４６】図８（Ｆ）はゲート電極層１２をエッチン
グ加工しゲート電極２およびアノード電極３を形成した
後の断面図である。まず、エッチングマスク８を除去す
るとともにエッチングマスク８の表面に存在するゲート
電極層４を除去し、つぎに、フォトエッチング技術を利
用してＣｒ薄膜をエッチング加工しゲート電極２および
アノード電極３を形成した。エッチングマスク８はＨＦ
系エッチング液で除去する。このときゲート電極層４で
あるＣｒ薄膜はその内部応力によって周辺より徐々には
ね上がるため、エッチングマスク８はエッチングが早く
進行するという特長がある。FIG. 8(F) is a cross-sectional view after etching the gate electrode layer 12 to form the gate electrode 2 and anode electrode 3. FIG. First, the etching mask 8 is removed and the gate electrode layer 4 present on the surface of the etching mask 8 is removed. Next, the Cr thin film is etched using photo-etching technology to form the gate electrode 2 and anode electrode 3. did. Etching mask 8 is HF
Remove with an etching solution. At this time, the Cr thin film that is the gate electrode layer 4 gradually springs up from the periphery due to its internal stress, so the etching mask 8 has the advantage that etching progresses quickly.
【００４７】本実施例の電界電子放出装置の電気特性を
測定した。カソード電極９を接地しＶａｋ＝２００Ｖ一
定としたとき、Ｖｇｋ＝６０ＶでＩｋ ＝６×１０ー８
Ａ、１００Ｖで１．５×１０ー４Ａが得られた。これは
実施例２のものに比較してより良好な特性であるが、こ
れはＬｇｋが小さくなった他に、補助カソード電極１３
を除去し、先端曲率半径を小さくした効果が現われたこ
とによる。The electrical characteristics of the field electron emission device of this example were measured. When the cathode electrode 9 is grounded and Vak = 200V constant, Ik = 6 × 10-8 at Vgk = 60V
A, 1.5×10-4 A was obtained at 100V. This is a better characteristic than that of Example 2, but this is because Lgk is smaller and the auxiliary cathode electrode 13
This is due to the effect of removing the curvature radius of the tip and reducing the radius of curvature of the tip.
【００４８】[0048]
【発明の効果】以上説明したように本発明の電界電子放
出装置の製造方法は下記に列記するような格別なる効果
を奏する。Effects of the Invention As explained above, the method for manufacturing a field electron emission device of the present invention provides the following special effects.
【００４９】（１）カソード電極９とゲート電極２の距
離（Ｌｇｋ）は絶縁層４もしくはゲート電極層１２の膜
厚によって決定される。このような膜厚の制御性はＬＳ
Ｉ技術の発展によって優れたものになっており、その結
果、均一性がよく閾値電圧の低い電界電子放出装置が実
現される。従来の技術ではＬｇｋは０．８μｍが限界で
あったが、本発明により０．１μｍ以下のものが作製で
きる。(1) The distance (Lgk) between the cathode electrode 9 and the gate electrode 2 is determined by the thickness of the insulating layer 4 or the gate electrode layer 12. This kind of film thickness controllability is LS
Advances in I technology have led to improved field emission devices with good uniformity and low threshold voltage. Although the conventional technology had a limit of Lgk of 0.8 μm, the present invention allows production of Lgk of 0.1 μm or less.
【００５０】（２）過剰エッチング法の採用により、放
出突起１１の先端の曲率半径を小さくでき低閾値化が達
成できた。従来技術では曲率半径の限界は２０００Å程
度であったが、本発明により４００Å以下が可能となっ
た。(2) By employing the excessive etching method, the radius of curvature of the tip of the ejection protrusion 11 could be reduced, and a lower threshold value could be achieved. In the conventional technology, the limit of the radius of curvature was about 2000 Å, but the present invention has made it possible to reduce the radius of curvature to 400 Å or less.
【００５１】（３）カソード電極９からアノード電極３
へ進行する電子の流路にゲート電極２を置かないことに
より、ゲート電極２へ流入する電子量を低減しアノード
電流の収率を高めた。(3) From cathode electrode 9 to anode electrode 3
By not placing the gate electrode 2 in the flow path of electrons traveling to the gate electrode 2, the amount of electrons flowing into the gate electrode 2 was reduced and the yield of anode current was increased.
【００５２】（４）過剰エッチング法は放出突起１１の
ような凸部は曲率半径のより小さな鋭い凸部となり、反
対に凹部はよりなめらかな凹部になるという特長がある
。このため、とくにカソード電極９において凸部と凹部
を使い分け、不慮の電子放出や電極間の短絡を防止でき
る。(4) The over-etching method has the advantage that convex portions such as the ejection protrusions 11 become sharp convex portions with a smaller radius of curvature, while concave portions become smoother concave portions. Therefore, especially in the cathode electrode 9, the convex portion and the concave portion can be selectively used to prevent accidental electron emission and short circuit between the electrodes.
【００５３】（５）カソード電極９の対してゲート電極
２を自己整合的に形成したものは、電極間の寄生容量が
小さいため高速動作が可能である。特に補助カソード電
極１３を設けたものは、配線抵抗を小さくでき、配線遅
延をより小さくできるため高速デバイスに適している。(5) The structure in which the gate electrode 2 is formed in a self-aligned manner with respect to the cathode electrode 9 is capable of high-speed operation because the parasitic capacitance between the electrodes is small. In particular, the one provided with the auxiliary cathode electrode 13 is suitable for high-speed devices because it can reduce wiring resistance and wiring delay.
【００５４】（６）エッチングマスク８を残したままゲ
ート電極層１２を形成すると、リフトオフによってカソ
ード電極９の表面の金属が除去されカソード電極材料と
その他の電極材料が独立に扱えるためカソード電極９の
材料選択の自由度が増える。また、エッチングマスク８
とカソード電極９は、特に放出突起１１の部分において
重要であるが、形状が同一でありずれがないためにゲー
ト電極２の欠落部分は忠実にカソード電極９の形状であ
る。この効果によって、均一性がよく低閾値電圧の電界
電子放出装置が実現できる。(6) If the gate electrode layer 12 is formed with the etching mask 8 left in place, the metal on the surface of the cathode electrode 9 is removed by lift-off, and the cathode electrode material and other electrode materials can be handled independently. Increased freedom in material selection. In addition, etching mask 8
The cathode electrode 9 and the cathode electrode 9 are particularly important in the portion of the emission projection 11, but since the shapes are the same and there is no deviation, the missing portion of the gate electrode 2 is faithfully in the shape of the cathode electrode 9. This effect makes it possible to realize a field emission device with good uniformity and low threshold voltage.
【図１】実施例１の電界電子放出装置の部分斜視図であ
る。FIG. 1 is a partial perspective view of a field emission device of Example 1. FIG.
【図２】実施例２の電界電子放出装置の製造方法を説明
するためのもので、主要な製造工程が終了した後の概略
断面図である。FIG. 2 is a schematic cross-sectional view after the main manufacturing steps are completed, for explaining the method for manufacturing the field electron emission device of Example 2. FIG.
【図３】過剰エッチング法によるエッチング保護層６の
加工の様子を示した概略平面図である。FIG. 3 is a schematic plan view showing how the etching protection layer 6 is processed by an over-etching method.
【図４】実施例２の電界電子放出装置の部分斜視図であ
る。FIG. 4 is a partial perspective view of a field emission device of Example 2.
【図５】実施例２の電界電子放出装置の製造方法を説明
するためのもので、主要な製造工程が終了した後の概略
断面図である。FIG. 5 is a schematic cross-sectional view after the main manufacturing steps have been completed, for explaining the method for manufacturing the field electron emission device of Example 2. FIG.
【図６】従来の電界電子放出装置の概略平面図である。FIG. 6 is a schematic plan view of a conventional field emission device.
【図７】実施例３の電界電子放出装置の部分斜視図であ
る。7 is a partial perspective view of a field emission device of Example 3. FIG.
【図８】実施例３の電界電子放出装置の製造方法を説明
するためのもので、主要な製造工程が終了した後の概略
断面図である。FIG. 8 is a schematic cross-sectional view after the main manufacturing steps have been completed, for explaining the manufacturing method of the field electron emission device of Example 3.
１ 平面基板 ２ ゲート電極 ３ アノード電極 ４ 絶縁層 ５ カソード電極層 ６ エッチング保護層 ７ フォトレジスト ７ａ フォトレジスト突起 ８ エッチングマスク ８ａ エッチングマスク突起 ９ カソード電極 １０ 島状絶縁層 １１ 放出突起 １２ ゲート電極層 １３ 補助カソード電極 １０１ 石英基板 １０２ エミッター電極 １０３ ゲート電極 １０４ アノード電極 1 Plane board 2 Gate electrode 3 Anode electrode 4 Insulating layer 5 Cathode electrode layer 6 Etching protective layer 7 Photoresist 7a Photoresist protrusion 8 Etching mask 8a Etching mask protrusion 9 Cathode electrode 10 Island-shaped insulating layer 11 Release protrusion 12 Gate electrode layer 13 Auxiliary cathode electrode 101 Quartz substrate 102 Emitter electrode 103 Gate electrode 104 Anode electrode
Claims (3)
を形成する工程と、前記ゲート電極を含んだ前記平面基
板の表面に絶縁層を形成する工程と、前記絶縁層の表面
にカソード電極層を形成する工程と、前記カソード電極
層の表面にエッチング保護層を形成する工程と、過剰エ
ッチング法で前記エッチング保護層を放出突起形状を含
むカソード電極の形状に加工しエッチングマスクを形成
する工程と、前記カソード電極層を前記エッチングマス
クの形状に加工しカソード電極を形成する工程と、前記
エッチングマスクを除去する工程と、前記カソード電極
をマスクとして前記絶縁層を加工し前記カソード電極の
下部に島状絶縁層を形成する工程と、を少なくも含むこ
とを特徴とする電界電子放出装置の製造方法。1. A step of forming a gate electrode on the surface of an insulating planar substrate, a step of forming an insulating layer on the surface of the planar substrate including the gate electrode, and a step of forming a cathode electrode layer on the surface of the insulating layer. forming an etching protection layer on the surface of the cathode electrode layer; and processing the etching protection layer into the shape of the cathode electrode including the emission protrusion shape by an over-etching method to form an etching mask. , a step of processing the cathode electrode layer into the shape of the etching mask to form a cathode electrode, a step of removing the etching mask, and a step of processing the insulating layer using the cathode electrode as a mask to form an island under the cathode electrode. 1. A method of manufacturing a field electron emission device, the method comprising at least the step of forming a shaped insulating layer.
程と、前記絶縁層の表面にカソード電極層を形成する工
程と、前記カソード電極層の表面にエッチング保護層を
形成する工程と、過剰エッチング法で前記エッチング保
護層を放出突起形状を含むカソード電極の形状に加工し
エッチングマスクを形成する工程と、前記カソード電極
層を前記エッチングマスクの形状に加工しカソード電極
を形成する工程と、前記カソード電極をマスクとして前
記絶縁層を加工し島状絶縁層を形成する工程と、方向性
粒子堆積法でゲート電極層を形成する工程と、前記ゲー
ト電極層を加工してゲート電極を形成する工程と、を少
なくも含むことを特徴とする電界電子放出装置の製造方
法。2. A step of forming an insulating layer on the surface of the planar substrate, a step of forming a cathode electrode layer on the surface of the insulating layer, a step of forming an etching protection layer on the surface of the cathode electrode layer, forming an etching mask by processing the etching protective layer into the shape of a cathode electrode including a discharge projection shape by an etching method; processing the cathode electrode layer into the shape of the etching mask to form a cathode electrode; A step of processing the insulating layer using the cathode electrode as a mask to form an island-like insulating layer, a step of forming a gate electrode layer by directional particle deposition, and a step of processing the gate electrode layer to form a gate electrode. A method for manufacturing a field electron emission device, comprising at least the following.
程と、前記絶縁層の表面にカソード電極層を形成する工
程と、前記カソード電極層の表面にエッチング保護層を
形成する工程と、過剰エッチング法で前記エッチング保
護層を放出突起形状を含むカソード電極の形状に加工し
エッチングマスクを形成する工程と、前記カソード電極
層を前記エッチングマスクの形状に加工しカソード電極
を形成する工程と、前記カソード電極をマスクとして前
記絶縁層を加工し島状絶縁層を形成する工程と、方向性
粒子堆積法でゲート電極層を形成する工程と、前記エッ
チングマスクを除去するリフトオフ法で前記エッチング
マスク表面のゲート電極層を除去する工程と、前記ゲー
ト電極層を加工してゲート電極を形成する工程と、を少
なくも含むことを特徴とする電界電子放出装置の製造方
法。3. The steps of forming an insulating layer on the surface of the planar substrate, forming a cathode electrode layer on the surface of the insulating layer, and forming an etching protection layer on the surface of the cathode electrode layer, forming an etching mask by processing the etching protective layer into the shape of a cathode electrode including a discharge projection shape by an etching method; processing the cathode electrode layer into the shape of the etching mask to form a cathode electrode; A step of processing the insulating layer using the cathode electrode as a mask to form an island-like insulating layer, a step of forming a gate electrode layer by a directional particle deposition method, and a lift-off method of removing the etching mask to remove the surface of the etching mask. A method for manufacturing a field electron emission device, comprising at least the steps of removing a gate electrode layer and processing the gate electrode layer to form a gate electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3111377A JPH04341726A (en) | 1991-05-16 | 1991-05-16 | Manufacture of electric field electron emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3111377A JPH04341726A (en) | 1991-05-16 | 1991-05-16 | Manufacture of electric field electron emitting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04341726A true JPH04341726A (en) | 1992-11-27 |
Family
ID=14559646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3111377A Pending JPH04341726A (en) | 1991-05-16 | 1991-05-16 | Manufacture of electric field electron emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04341726A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5312777A (en) * | 1992-09-25 | 1994-05-17 | International Business Machines Corporation | Fabrication methods for bidirectional field emission devices and storage structures |
-
1991
- 1991-05-16 JP JP3111377A patent/JPH04341726A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5312777A (en) * | 1992-09-25 | 1994-05-17 | International Business Machines Corporation | Fabrication methods for bidirectional field emission devices and storage structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3235172B2 (en) | Field electron emission device | |
| US5192240A (en) | Method of manufacturing a microelectronic vacuum device | |
| US5214346A (en) | Microelectronic vacuum field emission device | |
| US5445550A (en) | Lateral field emitter device and method of manufacturing same | |
| US7504767B2 (en) | Electrode structures, display devices containing the same | |
| JPH09219144A (en) | Electric field emitting cathode and its manufacture | |
| KR100243990B1 (en) | Field emission cathode and method for manufacturing the same | |
| JP3151837B2 (en) | Field electron emission device | |
| US6777169B2 (en) | Method of forming emitter tips for use in a field emission display | |
| JP3407289B2 (en) | Electron emission device and driving method thereof | |
| JPH08339757A (en) | Method of designing and manufacturing optimal gate control for side face field emission device | |
| JPH04341726A (en) | Manufacture of electric field electron emitting device | |
| JP2601091B2 (en) | Electron-emitting device | |
| CN111725040B (en) | Preparation method of field emission transistor, field emission transistor and equipment | |
| KR20070012134A (en) | Electron emission device having a focus electrode and a fabrication method for thereof | |
| JP3468299B2 (en) | Electron emission device | |
| JPH11149858A (en) | Field emission type cold cathode and manufacture thereof | |
| JP3539305B2 (en) | Field emission type electron source and method of manufacturing the same | |
| US6664721B1 (en) | Gated electron field emitter having an interlayer | |
| JP2002134000A (en) | Electron emitting device | |
| JPH11162326A (en) | Field electron-emission element | |
| JPH05234499A (en) | Cold cathode | |
| KR20070060834A (en) | Method for electron emission device | |
| KR20060124488A (en) | Electron emission device and the fabrication method for thereof | |
| JPH0797475B2 (en) | Electron-emitting device |