JPH04340877A - ビデオ信号変換装置 - Google Patents
ビデオ信号変換装置Info
- Publication number
- JPH04340877A JPH04340877A JP11272891A JP11272891A JPH04340877A JP H04340877 A JPH04340877 A JP H04340877A JP 11272891 A JP11272891 A JP 11272891A JP 11272891 A JP11272891 A JP 11272891A JP H04340877 A JPH04340877 A JP H04340877A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- ntsc
- cif
- field
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＮＴＳＣ方式のビデオ
信号を他の方式のビデオ信号に変換できるビデオ信号変
換装置に関する。
信号を他の方式のビデオ信号に変換できるビデオ信号変
換装置に関する。
【０００２】
【従来の技術】従来、ビデオ信号は、周知のとおり、Ｎ
ＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式等で伝送され
ている。各方式は、それぞれ特徴と欠点を持っているが
、各国で使用されており、ＮＴＳＣ方式は米国、我国等
で使用されている。さて、現在、上記方式とは別にテレ
ビ電話に関する伝送方式としてＣＩＦフォーマットが勧
告されている。このＣＩＦ方式は、ＮＴＳＣ方式とＰＡ
Ｌ方式の中間的フォーマットであるが、フィールド周波
数についてはＰＡＬ方向と同じである。
ＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式等で伝送され
ている。各方式は、それぞれ特徴と欠点を持っているが
、各国で使用されており、ＮＴＳＣ方式は米国、我国等
で使用されている。さて、現在、上記方式とは別にテレ
ビ電話に関する伝送方式としてＣＩＦフォーマットが勧
告されている。このＣＩＦ方式は、ＮＴＳＣ方式とＰＡ
Ｌ方式の中間的フォーマットであるが、フィールド周波
数についてはＰＡＬ方向と同じである。
【０００３】ところで、我国は、既に述べたようにＮＴ
ＳＣ方式を採用しており、映像関係機器はＮＴＳＣ方式
のものが著しく安価に提供されているのが現状である。 したがって、上記ＣＩＦフォーマット用の機器を新たに
開発するよりも、ＮＴＳＣ方式で得た映像信号を上記Ｃ
ＩＦフォーマットに変換する方式を採用する方が、開発
期間、部品、コスト等を考えても得策である。
ＳＣ方式を採用しており、映像関係機器はＮＴＳＣ方式
のものが著しく安価に提供されているのが現状である。 したがって、上記ＣＩＦフォーマット用の機器を新たに
開発するよりも、ＮＴＳＣ方式で得た映像信号を上記Ｃ
ＩＦフォーマットに変換する方式を採用する方が、開発
期間、部品、コスト等を考えても得策である。
【０００４】ところで、ＮＴＳＣ方式もＣＩＦ方式（Ｐ
ＡＬ方式）も、ビデオ信号は２フィールドで１フレーム
を構成している。このとき、１フィールド周波数は、Ｎ
ＴＳＣ方式が５９．９４〔Ｈｚ〕であり、ＣＩＦ（ＰＡ
Ｌ）方式が４９．８８８〔Ｈｚ〕であって、両者に違い
がある。
ＡＬ方式）も、ビデオ信号は２フィールドで１フレーム
を構成している。このとき、１フィールド周波数は、Ｎ
ＴＳＣ方式が５９．９４〔Ｈｚ〕であり、ＣＩＦ（ＰＡ
Ｌ）方式が４９．８８８〔Ｈｚ〕であって、両者に違い
がある。
【０００５】
【発明が解決しようとする課題】このようにフィールド
周波数に違いがあると、ＮＴＳＣ方式からＣＩＦ（ＰＡ
Ｌ）方式に変換するとき、一方の信号と他方の方式の信
号との同期がとれなくなってスリップが生じてしまうと
いう欠点があった。
周波数に違いがあると、ＮＴＳＣ方式からＣＩＦ（ＰＡ
Ｌ）方式に変換するとき、一方の信号と他方の方式の信
号との同期がとれなくなってスリップが生じてしまうと
いう欠点があった。
【０００６】そこで、本発明の目的は、一方の方式から
他方の方式に変換する際に発生するスリップを防止でき
るビデオ信号変換装置を提供することにある。
他方の方式に変換する際に発生するスリップを防止でき
るビデオ信号変換装置を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明のビデオ信号変換装置は、ＮＴＳＣ方式の信
号とＣＩＦ方式の信号間にスリップが生じることを検出
する第１の手段と、この第１の手段からの検出信号によ
りＮＴＳＣ方式の信号のフィールドをスキップする第２
の手段とを備えていることを特徴とする。
に、本発明のビデオ信号変換装置は、ＮＴＳＣ方式の信
号とＣＩＦ方式の信号間にスリップが生じることを検出
する第１の手段と、この第１の手段からの検出信号によ
りＮＴＳＣ方式の信号のフィールドをスキップする第２
の手段とを備えていることを特徴とする。
【０００８】
【作用】本発明による変換装置は、ＮＴＳＣ方式の信号
をＣＩＦ方式の信号に変換する際スリップが発生する間
、ＮＴＳＣ方式の信号をメモリに記憶することを禁止す
ることによって、フィールドのスキップを行い、スリッ
プの発生を防止している。
をＣＩＦ方式の信号に変換する際スリップが発生する間
、ＮＴＳＣ方式の信号をメモリに記憶することを禁止す
ることによって、フィールドのスキップを行い、スリッ
プの発生を防止している。
【０００９】
【実施例】以下、本発明について図示実施例を参照して
説明する。
説明する。
【００１０】図１は、本発明のビデオ信号変換装置の実
施例を示すブロック図である。
施例を示すブロック図である。
【００１１】図１において、入力端子Ｔ１はアナログ／
デジタル（Ａ／Ｄ）変換器１の入力端子と同期分離回路
２に接続されており、入力端子Ｔ１に供給されるＮＴＳ
Ｃ方式のビデオ信号をＡ／Ｄ変換器１及び同期分離回路
２に与えるようになっている。Ａ／Ｄ変換器１は、ＮＴ
ＳＣ方式のビデオ信号をデジタル信号に変換し、レジス
タ３に入力するようなっている。また、同期分離回路２
は、垂直同期信号ＶＤと水平同期信号ＨＤとを分離する
回路であり、それぞれの信号ＶＤ，ＨＤを第１パルスジ
ェネレータ４に入力している。第１パルスジェネレータ
４は、それぞれの同期信号に応答して、書込み制御回路
５に垂直同期信号ＶＤを送出するとともに、主メモリ６
の書込みアドレスを発生し、セレクタ８を介して主メモ
リ６に供給するようにしてある。また、レジスタ３に記
憶されているデータは、書込み制御回路５からの書込み
信号に従って、主メモリ６の第１パルスジェネレータ４
から与えられるアドレスに記憶させるようにしてある。
デジタル（Ａ／Ｄ）変換器１の入力端子と同期分離回路
２に接続されており、入力端子Ｔ１に供給されるＮＴＳ
Ｃ方式のビデオ信号をＡ／Ｄ変換器１及び同期分離回路
２に与えるようになっている。Ａ／Ｄ変換器１は、ＮＴ
ＳＣ方式のビデオ信号をデジタル信号に変換し、レジス
タ３に入力するようなっている。また、同期分離回路２
は、垂直同期信号ＶＤと水平同期信号ＨＤとを分離する
回路であり、それぞれの信号ＶＤ，ＨＤを第１パルスジ
ェネレータ４に入力している。第１パルスジェネレータ
４は、それぞれの同期信号に応答して、書込み制御回路
５に垂直同期信号ＶＤを送出するとともに、主メモリ６
の書込みアドレスを発生し、セレクタ８を介して主メモ
リ６に供給するようにしてある。また、レジスタ３に記
憶されているデータは、書込み制御回路５からの書込み
信号に従って、主メモリ６の第１パルスジェネレータ４
から与えられるアドレスに記憶させるようにしてある。
【００１２】このような主メモリ６のシリアル出力ＳＯ
は演算回路９に接続されており、第２パルスジェネレー
タ７からの読出しアドレスにより、前記シリアル出力Ｓ
Ｏからデータを読み出して演算回路９に供給している。 演算回路９は、ＮＴＳＣ方式とＣＩＦ方式との間にフィ
ールド当たりの走査線数に差があるので、その差を補間
をしてレジスタ１１に供給するようにしてある。第２パ
ルスジェネレータ７は、ＣＩＦ方式のための垂直同期信
号、水平同期信号、同期クロック及び読み出し制御信号
を形成するようになっている。レジスタ１１に記憶され
たＣＩＦ方式ビデオ信号は、第２パルスジェネレータ７
からの同期クロックに従って出力端子Ｔ２に出力される
図２は上記ビデオ信号変換装置に使用される書込み制御
回路の詳細構成を示す回路図である。
は演算回路９に接続されており、第２パルスジェネレー
タ７からの読出しアドレスにより、前記シリアル出力Ｓ
Ｏからデータを読み出して演算回路９に供給している。 演算回路９は、ＮＴＳＣ方式とＣＩＦ方式との間にフィ
ールド当たりの走査線数に差があるので、その差を補間
をしてレジスタ１１に供給するようにしてある。第２パ
ルスジェネレータ７は、ＣＩＦ方式のための垂直同期信
号、水平同期信号、同期クロック及び読み出し制御信号
を形成するようになっている。レジスタ１１に記憶され
たＣＩＦ方式ビデオ信号は、第２パルスジェネレータ７
からの同期クロックに従って出力端子Ｔ２に出力される
図２は上記ビデオ信号変換装置に使用される書込み制御
回路の詳細構成を示す回路図である。
【００１３】図２において、書込み制御回路５は、次の
ように構成されている。すなわち、第２パルスジェネレ
ータ７によって発生されたＣＩＦ方式ビデオ信号用垂直
同期信号ＣＶＤは、単安定マルチバイブレータ５１に入
力されている。単安定マルチバイブレータ５１の出力は
、別の単安定マルチバイブレータ５２の入力されている
。 単安定マルチバイブレータ５２の出力は、アンド回路５
３の入力端子に入力されている。
ように構成されている。すなわち、第２パルスジェネレ
ータ７によって発生されたＣＩＦ方式ビデオ信号用垂直
同期信号ＣＶＤは、単安定マルチバイブレータ５１に入
力されている。単安定マルチバイブレータ５１の出力は
、別の単安定マルチバイブレータ５２の入力されている
。 単安定マルチバイブレータ５２の出力は、アンド回路５
３の入力端子に入力されている。
【００１４】また、ＮＴＳＣ方式のビデオ信号から得た
垂直同期信号ＮＶＤは、Ｄフリップフロップ５４に入力
されている。Ｄフリップフロップ５４の出力信号はアン
ド回路５５に入力されるとともに、Ｄフリップフロップ
５６の入力端子Ｄに入力されている。Ｄフリップフロッ
プ５６からの出力信号はアンド回路５５に入力されてい
る。これにより、ＮＴＳＣ方式の垂直同期信号ＶＤを微
分し、その結果をアンド回路５３に入力する。
垂直同期信号ＮＶＤは、Ｄフリップフロップ５４に入力
されている。Ｄフリップフロップ５４の出力信号はアン
ド回路５５に入力されるとともに、Ｄフリップフロップ
５６の入力端子Ｄに入力されている。Ｄフリップフロッ
プ５６からの出力信号はアンド回路５５に入力されてい
る。これにより、ＮＴＳＣ方式の垂直同期信号ＶＤを微
分し、その結果をアンド回路５３に入力する。
【００１５】このアンド回路５３の出力は、Ｄフリップ
フロップ５７のクロック端子Ｔに入力されている。この
Ｄフリップフロップ５７の出力は、さらにＤフリップフ
ロップ５８のＤ入力端子に加えられる。Ｄフリップフロ
ップ５８のＴ入力端子にはＣＩＦ用の垂直同期信号ＣＶ
Ｄが与えられ、フリップフロップ５８の出力が主メモリ
６への書き込みを制御する信号となる。
フロップ５７のクロック端子Ｔに入力されている。この
Ｄフリップフロップ５７の出力は、さらにＤフリップフ
ロップ５８のＤ入力端子に加えられる。Ｄフリップフロ
ップ５８のＴ入力端子にはＣＩＦ用の垂直同期信号ＣＶ
Ｄが与えられ、フリップフロップ５８の出力が主メモリ
６への書き込みを制御する信号となる。
【００１６】このような実施例の動作を以下に説明する
。
。
【００１７】図３は本実施例の動作を説明するための図
であり、図４は図２の書込み制御回路の動作を説明する
ための説明図である。
であり、図４は図２の書込み制御回路の動作を説明する
ための説明図である。
【００１８】ＮＴＳＣ方式のビデオ信号の各フールド〔
１ａ〕，〔２ａ〕，〔３ａ〕，…は、図３（ａ）に示す
ように、各５９．９４〔Ｈｚ〕で順次Ａ／Ｄ変換器１に
よってディジタル信号に変換され、レジスタ３に記憶さ
れる。この信号を順次主メモリ６に記憶し、主メモリ６
から図３（ｂ）に示すようにＣＩＦ方式のビデオ信号の
各フールド〔１ｂ〕，〔２ｂ〕，〔３ｂ〕，…として順
次読み出すと、ＮＴＳＣのフィールド〔７ａ〕のときＣ
ＩＦと完全に１フィールド分ずれてしまう。
１ａ〕，〔２ａ〕，〔３ａ〕，…は、図３（ａ）に示す
ように、各５９．９４〔Ｈｚ〕で順次Ａ／Ｄ変換器１に
よってディジタル信号に変換され、レジスタ３に記憶さ
れる。この信号を順次主メモリ６に記憶し、主メモリ６
から図３（ｂ）に示すようにＣＩＦ方式のビデオ信号の
各フールド〔１ｂ〕，〔２ｂ〕，〔３ｂ〕，…として順
次読み出すと、ＮＴＳＣのフィールド〔７ａ〕のときＣ
ＩＦと完全に１フィールド分ずれてしまう。
【００１９】すなわち、フィールド〔７ａ〕のところで
スリップが発生することになる。このスリップが発生す
るおそれのある時間は、あらかじめ決めることができる
。すなわち、ＣＩＦ用垂直同期信号ＣＶＤを基準として
、その後ΔＴ時間の間にＮＴＳＣの垂直同期信号がある
とスリップが発生するおそれがあることになる。したが
って、このΔＴ時間幅を禁止ゾーンと呼び、この禁止ゾ
ーンは、図２に示す単安定マルチバイブレータ５１及び
５２の抵抗Ｒ１及びＲ２とコンデンサＣ１及びＣ２の値
を選択することによって、設定することができる。
スリップが発生することになる。このスリップが発生す
るおそれのある時間は、あらかじめ決めることができる
。すなわち、ＣＩＦ用垂直同期信号ＣＶＤを基準として
、その後ΔＴ時間の間にＮＴＳＣの垂直同期信号がある
とスリップが発生するおそれがあることになる。したが
って、このΔＴ時間幅を禁止ゾーンと呼び、この禁止ゾ
ーンは、図２に示す単安定マルチバイブレータ５１及び
５２の抵抗Ｒ１及びＲ２とコンデンサＣ１及びＣ２の値
を選択することによって、設定することができる。
【００２０】それでは、書込み制御回路５で書き込み禁
止信号を形成する動作を説明する。図４（ａ）に示すよ
うに、ＣＩＦ方式の垂直同期信号ＣＶＤの立ち上がりで
、単安定マルチバイブレータ５１が動作して出力信号が
オンとなり、一定時間経過後にオフとなる。単安定マル
チバイブレータ５２は、単安定マルチバイブレータ５１
の出力信号の立ち下がりで動作を開始して、一定時間後
にオフとなる信号ＩＺを出力する。これが主メモリ６へ
の書込み禁止ゾーンとなる。
止信号を形成する動作を説明する。図４（ａ）に示すよ
うに、ＣＩＦ方式の垂直同期信号ＣＶＤの立ち上がりで
、単安定マルチバイブレータ５１が動作して出力信号が
オンとなり、一定時間経過後にオフとなる。単安定マル
チバイブレータ５２は、単安定マルチバイブレータ５１
の出力信号の立ち下がりで動作を開始して、一定時間後
にオフとなる信号ＩＺを出力する。これが主メモリ６へ
の書込み禁止ゾーンとなる。
【００２１】一方、ＮＴＳＣ方式の垂直同期信号ＶＤは
、ＮＴＳＣビデオ信号サンプリング・クロックに従って
サンプリングされる。Ｄフリップフロップ５４、Ｄフリ
ップフロップ５６、及びアンド回路５５により、図４（
ｂ）に示すように微分されて出力信号ＲＰを得る。
、ＮＴＳＣビデオ信号サンプリング・クロックに従って
サンプリングされる。Ｄフリップフロップ５４、Ｄフリ
ップフロップ５６、及びアンド回路５５により、図４（
ｂ）に示すように微分されて出力信号ＲＰを得る。
【００２２】前記信号ＩＺと出力信号ＲＰとはアンド回
路５３で論理積がとられて、この出力信号は、Ｄフリッ
プフロップ５７及び５８を介して書き込み制御信号Ｗを
形成し、この書き込み制御信号Ｗがハイのとき、主メモ
リ６へのＮＴＳＣ方式の信号の書き込みが禁止されてス
リップが防止できる。
路５３で論理積がとられて、この出力信号は、Ｄフリッ
プフロップ５７及び５８を介して書き込み制御信号Ｗを
形成し、この書き込み制御信号Ｗがハイのとき、主メモ
リ６へのＮＴＳＣ方式の信号の書き込みが禁止されてス
リップが防止できる。
【００２３】
【発明の効果】以上説明したように本発明によれば、Ｎ
ＴＳＣ信号がスリップの生じる禁止ゾーンにあるときに
、そのフィールドをスキップするようにしたので、ＮＴ
ＳＣ信号から他の方式への信号の変換をする際にスリッ
プの発生を防止することができる。
ＴＳＣ信号がスリップの生じる禁止ゾーンにあるときに
、そのフィールドをスキップするようにしたので、ＮＴ
ＳＣ信号から他の方式への信号の変換をする際にスリッ
プの発生を防止することができる。
【図１】本発明のビデオ信号変換装置の実施例を示すブ
ロック図である。
ロック図である。
【図２】本発明の実施例で使用する書込み制御回路の構
成を示す回路図である。
成を示す回路図である。
【図３】本発明の実施例の動作を説明するための説明図
である。
である。
【図４】本実施例の書込み制御回路の動作を説明するた
めのタイムチャートである。
めのタイムチャートである。
１ Ａ／Ｄ変換器
２ 同期分離回路
３ レジスタ
４ 第１パルスジェネレータ
５ 書込み制御回路
６ 主メモリ
７ 第２パルスジェネレータ
９ 演算回路
１０ レジスタ
Claims (1)
- 【請求項１】 ＮＴＳＣ方式の信号とＣＩＦ方式の信
号とのフィールド間にスリップが生じることを検出する
第１の手段と、この第１の手段からの検出信号によりＮ
ＴＳＣ方式の信号のフィールドをスキップする第２の手
段とを備えたことを特徴とするビデオ信号変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11272891A JPH04340877A (ja) | 1991-05-17 | 1991-05-17 | ビデオ信号変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11272891A JPH04340877A (ja) | 1991-05-17 | 1991-05-17 | ビデオ信号変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04340877A true JPH04340877A (ja) | 1992-11-27 |
Family
ID=14594056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11272891A Pending JPH04340877A (ja) | 1991-05-17 | 1991-05-17 | ビデオ信号変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04340877A (ja) |
-
1991
- 1991-05-17 JP JP11272891A patent/JPH04340877A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04275784A (ja) | 映像信号切り換え装置 | |
| US4500908A (en) | Method and apparatus for standardizing nonstandard video signals | |
| CA2039309A1 (en) | Odd/even field detector for video signals | |
| JPH04340877A (ja) | ビデオ信号変換装置 | |
| JPH05130448A (ja) | 水平ａｆｃ回路 | |
| JP3091293B2 (ja) | 映像再生速度変換装置 | |
| JPH05199543A (ja) | デジタルビデオ信号処理回路 | |
| JPH01264376A (ja) | 複数画面を表示可能とする信号処理回路 | |
| JP2531098B2 (ja) | 映像信号の２ｈ位相補正回路 | |
| JP2692128B2 (ja) | 画像処理回路 | |
| JP3112078B2 (ja) | 画像記憶装置 | |
| JPS61289768A (ja) | フレ−ムシンクロナイザのフリ−ズ制御開始判定方式 | |
| JP2601870B2 (ja) | カラー映像信号の処理方法及び装置 | |
| JPH029757B2 (ja) | ||
| JP2598926B2 (ja) | カラー方式変換回路 | |
| JP2782718B2 (ja) | 画像処理装置 | |
| JPH0430789B2 (ja) | ||
| JPH0532957B2 (ja) | ||
| JPS6323486A (ja) | 映像信号処理装置 | |
| JPH029277A (ja) | 映像記憶装置 | |
| JPS6327180A (ja) | フイ−ルドメモリ装置 | |
| JPH07101931B2 (ja) | 画像処理装置 | |
| JPH0434349B2 (ja) | ||
| JPH0564153A (ja) | Ｍｕｓｅデコーダのフリーズ処理装置 | |
| JPH02193469A (ja) | 映像信号用メモリのアドレス回路 |